CN112582461B - 平面栅SiCMOSFET及其制造方法 - Google Patents

平面栅SiCMOSFET及其制造方法 Download PDF

Info

Publication number
CN112582461B
CN112582461B CN201910945385.1A CN201910945385A CN112582461B CN 112582461 B CN112582461 B CN 112582461B CN 201910945385 A CN201910945385 A CN 201910945385A CN 112582461 B CN112582461 B CN 112582461B
Authority
CN
China
Prior art keywords
well region
mask
region
shallow
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910945385.1A
Other languages
English (en)
Other versions
CN112582461A (zh
Inventor
卢汉汉
邱凯兵
肖秀光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN201910945385.1A priority Critical patent/CN112582461B/zh
Publication of CN112582461A publication Critical patent/CN112582461A/zh
Application granted granted Critical
Publication of CN112582461B publication Critical patent/CN112582461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及一种平面栅SiC MOSFET及其制造方法，属于半导体领域，能够精准实现短沟道。一种平面栅SiC MOSFET的制造方法，包括：在外延区上形成第一掩膜；刻蚀所述第一掩膜，形成第一注入窗口；通过所述第一注入窗口在所述外延区中形成阱区；对剩余的所述第一掩膜进行刻蚀以增大所述第一注入窗口，得到第二注入窗口；通过所述第二注入窗口在所述阱区中形成浅沟道阱区，其中，所述浅沟道阱区的厚度被设置为能够将所述阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及在形成了所述浅沟道阱区的所述阱区中形成源极区。

Description

平面栅SiCMOSFET及其制造方法
技术领域
本公开涉及半导体领域，具体地，涉及一种平面栅SiCMOSFET及其制造方法。
背景技术
图1示出现有平面栅SiC MOSFET制造方法的剖面示意图，如图1所示，在注入形成P型阱区103之后，在掩膜112的侧壁形成接近垂直的侧墙114，然后通过自对准P型阱区的方式进行N+源极区104的注入以形成沟道。由于杂质注入SiC具有一定的散射，且注入越深浓度越大，散射越强，因此注入形成的P型阱区103和N+源极区104均会发生横向扩展，使得沟道两端位置偏移而导致沟道长度变长，而沟道长度变长进而会使得器件偏离设计目标。
发明内容
本公开的目的是提供一种平面栅SiCMOSFET及其制造方法，能够精准实现短沟道。
根据本公开的第一实施例，提供一种平面栅SiCMOSFET的制造方法，该方法包括：在外延区上形成第一掩膜；刻蚀所述第一掩膜，形成第一注入窗口；通过所述第一注入窗口在所述外延区中形成阱区；对剩余的所述第一掩膜进行刻蚀以增大所述第一注入窗口，得到第二注入窗口；通过所述第二注入窗口在所述阱区中形成浅沟道阱区，其中，所述浅沟道阱区的厚度被设置为能够将所述阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及在形成了所述浅沟道阱区的所述阱区中形成源极区。
可选地，所述第二注入窗口的横向边缘不超过所述阱区的横向边缘。
可选地，所述通过所述第二注入窗口在所述阱区中形成浅沟道阱区，包括：通过自对准所述阱区的方式，在所述第二注入窗口中进行浅注入，以在所述阱区中形成所述浅沟道阱区。
可选地，所述在形成了所述浅沟道阱区的所述阱区中形成源极区，包括：在所述浅沟道阱区和剩余的所述第一掩膜上形成第二掩膜；刻蚀所述第二掩膜，以在剩余的所述第一掩膜的侧壁上形成倾斜侧墙，其中所述倾斜侧墙的底部宽度大于顶部宽度；在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中形成所述源极区。
可选地，所述刻蚀所述第二掩膜，以在剩余的所述第一掩膜的侧壁上形成倾斜侧墙，包括：以不同的横向刻蚀速率对不同水平面处的所述第二掩膜进行刻蚀，以在剩余的所述第一掩膜的侧壁上形成所述倾斜侧墙。
可选地，所述倾斜侧墙的倾斜表面是平面或者向内凹的曲面。
可选地，所述方法还包括：通过调整所述倾斜侧墙的倾斜度来调整所述平面栅SiCMOSFET的沟道的长度。
可选地，所述倾斜侧墙上到剩余的所述第一掩膜的侧壁的距离等于沟道长度的点与所述外延区的表面之间的距离基于同等离子注入在所述阱区的材料和所述第一掩膜的材料中的深度比进行设置。
可选地，所述在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中形成所述源极区，包括：通过自对准的方式在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中形成所述源极区。
根据本公开的第二实施例，提供一种平面栅SiCMOSFET，该平面栅SiC MOSFET包括：外延区；位于所述外延区上的阱区；位于所述外延区的内上部的浅沟道阱区，所述浅沟道阱区的厚度被设置为能够将所述阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及位于所述浅沟道阱区外侧的源极区。
通过采用上述技术方案，由于在形成阱区之后，会在阱区中形成浅沟道阱区，而且浅沟道阱区的厚度被设置为能够将阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度，因此，由于浅沟道阱区的注入很浅，所以其散射很小，由其带来的掺杂区域横向扩展非常有限，这说明通过浅沟道阱区能够准确地控制沟道区域，进而精准实现了短沟道，消除了阱区的横向扩展对沟道端点位置的影响，确保了沟道长度和位置不会偏离设计方案，不会造成器件因沟道长度和位置变化而出现不希望的参数变化，例如：沟道长度变长导致沟道电阻变大，进而导致器件总电阻变大；沟道均向中间移动，导致JFET区宽度减小，JFET电阻变大，器件总电阻变大等等。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是根据现有技术的平面栅SiC MOSFET制造工艺剖面图。
图2示出根据本公开一种实施例的平面栅SiC MOSFET的制造方法的流程图。
图3a-3k以剖面图的形式示出了根据本公开实施例的平面栅SiC MOSFET的工艺流程图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图2示出根据本公开一种实施例的平面栅SiC MOSFET的制造方法的流程图。如图2所示，该方法包括：
在步骤S21中，在外延区上形成第一掩膜；
在步骤S22中，刻蚀第一掩膜，形成第一注入窗口；
在步骤S23中，通过第一注入窗口在外延区中形成阱区；
在步骤S24中，对剩余的第一掩膜进行刻蚀以增大第一注入窗口，得到第二注入窗口；
在步骤S25中，通过第二注入窗口在阱区中形成浅沟道阱区，其中，浅沟道阱区的厚度被设置为能够将阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及
在步骤S26中，在形成了浅沟道阱区的阱区中形成源极区。
通过采用上述技术方案，由于在形成阱区之后，会在阱区中形成浅沟道阱区，而且浅沟道阱区的厚度被设置为能够将阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度，因此，由于浅沟道阱区的注入很浅，所以其散射很小，由其带来的掺杂区域横向扩展非常有限，这说明通过浅沟道阱区能够准确地控制沟道区域，进而精准实现了短沟道，消除了阱区的横向扩展对沟道端点位置的影响，确保了沟道长度和位置不会偏离设计方案，不会造成器件因沟道长度和位置变化而出现不希望的参数变化，例如：沟道长度变长导致沟道电阻变大，进而导致器件总电阻变大；沟道均向中间移动，导致JFET区宽度减小，JFET电阻变大，器件总电阻变大等等。
图3a-3k以剖面图的形式示出了根据本公开实施例的平面栅SiC MOSFET的工艺流程图。
在图3a中，形成第一导电类型的衬底区301，并在衬底区301上形成第一导电类型的外延区302。外延区302的参数(例如掺杂浓度、厚度等)与平面栅SiC MOSFET的耐压需求有关。通常，耐压需求越高，外延区302的掺杂浓度越低，外延区302的厚度越厚。外延区302的掺杂浓度通常在1013cm-3～1017cm-3，厚度一般大于6μm。
在图3b中，在外延区302上形成合适厚度的第一掩膜312，例如可以通过沉积的方法形成。例如，第一掩膜312一般可以是二氧化硅或者氮化硅，厚度一般可以大于1.2μm。
在图3c中，对第一掩膜312进行刻蚀，形成第一注入窗口313，例如可以通过光刻及干法刻蚀的方式进行刻蚀。然后，在第一注入窗口313中通过注入形成第二导电类型的阱区303。第一注入窗口313的宽度一般在3.9μm～6.7μm，该数值范围与制造工艺水平有关，实际上，工艺水平越先进，该数值范围可以进一步扩大。剩余的第一掩膜312的宽度一般在0.9μm～3.3μm，该数值范围主要考虑了器件水平，如果数值范围的下限小于0.9μm，则最终的SiCMOSFET有可能尺寸太小，如果数值范围的上限大于3.3μm，则最终的SiC MOSFET有可能尺寸太大，而最终的SiC MOSFET尺寸太大或太小都有可能会对器件性能和成本造成影响。第二导电类型的阱区303的掺杂浓度一般在1016cm-3～1018cm-3，厚度一般大于0.5μm，而且通常要求阱区303的掺杂浓度分布满足以下要求，也即表面浓度低于峰值浓度约一个数量级。
在图3d中，对剩余的第一掩膜312进行刻蚀(例如湿法刻蚀)以增大第一注入窗口313，得到第二注入窗口314。其中，第二注入窗口314的横向边缘不应超过阱区303的横向边缘，否则，在后续的浅注入过程中湿法刻蚀后的第一掩膜312就起不到有效的遮掩作用，导致所形成的浅沟道阱区304的横向边缘落在了阱区303的横向边缘外面。因此，当在图3c中剩余的第一掩膜312的宽度在0.9μm～3.3μm的情况下，第一注入窗口313的增大数值一般在0.1μm～0.3μm之间。实际上，第一注入窗口313的增大数值跟预估的注入的阱区的横向扩展程度有关，具体值应该根据工艺的实际情况设定。
然后，在第二注入窗口314中，通过自对准阱区的方法向阱区303中进行浅注入，形成第二导电类型的浅沟道阱区304。浅沟道阱区304的掺杂浓度一般在1016cm-3～1018cm-3，厚度一般在0.2μm左右。由于是浅注入，所以散射很小，由其带来的掺杂区域横向扩展非常有限，也即浅注入的浅沟道阱区304能够对沟道横向移动重新定位，从而消除了注入散射导致的阱区横向扩展对沟道端点位置的影响，也即实现了沟道位置的精确定位，避免了现有技术中因沟道两端位置偏移导致的沟道长度变化。
在图3e中，在浅沟道阱区304和剩余的第一掩膜312上形成第二掩膜315，例如通过沉积的方法形成。第二掩膜315一般可以是二氧化硅或者氮化硅，厚度一般大于0.5μm。
在图3f中，对第二掩膜315进行刻蚀，例如干法刻蚀，以在剩余的第一掩膜312的侧壁上形成倾斜侧墙316，其中倾斜侧墙316的底部宽度大于顶部宽度。其中，可以以不同的横向刻蚀速率对不同水平面处的第二掩膜315进行刻蚀，以形成倾斜侧墙316。
倾斜侧墙316的倾斜表面可以是平面(如图3f-1所示)或者向内凹的曲面(如图3f-2所示)。倾斜侧墙316上到剩余的第一掩膜312的侧壁的距离等于沟道长度的点与外延区的表面之间的距离基于同等离子注入在阱区的材料和第一掩膜的材料中的深度比进行设置。例如，假设阱区的材料是SiC，第一掩膜312的材料是二氧化硅，倾斜侧墙316上到剩余的第一掩膜312的侧壁的距离等于沟道长度的点为A，则如果沟道长度为0.5μm、源极区注入深度为0.2μm，那么由于同等离子注入在SiC和二氧化硅中的深度比是1:1.7，所以A点与外延区302的表面之间的距离应大于0.34μm，这样就能够实现精准的沟道长度和位置。对于，倾斜表面为平面的情况，可以通过调整倾斜侧墙316的倾斜度来调整平面栅SiC MOSFET的沟道长度。对于，倾斜表面为向内凹的曲面的情况，可以通过调整曲面曲率及曲面到外延区302表面的距离来调整平面栅SiC MOSFET的沟道长度。
然后，通过自对准浅沟道阱区的方式进行注入，形成第一导电类型的源极区305。源极区305的掺杂浓度一般在1018cm-3～1021cm-3，厚度一般大于0.2μm。由于是采用的自对准的方式，所以所形成的源极区305的边缘的形状与倾斜侧墙316的倾斜表面的形状对准，也即如果倾斜侧墙316的倾斜表面是平面的，则源极区305的边缘也是倾斜的平面形状，如果倾斜侧墙316的倾斜表面是曲面的，则源极区305的边缘也是曲面的。这样，就能够有效控制源极区305相对于浅沟道阱区304的位置，而且能够通过形成倾斜面来减小沟道侧源极区305的厚度，从而有效减小源极区305的表面因散射带来的横向扩展。也即，借助浅沟道阱区304和倾斜的源极区305，达到了精确控制沟道长度和位置的目的，而且更有利于降低沟道长度，减小了导通电阻，同时还保证沟道区域下方的阱区宽度更宽，有助于保证平面栅SiCMOSFET在沟道区的垂直耐压，有助于提高耐压。
然后，去除第一掩膜312和倾斜侧墙316。
在图3g中，淀积合适厚度的第三掩膜317，并对第三掩膜317进行光刻及干法刻蚀，形成第三注入窗口318。然后，在第三注入窗口318中进行注入，形成第二导电类型的接触区306。然后，去除第三掩膜317。第三掩膜317一般可以是二氧化硅或者氮化硅，厚度一般大于0.5μm。接触区306的掺杂浓度一般在1018cm-3～1021cm-3，厚度一般大于0.2μm。
在图3h中，形成绝缘栅介质层307并在其上淀积多晶硅，形成多晶硅栅电极308。绝缘栅介质层307一般可以是二氧化硅，厚度一般在0.01μm～0.3μm。多晶硅栅电极308一般是重掺杂的，其方块电阻一般小于100欧姆每方块。
在图3i中，形成绝缘介质隔离层309。通过光刻及干法刻蚀去除部分绝缘介质隔离层309形成接触孔部分319。绝缘介质隔离层309一般可以是二氧化硅或者氮化硅，厚度一般在0.1μm～3μm。
在图3j中，淀积正面金属形成源极金属区310。正面金属可以是铝，厚度4μm左右。
在图3k中，淀积背面金属形成漏极金属区311。背面金属可以是银，厚度1μm左右。
本领域技术人员应当理解的是，在图3a-3k的制造流程中所涉及的具体数值仅是示例，这些数值会随着所采用的实际工艺水平而改变，并不用于限制本公开。
根据本公开又一实施例，提供一种平面栅SiC MOSFET，该平面栅SiC MOSFET包括：外延区；位于外延区上的阱区；位于外延区的内上部的浅沟道阱区，浅沟道阱区的厚度被设置为能够将阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及位于浅沟道阱区外侧的源极区。该平面栅SiC MOSFET的剖面结构可以参考图3k。
通过采用上述技术方案，由于平面栅SiC MOSFET具有浅沟道阱区，而且浅沟道阱区的厚度被设置为能够将阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度，因此，通过浅沟道阱区能够准确地控制沟道区域，进而精准实现了短沟道，消除了阱区的横向扩展对沟道端点位置的影响，确保了沟道长度和位置不会偏离设计方案，不会造成器件因沟道长度和位置变化而出现不希望的参数变化，例如：沟道长度变长导致沟道电阻变大，进而导致器件总电阻变大；沟道均向中间移动，导致JFET区宽度减小，JFET电阻变大，器件总电阻变大等等。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (8)

1.一种平面栅SiC MOSFET的制造方法，其特征在于，该方法包括：
在外延区上形成第一掩膜；
刻蚀所述第一掩膜，形成第一注入窗口；
通过所述第一注入窗口在所述外延区中形成阱区；
对剩余的所述第一掩膜进行刻蚀以增大所述第一注入窗口，得到第二注入窗口；
通过所述第二注入窗口在所述阱区中形成浅沟道阱区，其中，所述浅沟道阱区的厚度被设置为能够将所述阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及
在形成了所述浅沟道阱区的所述阱区中形成源极区；
所述通过所述第二注入窗口在所述阱区中形成浅沟道阱区，包括：
通过自对准所述阱区的方式，在所述第二注入窗口中进行浅注入，以在所述阱区中形成所述浅沟道阱区，所述浅注入的浅沟道阱区对沟道横向移动重新定位；
所述在形成了所述浅沟道阱区的所述阱区中形成源极区，包括：
在所述浅沟道阱区和剩余的所述第一掩膜上形成第二掩膜；
刻蚀所述第二掩膜，以在剩余的所述第一掩膜的侧壁上形成倾斜侧墙，其中所述倾斜侧墙的底部宽度大于顶部宽度；
在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中，通过自对准浅沟道阱区的方式进行注入形成所述源极区，所形成的源极区的边缘的形状与倾斜侧墙的倾斜表面的形状对准。
2.根据权利要求1所述的方法，其特征在于，所述第二注入窗口的横向边缘不超过所述阱区的横向边缘。
3.根据权利要求1所述的方法，其特征在于，所述刻蚀所述第二掩膜，以在剩余的所述第一掩膜的侧壁上形成倾斜侧墙，包括：
以不同的横向刻蚀速率对不同水平面处的所述第二掩膜进行刻蚀，以在剩余的所述第一掩膜的侧壁上形成所述倾斜侧墙。
4.根据权利要求1所述的方法，其特征在于，所述倾斜侧墙的倾斜表面是平面或者向内凹的曲面。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
通过调整所述倾斜侧墙的倾斜度来调整所述平面栅SiC MOSFET的沟道的长度。
6.根据权利要求1至5中任一权利要求所述的方法，其特征在于，所述倾斜侧墙上到剩余的所述第一掩膜的侧壁的距离等于沟道长度的点与所述外延区的表面之间的距离基于同等离子注入在所述阱区的材料和所述第一掩膜的材料中的深度比进行设置。
7.根据权利要求1至5中任一权利要求所述的方法，其特征在于，所述在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中形成所述源极区，包括：
通过自对准的方式在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中形成所述源极区。
8.一种平面栅SiC MOSFET，其特征在于，该平面栅SiC MOSFET包括：
外延区，所述外延区上形成第一掩膜；
位于所述外延区上的阱区，其通过刻蚀所述第一掩膜得到的第一注入窗口形成；
位于所述外延区的内上部的浅沟道阱区，其通过对剩余的所述第一掩膜进行刻蚀以增大所述第一注入窗口得到的第二注入窗口形成，其中，通过自对准所述阱区的方式，在所述第二注入窗口中进行浅注入，以在所述阱区中形成所述浅沟道阱区，所述浅注入的浅沟道阱区对沟道横向移动重新定位；
所述浅沟道阱区的厚度被设置为能够将所述阱区的横向扩展对沟道端点位置的影响降低到可忽略程度的厚度；以及
位于所述浅沟道阱区外侧的源极区，其中，在所述浅沟道阱区和剩余的所述第一掩膜上形成第二掩膜；刻蚀所述第二掩膜，以在剩余的所述第一掩膜的侧壁上形成倾斜侧墙，所述倾斜侧墙的底部宽度大于顶部宽度；在所述浅沟道阱区的、未被所述倾斜侧墙和剩余的所述第一掩膜覆盖的区域中，通过自对准浅沟道阱区的方式进行注入形成所述源极区，所形成的源极区的边缘的形状与倾斜侧墙的倾斜表面的形状对准。
CN201910945385.1A 2019-09-30 2019-09-30 平面栅SiCMOSFET及其制造方法 Active CN112582461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910945385.1A CN112582461B (zh) 2019-09-30 2019-09-30 平面栅SiCMOSFET及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910945385.1A CN112582461B (zh) 2019-09-30 2019-09-30 平面栅SiCMOSFET及其制造方法

Publications (2)

Publication Number Publication Date
CN112582461A CN112582461A (zh) 2021-03-30
CN112582461B true CN112582461B (zh) 2024-05-10

Family

ID=75117038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910945385.1A Active CN112582461B (zh) 2019-09-30 2019-09-30 平面栅SiCMOSFET及其制造方法

Country Status (1)

Country Link
CN (1) CN112582461B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335917A (ja) * 2003-05-12 2004-11-25 Nissan Motor Co Ltd 半導体装置及びその製造方法
CN101490847A (zh) * 2006-05-31 2009-07-22 万国半导体股份有限公司 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法
CN102187463A (zh) * 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法
CN102931087A (zh) * 2011-08-10 2013-02-13 无锡华润上华科技有限公司 半导体器件及其制造方法
JPWO2016084158A1 (ja) * 2014-11-26 2017-04-27 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
CN108417638A (zh) * 2018-05-11 2018-08-17 安徽工业大学 含半绝缘区的mosfet及其制备方法
CN108538918A (zh) * 2018-04-27 2018-09-14 电子科技大学 一种耗尽型超结mosfet器件及其制造方法
CN108604552A (zh) * 2015-12-02 2018-09-28 Abb瑞士股份有限公司 半导体装置以及用于制造这种半导体装置的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335917A (ja) * 2003-05-12 2004-11-25 Nissan Motor Co Ltd 半導体装置及びその製造方法
CN101490847A (zh) * 2006-05-31 2009-07-22 万国半导体股份有限公司 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法
CN102187463A (zh) * 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法
CN102931087A (zh) * 2011-08-10 2013-02-13 无锡华润上华科技有限公司 半导体器件及其制造方法
JPWO2016084158A1 (ja) * 2014-11-26 2017-04-27 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
CN108604552A (zh) * 2015-12-02 2018-09-28 Abb瑞士股份有限公司 半导体装置以及用于制造这种半导体装置的方法
CN108538918A (zh) * 2018-04-27 2018-09-14 电子科技大学 一种耗尽型超结mosfet器件及其制造方法
CN108417638A (zh) * 2018-05-11 2018-08-17 安徽工业大学 含半绝缘区的mosfet及其制备方法

Also Published As

Publication number Publication date
CN112582461A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
JP6423110B2 (ja) 半導体超接合パワーデバイス及びその製造方法
US7202525B2 (en) Trench MOSFET with trench tip implants
JP4091242B2 (ja) 縦形ｍｏｓトランジスタ及びその製造方法
JP5007223B2 (ja) 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔ
US7935561B2 (en) Method of forming shielded gate FET with self-aligned features
US20070181939A1 (en) Trench-gate semiconductor devices and the manufacture thereof
US8173508B2 (en) Semiconductor device having vertical type MOSFET and manufacturing method thereof
US20010009800A1 (en) Manufacture of trench-gate semiconductor devices
JP2005167294A (ja) Ｄｍｏｓトランジスタ及びその製造方法
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
US7671441B2 (en) Trench MOSFET with sidewall spacer gates
US20080124870A1 (en) Trench Gate FET with Self-Aligned Features
US11264497B2 (en) LDMOS device and method for manufacturing same
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
US20220085208A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2006303272A (ja) 半導体装置、及びその製造方法
CN112582461B (zh) 平面栅SiCMOSFET及其制造方法
TWI401799B (zh) 具有不同溝渠深度之ｍｏｓ裝置
CN107799592B (zh) 短沟道半导体功率器件及其制备方法
KR20110018510A (ko) 반도체 소자 및 그 제조 방법
US20140124853A1 (en) Semiconductor device with reduced miller capacitance and fabrication method thereof
KR20200105351A (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
WO2023149131A1 (ja) 半導体装置および半導体装置の製造方法
KR101301583B1 (ko) 전력용 반도체소자의 제조방법
US20230268421A1 (en) Method for auto-aligned manufacturing of a trench-gate mos transistor, and shielded-gate mos transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant