JP2005167294A - Ｄｍｏｓトランジスタ及びその製造方法 - Google Patents

Ｄｍｏｓトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2005167294A
JP2005167294A JP2005071113A JP2005071113A JP2005167294A JP 2005167294 A JP2005167294 A JP 2005167294A JP 2005071113 A JP2005071113 A JP 2005071113A JP 2005071113 A JP2005071113 A JP 2005071113A JP 2005167294 A JP2005167294 A JP 2005167294A
Authority
JP
Japan
Prior art keywords
groove
body region
main surface
dmos transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005071113A
Other languages
English (en)
Inventor
Fwu-Iuan Hshieh
フーイァン・シィエ
Mike F Chang
マイク・エフ・チャング
Hamza Yilmaz
ハムザ・イルマズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JP2005167294A publication Critical patent/JP2005167294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 溝の近傍に短いチャネルを形成しかつボディ領域を高濃度とすることによって、Ｐボディ領域の導通抵抗及びチャネル領域の導通抵抗を減少させることを目的とする。
【解決手段】 基層の主面から延出する第２の導電型のボディ領域を形成する過程と、マスクによって横方向に画定され、かつ前記主面から前記ボディ領域よりも浅く延出するより高いドーピング濃度を備えた第１の導電型のソース領域を形成する過程と、前記マスクによって横方向に画定され、かつ前記主面から前記ボディ領域よりも深く延出する少なくとも１つの溝を前記基層内に形成する過程と、前記主面から前記ボディ領域よりも浅く延出し、かつ前記溝の片側の前記基層の前記主面に沿って横方向に前記ソース領域を延在させることによって、前記ソース領域を再び形成する過程とを有する。
【選択図】 図８

Description

本発明は、耐用年数の長い改良された抵抗特性を有する溝を備えたＤＭＯＳトランジスタに関する。特に、本発明は、性能を改良するためのボディ領域の抵抗と、トランジスタの導通抵抗とを減少させるための、高いドーピングレベル及び“短い”チャネルの形成に関する。
ＤＭＯＳ（二重拡散型金属酸化膜半導体）は、Ｎ＋ソース領域のドーパント（典型的には砒素またはリン）に比べ、Ｐボディ領域のドーパントのより高い拡散速度によってチャネル長が決定される電界効果トランジスタ（ＦＥＴ）として当業者に良く知られている。ボディ領域によって画定されるチャネルは、低濃度にドープされたドリフト領域の上に配置されている。ＤＭＯＳトランジスタは、非常に“短い”チャネルを有し、そのチャネル長は概ねリソグラフマスク（lithographic mask）とは無関係に決定される。そのようなＤＭＯＳトランジスタは、高濃度にドープされたＰボディシールド゛によって、良好なパンチスルー制御（punch-through control）を有する。低濃度にドープされたドリフト領域は、速度を飽和させるための均一な電界を保持することによって、チャネル領域での電圧降下を最小にする。ドレイン領域近傍の電界はドリフト領域の電界と等しいので、アバランシェ降伏、多重化及び酸化は従来のＭＯＳＦＥＴと比べ軽減される。ある形式のＤＭＯＳトランジスタでは、“溝”がゲート構造を形成するために用いられている。これらのトランジスタは概ね、基層から５４．７度傾斜した側壁を備えた溝を形成するべく、異方性エッチングを用いて、＜１００＞のシリコン基層（ウエハー）上に形成されている。ドーパントの濃度の分布は、上述されたＤＭＯＳトランジスタと等しい。２つのチャネルがエッチングされた溝の両側に各々配置されている。デバイスは、基層底部に配置された共通ドレイン接触部を有する。多数のデバイスを並列に接続することができるために、これらのトランジスタは電力用スイッチングに適した大電流及び大電力を取り扱うことができる。等方性エッチングによって形成された垂直な側壁を有する溝を備えたＤＭＯＳデバイスは当業者には良く知られており、その溝の断面は長方形または“Ｕ”型である。
溝全体には、不純物を添加して導電性にして、ゲート電極として動作させるためのポリシリコンが充填されている。これは更に、所望のプレーナ構造、即ち略平坦な主面を提供するものである。
図１４に示された従来技術の溝を備えたＤＭＯＳトランジスタは、Ｎ＋にドープされた基層６２と、基層６２の上に形成されたＮ−にドープされたエピタキシャル層６１と、Ｐにドープされたボディ領域６３と、Ｎ＋にドープされたソース領域６５とを有する。ゲート電極６９は、ゲート酸化膜絶縁層６６が内張りされた溝６６ａ内に形成された導電性ポリシリコンから成る。図１４に示すように、溝６６ａの断面はＵ型またはＶ型である。ソース接触部６７は、ボディ領域６３をソース領域６５に短絡させ、ドレイン接触部９８は基層６２の裏側主面に形成されている。チャネル長は、Ｐボディ領域６３ａのゲート電極６９に隣接した部分の長さである。図１４に示された構造は単なる例であり、公知の他の構造では、溝６６ａにはゲート電極６９が充填され平坦な主面が形成されているものもある。
溝を備えたＤＭＯＳトランジスタは、平坦な主面を有するＦＥＴと比べて、長所を有するが、またいくつかの欠点をも有する。これらの欠点は、Ｐボディ領域の導通抵抗及びチャネル領域の導通抵抗に関するものである。
プレーナー型（溝を備えていない）ＤＭＯＳＦＥＴと等しい閾値電圧を保持するために、各々の領域６５、６３ａ、６１によって形成されるＮ＋／Ｐ−／Ｎ−ＪＦＥＴ（寄生トランジスタ）の面抵抗によって決定されるデバイスの耐用年数は短くなっている。更に、犠牲的な酸化過程（sacrificial oxidation step）が溝を形成するための非常に高い温度で実施され、次にＰ−ボディ領域を所望の深さよりも深く延在させる溝エッチング過程が実施されるために、Ｕ型の溝の近傍に短いチャネルを形成することは困難である。
本発明の目的は、溝の近傍に短いチャネルを形成しかつボディ領域を高濃度とすることによって、Ｐボディ領域の導通抵抗及びチャネル領域の導通抵抗を減少させることである。
上述された目的は、第１の導電型の基層から電界効果トランジスタを形成する方法であって、前記基層の主面から延出する第２の導電型のボディ領域を形成する過程と、マスクによって横方向に画定され、かつ前記主面から前記ボディ領域よりも浅く延出するより高いドーピング濃度を備えた第１の導電型のソース領域を形成する過程と、前記マスクによって横方向に画定され、かつ前記主面から前記ボディ領域よりも深く延出する少なくとも１つの溝を前記基層内に形成する過程と、前記主面から前記ボディ領域よりも浅く延出し、かつ前記溝の片側の前記基層の前記主面に沿って横方向に前記ソース領域を延在させることによって、前記ソース領域を再び形成する過程とを有することを特徴とする電界効果トランジスタの形成方法を提供することによって達成される。
本発明に基づけば、トランジスタのボディ領域が“短い”チャネルを保持しながらより高濃度にまたはより深く形成されるように、溝を備えたゲートを有するＤＭＯＳトランジスタが基層に形成される。ボディ領域のドーパント濃度を増加させることまたはボディ領域を深く形成することによってボディ領域の抵抗が減少させられたデバイスの耐用年数が延長され、一方短いチャネルによってトランジスタの導通抵抗が減少させられトランジスタの性能が向上する。
そのようなデバイスの性能を向上させるためには、チャネルを狭くまたは“短く”することが重要であると考えられている。そのようなデバイスのチャネル領域はＰボディ拡散領域内にあるので、電子の速度を増加させるためには、このＰボディ拡散領域をできるだけ“短く”する必要がある。Ｐボディ拡散領域の長さを減少させることは、トランジスタの動作時のブレイクダウン電圧に影響を及ぼすことはない。溝は、隣接するＰボディ領域よりも少なくとも僅かに深く延在することが重要である。従って本発明に基づけば、イオン注入及びイオン拡散過程が溝を形成する前にＰボディ領域内にＮ＋ソース領域の一部を形成するために用いられる。このＮ＋ソース領域は、後に溝のエッチングに用いられるマスクを用いて注入される。ある実施例では、“高濃度にドープされた”Ｐ＋ボディ領域もまた、溝の壁と間隔を置いて配置されかつＰボディ領域内に形成される。次に溝には酸化膜層が内張りされ、ドープされたポリシリコンがゲート電極として充填される。次に、Ｐボディ領域の一部に比較的浅いＮ＋ソース領域の拡張部分が形成される。最後に、従来通り酸化膜絶縁層と金属接続層が基層の主面の上に形成される。
比較的浅いソース領域の拡張部分を形成することは２つの目的を有する。第１の目的は、このＮ＋の注入が、チャネル近傍のＰボディ領域のドーパント濃度を相殺することである。第２は、自己整合した短いチャネルが製造過程内で形成され、かつＰ−ピーク濃度によって決定される閾値電圧を調節することができる。Ｎ＋ドーパントによる不純物濃度の相殺（dopant compemsation）とホウ素（Ｐ型）拡散阻止効果（boron diffusion retardation effect）の組合せによって、この短いチャネルが達成される。
チャネルを形成するための浅いＮ＋ソース領域の注入のドーズ量がより大きくなる程、拡散阻止効果は強くなる。この効果を用いて、改善された抵抗特性を備えた非常に短いチャネルが製造される。
第２の実施例では、Ｐタブ領域が基層内に形成され、かつＮソース領域がタブ領域内に形成される。次に溝がＮソース領域を通してエッチングされ、ゲート電極が溝内に形成され、かつＰボディ領域が溝の片側に形成される。次に砒素を添加されたＮ＋ソース拡張領域が形成される。
第３の実施例では（第２の実施例とは異なり）、Ｎ＋拡張ソース領域にはリンが注入されている。
他の実施例では、さまざまな半導体領域の導電型は、これまで述べられた導電型と相異なるものであって良い。
図１を参照すると、Ｎ＋シリコン基層（ドレイン領域）の上に従来通り５〜２５μｍ（１μｍ＝１０４Å）の深さに成長させられた第１実施例のＮ−エピタキシャル層が示されている。エピタキシャル層１は、０．２〜５．０Ωcmの範囲の抵抗率を有する。
図２は、基層の主面を通過して実施されるホウ素によるＰボディ領域３の（マスクを用いない）注入及び拡散が描かれている。領域３は、３０〜６０ｋｅＶのイオン加速電圧と５×１０１３〜２×１０１４／cm２のドーズ量で注入され、５×１０１７〜２×１０１８／cm３の不純物濃度及び１．０〜２．０μｍの深さの表面を有する比較的高濃度にドープされたＰボディ領域である。
図３は、Ｎ＋ソース領域の注入と溝のエッチングとに使用される基層の主面上に形成された従来通りのフォトリソグラフマスク層４を示している。マスク層４は、概ね４０００〜６０００Åの厚さを有する酸化膜である。
図４では、ドーズ量３×１０１３〜１×１０１５／cm２とイオン加速電圧６０〜８０ｋｅＶで、マスク層４によって画定されるように基層の主面を通して深さ０．５〜１．０μｍ、最終的な表面の不純物濃度が１×１０１８〜５×１０１９／cm３となるように注入され拡散された砒素をドープされたＮ＋ソース領域５の第１部分が示されている。Ｐボディ領域３内に形成されたＮ＋拡散領域５は、Ｎ＋ソース領域５とＮ−エピタキシャル層１との間のＰボディ領域３ａの一部の厚みを約０．５〜１．５μｍに減少させる。これはホウ素拡散阻止効果として知られている（ホウ素の拡散は、砒素が存在する場合にはより遅くなる）。注入されたＮ＋ソース領域には２つの目的がある。第１の目的は、Ｎ＋注入によって、チャネル領域近傍のＰボディ領域３ａの不純物濃度を相殺することである。第２の目的は、自己整合した“短い”チャネルを製造工程内で形成し、Ｐ−ピーク濃度によって決定される閾値電圧の調整を可能とすることである。この“短い”チャネルは、Ｎ＋ソース領域５の不純物濃度の相殺と、ソース拡散領域に注入された砒素によるホウ素拡散阻止効果との組合せによって形成される。
図５は、Ｎ＋ソース領域層５と、Ｐボディ領域の薄い部分３ａとを通過し、かつＮ−領域１まで延出する幅１．０〜３．０μｍ、深さ１．０〜６．０μｍのＵ型（四角形の）溝６を示している。溝６は、使用後に除去されるマスク４を用いて、従来通りの等方性エッチング過程によって主面を通して形成される。マスク４を除去した後に、溝６は厚さ５００〜１０００Åのゲート酸化層６ａを従来通り内張りされる。
次に図６には、２０〜２５Ω／cm２の面抵抗を有するようにドープされたポリシリコン６ｂを充填された溝６が示されている。ホウ素をドープされた高濃度のＰ＋ボディ領域７が、ドーズ量１×１０１５〜１×１０１６／cm２、イオン加速電圧２０〜４０ｋｅＶで、Ｐ領域のマスクを用いてＰボディ領域３の主面を通して注入及び拡散され、最終的な接続深さ０．５〜１．０μｍ及び最終的な表面の不純物濃度１×１０１９〜１×１０２０／cm３で形成される。Ｐ＋領域７は、溝６からは１．０μｍ、Ｎ＋領域５からは０．５μｍ隔てられて各々Ｐボディ領域３内に配置されている。
図７は、主面を通過するＮ＋ソース領域５のソース拡張領域８の、Ｐボディ領域３の上の溝から遠ざかる方向及び高濃度Ｐ＋ボディ領域７内での横方向への、ソース拡張領域マスクを用いた浅い砒素の注入及び拡散過程を示している。領域８は、ドーズ量５×１０１５〜８×１０１５／cm２、イオン加速電圧６０〜８０ｋｅＶで注入及び拡散され、深さ０．３〜０．５μｍ及び幅１．０〜２．０μｍで形成される。他の実施例では、ソース拡張領域８は溝のエッチング過程の前に形成される。
最後に、図８は、溝を備えたＤＭＯＳトランジスタを完成させるために、主面の上に酸化膜絶縁層１０と金属接続層９とを形成する様子を表している。
この実施例では、ホウ素拡散阻止効果は、“短い”チャネルを形成するために、領域５に比べて領域８に注入された砒素のドーズ量をより高濃度に（１０倍の濃度に）することでより強くなる。この効果を用いることによって、改良された抵抗特性を備えた非常に好ましい“短い”チャネルが製造される。更に、チャネルに接近して形成されたＰボディ領域３によって、Ｐボディ領域３の寄生抵抗が減少され、デバイスの耐用年数が長くなる。
平面図での溝の形は、四角形、直線状、円形または六角形のような任意の形状でよい。
第２の実施例のための一連の製造過程が図９〜図１２に示されている。図９では、その上にＮ−エピタキシャル層２２が成長させられたＮ＋基層２０が、酸化膜マスク層２４によってマスクされ、イオン加速電圧４０〜６０ｋｅＶ、ドーズ量１×１０１３〜１×１０１４／cm２で、ボロンが注入かつ拡散され、深さ１〜３μｍ、最終的な表面のドーピングレベルが３×１０１５〜１×１０１８／cm３のＰタブ２６が形成される。
次に図１０では、Ｐタブ２６が拡散した後に、溝酸化膜マスク層３０が従来通り形成され、砒素またはリンのＮソース領域３２が、イオン加速電圧６０〜８０ｋｅＶ、ドーズ量３×１０１３〜２×１０１４／cm２で注入及び拡散され、深さ０．５〜１．５μｍ及び最終的な表面のドーピングレベル１×１０１８〜５×１０１８／cm３となる。
次に図１１では、溝３４がマスク層３０を通して等方性エッチングされる。次に溝マスク層３０が除去され、従来通りのゲート酸化膜３６が溝３４の側壁に成長させられる。次に、溝３４には、ゲート電極として働くドープされたポリシリコン３８が充填される。
次に図１２では、Ｐボディ領域４２が、イオン加速電圧２０〜６０ｋｅＶ、ドーズ量３×１０１３〜２×１０１４／cm２で注入かつ拡散され、深さ０．８〜１．５μｍ及び最終的な表面のドーピングレベル５×１０１７〜２×１０１８／cm３となる。次に、Ｎ＋ソース拡張領域４４が、イオン加速電圧６０〜８０ｋｅＶ及びドーズ量８×１０１５〜１×１０１６／cm２の砒素を用いて、深さ０．３〜０．５μｍ及び最終的な表面のドーピングレベル４×１０１９〜６×１０１９／cm３となるように注入され、その後に拡散される場合と拡散されない場合とがある。このようにして図１２の実施例では、“短い”チャネルが、ソース拡張領域の中程度のドーズ量のドーパント（Ｎ）を用いた注入による不純物濃度の相殺と、ホウ素（Ｐ）の拡散阻止効果との組み合わせによって形成される。この実施例では、ホウ素の拡散は、砒素が存在するために低速度となる。
図１２とは異なり、図１３の他の実施例では、Ｎ＋ソース拡張領域５０は、砒素を注入される代わりに、リンがイオン加速電圧６０〜８０ｋｅＶ、ドーズ量１×１０１３〜１×１０１４／cm２で注入されかつ拡散され、深さ１．０〜１．５μｍ及び最終的な表面のドーピングレベル１×１０１７〜１×１０１８／cm３となる。従って図１３は、溝の領域内に（砒素の代わりに）リン（Ｎ）ソース拡張領域を注入した、溝を備えたＤＭＯＳトランジスタの第３の実施例を示しており、この実施例ではリンの拡散速度が砒素の拡散速度よりも大きいために、“より短い”チャネルが形成されている。
従って、図９〜図１２及び図１３の過程では、１つの実施例に対して、Ｐタブマスク、溝マスク、Ｐ＋拡散マスク、Ｎ＋拡散マスク、接触開口部マスク、メタルマスク、及びボンディングパット開口部マスク（後者の３個のマスクは従来通りであり、図示されていない）という７個のマスクが用いられている。
図１２及び図１３のトランジスタは、酸化膜絶縁層５４及び金属化層５６を形成することによって完成する。図８、図１２及び図１３の構造のＰボディ領域のピークドーパント濃度は、等しい閾値電圧を保つために等しい値となっている。
本発明が、１つの例としての特定の実施例に関して説明されたが、添付の請求項によって定義される本発明の技術的視点を逸脱することなしに、種々の変形及び変更が実施可能なことは当業者には明かである。
本発明に基づけば、トランジスタのボディ領域が“短い”チャネルを保持しながらより高濃度に形成されるように、溝を備えたゲートを有するＤＭＯＳトランジスタが基層に形成される。ボディ領域のドーパント濃度を増加させることによってボディ領域の抵抗が減少させられ、即ちデバイスの耐用年数が延長され、一方短いチャネルによってトランジスタの導通抵抗が減少させられトランジスタの性能が向上する。
ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ＋砒素ソース領域拡張部を備えた第１の実施例を製造する過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ砒素ソース領域拡張部を備えた第２の実施例の製造過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ砒素ソース領域拡張部を備えた第２の実施例の製造過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ砒素ソース領域拡張部を備えた第２の実施例の製造過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたＮ砒素ソース領域拡張部を備えた第２の実施例の製造過程を表す図。 ＤＭＯＳトランジスタのソース領域に注入されたリンを備えた第３の実施例をを示す図。 従来技術による、溝を備えたＤＭＯＳトランジスタを示す図。
符号の説明
１ エピタキシャル層
２ 基層
３ Ｐボディ領域
３ａ Ｐボディ領域
４ マスク層
５ Ｎ＋ソース領域
６ 溝
６ａ ゲート酸化層
６ｂ ポリシリコン
７ Ｐ＋高濃度のボディ領域
８ ソース領域の延出部
９ 金属接続層
１０ 酸化膜絶縁層
２０ Ｎ＋基層
２２ Ｎ−エピタキシャル層
２４ 酸化膜マスク層
２６ Ｐタブ
３０ 溝酸化膜マスク層
３２ Ｎソース領域
３６ ゲート酸化膜
３８ ポリシリコン
４２ Ｐボディ領域
４４ Ｎ＋ソース拡張領域
５０ Ｎ＋ソース拡張領域
５４ 酸化膜絶縁層
５６ 金属化層
６１ エピタキシャル層
６２ 基層
６３ ボディ領域
６３ａ Ｐボディ領域
６５ ソース領域
６６ ゲート酸化膜絶縁層
６６ａ 溝
６７ ソース接触部
６９ ゲート電極
９８ ドレイン接触部

Claims (11)

  1. ＤＭＯＳトランジスタであって、
    導電性のゲート電極を含む溝を画定する第１の導電型の基層と、
    前記溝に隣接する前記基層の第１主面から前記基層内に、前記溝の深さよりも浅く延出する第２の導電型のボディ領域と、
    前記基層内に形成された前記第１の導電型のソース領域とを備え、
    前記溝の近傍の前記ボディ領域の部分が、前記溝から離れた前記ボディ領域の他の部分よりも前記主面から浅く延出し、かつ前記溝の近傍の前記ボディ領域とエピタキシャル層との境界部分が傾斜することによって、前記溝の近傍の前記境界部分の一部が前記主面により接近していることを特徴とするＤＭＯＳトランジスタ。
  2. 前記ソース領域が前記溝に隣接する前記主面から前記ボディ領域の深さよりも浅く前記基層内に延出し、前記ソース領域が前記主面から前記溝と隣接する部分ではより深く延出し、前記溝から離れた部分ではより浅く延出することを特徴とする請求項１に記載のＤＭＯＳトランジスタ。
  3. 前記ソース領域が、前記主面から前記溝に隣接した部分ではより深く延出し、前記溝から離れた部分ではより浅く延出することを特徴とする請求項１に記載のＤＭＯＳトランジスタ。
  4. 前記ボディ領域が、前記溝に隣接した部分では前記主面から浅く延出し、前記溝から離れた部分では深く延出することを特徴とする請求項１に記載のＤＭＯＳトランジスタ。
  5. 前記溝から離れて配置され、かつ前記ボディ領域内に概ね形成されると共に前記基層の前記主面から延出する、前記ボディ領域よりも高い不純物濃度を備えた前記第２の導電型の高濃度ボディ領域を更に有することを特徴とする請求項１に記載のＤＭＯＳトランジスタ。
  6. ＤＭＯＳトランジスタであって、
    導電性のゲート電極を含む溝を画定する第１の導電型の基層と、
    前記基層内の前記溝に隣接する前記基層の主面から、前記溝の深さよりも浅く延出する第２の導電型のボディ領域と、
    前記溝に隣接する前記主面から前記ボディ領域の深さよりも浅く前記基層内に延出する前記基層内に形成された前記第１の導電型のソース領域とを有し、
    前記溝に隣接する前記ボディ領域の部分が、前記溝から離れた前記ボディ領域の他の部分よりも前記主面から浅く延出し、
    前記ソース領域が前記溝と隣接する部分では前記主面から深く延出し、前記溝から離れた部分では浅く延出することを特徴とするＤＭＯＳトランジスタ。
  7. 前記溝を形成する前に、前記主面を通してマスクによって画定された前記ソース領域の一部を前記ボディ領域内に注入しかつ横方向に拡散することによって、前記ソース領域の一部と前記基層との間の前記ボディ領域の一部の厚さを減少させ、前記厚さの減少した前記ボディ領域の前記一部が短チャネルを画定することを特徴とする請求項１に記載のＤＭＯＳトランジスタ。
  8. 前記マスクが前記溝をエッチングするために用いられることを特徴とする請求項７に記載のＤＭＯＳトランジスタ。
  9. 前記溝が前記主面から前記ボディ領域よりも深く延出することを特徴とする請求項７に記載のＤＭＯＳトランジスタ。
  10. 前記ソース領域の前記一部が、前記溝の片側の前記主面に沿って横方向に浅く延出し、前記ソース領域を形成することを特徴とする請求項７に記載のＤＭＯＳトランジスタ。
  11. 高いドーズ量のドーパントが、注入かつ拡散されて前記ソース領域の前記一部の前記浅い延出部を形成することを特徴とする請求項１０に記載のＤＭＯＳトランジスタ。

JP2005071113A 1993-03-15 2005-03-14 Ｄｍｏｓトランジスタ及びその製造方法 Pending JP2005167294A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/031,798 US5341011A (en) 1993-03-15 1993-03-15 Short channel trenched DMOS transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP07165094A Division JP3677304B2 (ja) 1993-03-15 1994-03-15 Ｄｍｏｓトランジスタの形成方法

Publications (1)

Publication Number Publication Date
JP2005167294A true JP2005167294A (ja) 2005-06-23

Family

ID=21861454

Family Applications (2)

Application Number Title Priority Date Filing Date
JP07165094A Expired - Lifetime JP3677304B2 (ja) 1993-03-15 1994-03-15 Ｄｍｏｓトランジスタの形成方法
JP2005071113A Pending JP2005167294A (ja) 1993-03-15 2005-03-14 Ｄｍｏｓトランジスタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP07165094A Expired - Lifetime JP3677304B2 (ja) 1993-03-15 1994-03-15 Ｄｍｏｓトランジスタの形成方法

Country Status (5)

Country Link
US (2) US5341011A (ja)
EP (1) EP0616372B1 (ja)
JP (2) JP3677304B2 (ja)
DE (2) DE69430768T2 (ja)
SG (1) SG52400A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
JP2010098326A (ja) * 2009-12-21 2010-04-30 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
DE69429018T2 (de) * 1993-01-12 2002-06-13 Sony Corp Ausgangsschaltung für Ladungsübertragungselement
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
EP0698919B1 (en) * 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5869864A (en) * 1994-10-04 1999-02-09 Siemens Aktiengesellschaft Field effect controlled semiconductor component
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
DE69602114T2 (de) * 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5648670A (en) * 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
JPH0955496A (ja) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタ及びその製造方法
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
AU6722396A (en) * 1995-08-21 1997-03-12 Siliconix Incorporated Low voltage short channel trench dmos transistor
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
JP3279151B2 (ja) * 1995-10-23 2002-04-30 トヨタ自動車株式会社 半導体装置及びその製造方法
US5721148A (en) * 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5872374A (en) * 1996-03-29 1999-02-16 Motorola, Inc. Vertical semiconductor device
US5904525A (en) * 1996-05-08 1999-05-18 Siliconix Incorporated Fabrication of high-density trench DMOS using sidewall spacers
WO1998004004A1 (en) * 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5693547A (en) * 1996-10-22 1997-12-02 Advanced Micro Devices, Inc. Method of making vertical MOSFET with sub-trench source contact
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6492232B1 (en) 1998-06-15 2002-12-10 Motorola, Inc. Method of manufacturing vertical semiconductor device
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6468870B1 (en) 2000-12-26 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of fabricating a LDMOS transistor
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6756273B2 (en) * 2001-03-12 2004-06-29 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacturing
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US6992352B2 (en) 2003-05-15 2006-01-31 Analog Power Limited Trenched DMOS devices and methods and processes for making same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10345345A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
DE10345346B4 (de) * 2003-09-19 2010-09-16 Atmel Automotive Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
JP2005101449A (ja) * 2003-09-26 2005-04-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
JP4956953B2 (ja) * 2005-09-30 2012-06-20 株式会社デンソー 半導体装置
KR101142104B1 (ko) * 2006-02-23 2012-05-03 비쉐이-실리코닉스 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2010505270A (ja) * 2006-09-27 2010-02-18 マックスパワー・セミコンダクター・インコーポレイテッド 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2010283368A (ja) * 2010-07-26 2010-12-16 Renesas Electronics Corp 半導体装置の製造方法
CN102637737B (zh) * 2011-02-10 2015-04-15 上海华虹宏力半导体制造有限公司 沟槽式场效应管及其制备方法
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US8816431B2 (en) 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP2014146738A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US10269951B2 (en) * 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
CN108520898A (zh) * 2018-04-02 2018-09-11 北京绿能芯创电子科技有限公司 具有可调变起始电压的Mosfet组件及其制造方法
CN109065628A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种体区变掺杂的槽栅dmos器件
KR102514904B1 (ko) 2019-02-28 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 증가된 항복 전압을 갖는 고전압 반도체 장치 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
US4398339A (en) * 1977-04-15 1983-08-16 Supertex, Inc. Fabrication method for high power MOS device
US4374455A (en) * 1979-10-30 1983-02-22 Rca Corporation Method for manufacturing a vertical, grooved MOSFET
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
EP0159663A3 (en) * 1984-04-26 1987-09-23 General Electric Company High-density v-groove mos-controlled thyristors, insulated-gate transistors, and mosfets, and methods for fabrication
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5460985A (en) * 1991-07-26 1995-10-24 Ipics Corporation Production method of a verticle type MOSFET

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
JP2010098326A (ja) * 2009-12-21 2010-04-30 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置

Also Published As

Publication number Publication date
DE69430768D1 (de) 2002-07-18
DE69430768T2 (de) 2002-11-14
EP0616372A2 (en) 1994-09-21
EP0616372A3 (en) 1996-08-14
US5341011A (en) 1994-08-23
SG52400A1 (en) 1998-09-28
JP3677304B2 (ja) 2005-07-27
DE616372T1 (de) 1995-11-09
EP0616372B1 (en) 2002-06-12
US5474943A (en) 1995-12-12
JPH0750412A (ja) 1995-02-21

Similar Documents

Publication Publication Date Title
JP3677304B2 (ja) Ｄｍｏｓトランジスタの形成方法
US7202525B2 (en) Trench MOSFET with trench tip implants
US4914058A (en) Grooved DMOS process with varying gate dielectric thickness
US9224855B2 (en) Trench gated power device with multiple trench width and its fabrication process
KR100759937B1 (ko) 트렌치 ｍｏｓｆｅｔ 디바이스, 및 이러한 트렌치 ｍｏｓｆｅｔ 디바이스를 형성하는 방법
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
US7663186B2 (en) Semiconductor device
JP4028482B2 (ja) トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法
EP0422940B1 (en) Method of forming a DMOS transistor
US5821583A (en) Trenched DMOS transistor with lightly doped tub
EP0735591B1 (en) Improved DMOS device structure, and related manufacturing process
US7019360B2 (en) High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US20140015042A1 (en) Semiconductor device and the method of manufacturing the same
JP2001189456A (ja) 縦形ｍｏｓトランジスタ及びその製造方法
JP4490094B2 (ja) トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
KR20000013572A (ko) 트렌치형 파워 모스펫 및 그 제조방법
KR20000059529A (ko) 고전압 소자 및 그 제조방법
US6326271B2 (en) Asymmetric MOS technology power device
TWI804303B (zh) 寄生接面場效電晶體阻抗的降低方法
KR101301583B1 (ko) 전력용 반도체소자의 제조방법
US20030006483A1 (en) Short channel power MOSFET with increased breakdown voltage
KR20230114167A (ko) 트렌치 측면 및 수평 채널을 가지는 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721