DE616372T1 - Graben-DMOS transistor mit einem kurzen Kanal. - Google Patents

Graben-DMOS transistor mit einem kurzen Kanal.

Info

Publication number
DE616372T1
DE616372T1 DE0616372T DE94301847T DE616372T1 DE 616372 T1 DE616372 T1 DE 616372T1 DE 0616372 T DE0616372 T DE 0616372T DE 94301847 T DE94301847 T DE 94301847T DE 616372 T1 DE616372 T1 DE 616372T1
Authority
DE
Germany
Prior art keywords
trench
main
region
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0616372T
Other languages
English (en)
Inventor
Mike F Chang
Fwu-Iuan Hshieh
Hamza Yilmaz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE616372T1 publication Critical patent/DE616372T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (16)

94301847.3 Siliconix Incorporated Patentansprüche
1. Verfahren zum Bilden eines Feldeffekttransistors aus einem Substrat eines ersten Leitfähigkeitstyps, welches die Schritte umfaßt:
Bilden eines Hauptbereiches eines zweiten Leitfähigkeitstyps, der von einer Hauptfläche des Substrats ausgeht,
Bilden eines Sourcebereiches des ersten Leitfähigkeitstyps, der von der Hauptfläche des Substrates ausgeht und eine höhere Dotierungskonzentration hat, wobei der Sourcebereich seitlich durch eine Maske begrenzt und flacher als der Hauptbereich bezüglich der Hauptfläche ist,
Bilden wenigstens eines Grabens im Substrat, der von der Hauptfläche in das Substrat verläuft, wobei der Graben seitlich von der Maske begrenzt und tiefer als der Hauptbereich bezüglich der Hauptfläche ist, und
Umformen des Sourcebereiches durch Ausdehnen des Sourcebereiches seitlich längs der Hauptfläche des Substrates auf beiden Seiten des Grabens, wobei der umgeformte Sourcebereich flacher als der Hauptbereich bezüglich der Hauptfläche ist.
2. Verfahren nach Anspruch 1, bei dem ein ausgedehnter Teil des Sourcebereiches flacher bezüglich der Hauptfläche als ein Teil des Sourcebereiches unmittelbar neben dem Graben ausgebildet ist.
3. Verfahren nach Anspruch 1 oder 2, bei dem ein Teil des Hauptbereiches unmittelbar neben dem Graben flacher bezüglich der Hauptfläche als ein anderer Teil des Hauptbereiches im Abstand vom Graben ausgebildet ist.
4. Verfahren nach Anspruch 1, 2 oder 3, welches weiterhin den Schritt der Bildung eines tiefen Hauptbereiches des zweiten Leitfähigkeitstyps umfaßt, der von der Hauptfläche
des Substrates ausgeht und eine höhere Dotierungskonzentration als der Hauptbereich hat, wobei der tiefe Hauptbereich im Abstand vom Graben und im wesentlichen innerhalb des Hauptbereiches angeordnet ist.
5. Verfahren nach einem vorhergehenden Anspruch, bei dem der Schritt der Umformung des Sourcebereiches vor dem Schritt der Bildung des Grabens liegt, wobei der Sourcebereich auf beiden Seiten der Stelle ausgedehnt wird, an der der Graben auszubilden ist.
•
6. Grabentransistor mit
einem Substrat eines ersten Leitfähigkeitstyps, das einen Graben begrenzt, der eine leitende Gatelektrode (6b; 38) enthält;
einem Hauptbereich (7; 42) eines zweiten Leitfähigkeitstyps, der von einer Hauptfläche des Substrates neben dem Graben in das Substrat bis auf eine Tiefe unter der des Grabens verläuft, wobei ein Teil des Hauptbereiches unmittelbar neben dem Graben bezüglich der Hauptfläche flacher als ein anderer Teil des Hauptbereiches im Abstand vom Graben ist und die Flanke des Hauptbereiches unmittelbar neben dem Graben derart geneigt ist, daß ein Teil der Flanke unmittelbar neben dem Graben näher an der Hauptfläche ist;
einem Sourcebereich (8; 32) des ersten Leitfähigkeitstyps, der im Substrat ausgebildet ist.
7. Transistor nach Anspruch 6, bei dem der Sourcebereich (8; 32) bezüglich der Hauptfläche unmittelbar neben dem Graben tiefer ist und vom Graben weg flacher verläuft.
8. Transistor nach Anspruch 7, bei dem der Sourcebereich von der Hauptfläche neben dem Graben in das Substrat bis auf eine Tiefe verläuft, die kleiner als die des Hauptbereiches ist.
9. Transistor nach Anspruch 6, 7 oder 8, bei dem der Hauptbereich bezüglich der Hauptfläche unmittelbar neben dem Graben flacher ist und vom Graben weg tiefer verläuft.
10. Transistor nach Anspruch 6, 7, 8 oder 9, welcher weiterhin einen tiefen Hauptbereich {7) des zweiten Leitfähigkeitstyps umfaßt, der von der Hauptfläche des Substrates ausgeht und eine höhere Dotierungskonzentration als der zuerst genannte Hauptbereich (3) hat, wobei der tiefe Hauptbereich vom Graben entfernt angeordnet ist und im wesentlichen im Hauptbereich ausgebildet ist.
11. Grabentransistor mit
einem Substrat eines ersten Leitfähigkeitstyps, das einen Graben begrenzt, der eine leitende Gateelektrode (6b; 38) enthält;
einem Hauptbereich eines zweiten Leitfähigkeitstyps, der von einer Hauptfläche des Substrates neben dem Graben in das Substrat bis auf eine Tiefe verläuft, die kleiner als die des Grabens ist, wobei ein Teil des Hauptbereiches unmittelbar neben dem Graben bezüglich der Hauptfläche flacher als ein anderer Teil des Hauptbereiches im Abstand vom Graben ist; und
einem Sourcebereich vom ersten Leitfähigkeitstyp, der im Substrat ausgebildet ist, wobei der Sourcebereich von der Hauptfläche neben dem Graben in das Substrat bis auf eine Tiefe verläuft, die kleiner als die des Hauptbereiches ist, und der Sourcebereich bezüglich der Hauptfläche unmittelbar neben dem Graben tiefer ist und vom Graben weg flacher verläuft.
12. Transistor nach Anspruch 6, hergestellt mit dem Verfahrensschritt, in dem vor der Bildung des Grabens ein Teil des Sourcebereiches in den Hauptbereich durch die Hauptfläche begrenzt durch eine Maske implantiert und diffundiert wird, um dadurch eine Abnahme der Tiefe eines Teils
des Hauptbereiches zwischen dem Teil des Sourcebereiches und dem Substrat zu bewirken, welcher Teil des Hauptbereiches mit der Abnahme der Tiefe einen kurzen Kanal bildet.
13. Transistor nach Anspruch 12, hergestellt nach dem Verfahren der Verwendung einer Maske zum Ätzen des Grabens.
14. Transistor nach Anspruch 12 oder 13, bei dem der Graben bezüglich der Hauptfläche tiefer als der Hauptbereich
(42) ist.
15. Transistor nach Anspruch 12, 13 oder 14, bei dem der Teil des Sourcebereiches flach seitlich längs der Hauptfläche auf beiden Seiten des Grabens ausgedehnt ist, um den Sourcebereich zu bilden.
16. Transistor nach Anspruch 15, bei dem eine hohe Dosis des Dotierstoffes implantiert und diffundiert ist, um die flache Ausdehnung des Teiles des Sourcebereiches zu bilden.
DE0616372T 1993-03-15 1994-03-15 Graben-DMOS transistor mit einem kurzen Kanal. Pending DE616372T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/031,798 US5341011A (en) 1993-03-15 1993-03-15 Short channel trenched DMOS transistor

Publications (1)

Publication Number Publication Date
DE616372T1 true DE616372T1 (de) 1995-11-09

Family

ID=21861454

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69430768T Expired - Fee Related DE69430768T2 (de) 1993-03-15 1994-03-15 Graben-DMOS transistor mit einem kurzen Kanal
DE0616372T Pending DE616372T1 (de) 1993-03-15 1994-03-15 Graben-DMOS transistor mit einem kurzen Kanal.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69430768T Expired - Fee Related DE69430768T2 (de) 1993-03-15 1994-03-15 Graben-DMOS transistor mit einem kurzen Kanal

Country Status (5)

Country Link
US (2) US5341011A (de)
EP (1) EP0616372B1 (de)
JP (2) JP3677304B2 (de)
DE (2) DE69430768T2 (de)
SG (1) SG52400A1 (de)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
DE69409274T2 (de) * 1993-01-12 1998-11-05 Sony Corp Ausgangsschaltung für Ladungsübertragungselement
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
DE69525003T2 (de) * 1994-08-15 2003-10-09 Siliconix Inc., Santa Clara Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5869864A (en) * 1994-10-04 1999-02-09 Siemens Aktiengesellschaft Field effect controlled semiconductor component
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
EP0726603B1 (de) * 1995-02-10 1999-04-21 SILICONIX Incorporated Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5648670A (en) * 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
JPH0955496A (ja) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタ及びその製造方法
EP0853818A4 (de) * 1995-08-21 1998-11-11 Siliconix Inc Niederspannungs-kurzkanal-graben-dmos-transistor
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
JP3279151B2 (ja) * 1995-10-23 2002-04-30 トヨタ自動車株式会社 半導体装置及びその製造方法
US5721148A (en) * 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5872374A (en) * 1996-03-29 1999-02-16 Motorola, Inc. Vertical semiconductor device
US5904525A (en) * 1996-05-08 1999-05-18 Siliconix Incorporated Fabrication of high-density trench DMOS using sidewall spacers
EP2043158B1 (de) * 1996-07-19 2013-05-15 SILICONIX Incorporated Dmos grabentransistor mit grabenbodenimplantation
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5693547A (en) * 1996-10-22 1997-12-02 Advanced Micro Devices, Inc. Method of making vertical MOSFET with sub-trench source contact
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6492232B1 (en) 1998-06-15 2002-12-10 Motorola, Inc. Method of manufacturing vertical semiconductor device
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6468870B1 (en) 2000-12-26 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of fabricating a LDMOS transistor
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6756273B2 (en) * 2001-03-12 2004-06-29 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacturing
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US6992352B2 (en) 2003-05-15 2006-01-31 Analog Power Limited Trenched DMOS devices and methods and processes for making same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10345346B4 (de) * 2003-09-19 2010-09-16 Atmel Automotive Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE10345345A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
JP2005101449A (ja) * 2003-09-26 2005-04-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
CN102867825B (zh) 2005-04-06 2016-04-06 飞兆半导体公司 沟栅场效应晶体管结构及其形成方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
JP4956953B2 (ja) * 2005-09-30 2012-06-20 株式会社デンソー 半導体装置
KR101142104B1 (ko) * 2006-02-23 2012-05-03 비쉐이-실리코닉스 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
KR101375035B1 (ko) * 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP4791572B2 (ja) * 2009-12-21 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2010283368A (ja) * 2010-07-26 2010-12-16 Renesas Electronics Corp 半導体装置の製造方法
CN102637737B (zh) * 2011-02-10 2015-04-15 上海华虹宏力半导体制造有限公司 沟槽式场效应管及其制备方法
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US8816431B2 (en) 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP2014146738A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10269951B2 (en) * 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
CN108520898A (zh) * 2018-04-02 2018-09-11 北京绿能芯创电子科技有限公司 具有可调变起始电压的Mosfet组件及其制造方法
CN109065628A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种体区变掺杂的槽栅dmos器件
WO2020172834A1 (en) 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
US4398339A (en) * 1977-04-15 1983-08-16 Supertex, Inc. Fabrication method for high power MOS device
US4374455A (en) * 1979-10-30 1983-02-22 Rca Corporation Method for manufacturing a vertical, grooved MOSFET
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
EP0159663A3 (de) * 1984-04-26 1987-09-23 General Electric Company Thyristoren, Feldeffekttransistoren mit isoliertem Gate und MOSFETs hoher Dichte gesteuert durch eine in einer V-Nut angebrachte MOS-Struktur und Verfahren zur Herstellung
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5460985A (en) * 1991-07-26 1995-10-24 Ipics Corporation Production method of a verticle type MOSFET

Also Published As

Publication number Publication date
EP0616372A3 (de) 1996-08-14
DE69430768T2 (de) 2002-11-14
EP0616372B1 (de) 2002-06-12
DE69430768D1 (de) 2002-07-18
JP3677304B2 (ja) 2005-07-27
JPH0750412A (ja) 1995-02-21
SG52400A1 (en) 1998-09-28
US5341011A (en) 1994-08-23
JP2005167294A (ja) 2005-06-23
US5474943A (en) 1995-12-12
EP0616372A2 (de) 1994-09-21

Similar Documents

Publication Publication Date Title
DE616372T1 (de) Graben-DMOS transistor mit einem kurzen Kanal.
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE69005805T2 (de) Planarer Randabschluss für hohe Spannungen unter Benutzung eines durchgriffshemmenden Implantates.
DE112019001738T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE3324017A1 (de) Isolierschicht-feldeffekt-transistor
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2615754C2 (de)
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE583911T1 (de) MOS Transistorkanal-Struktur.
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE3016749A1 (de) Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
ATE130703T1 (de) Verfahren zum ätzen von mindestens einer vertiefung in einem substrat und dadurch erhaltenes substrat.
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1265293A2 (de) Halbleiterbauelement mit Poren und Verfahren zu dessen Herstellung
WO2016083246A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelementes
DE10224003A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE3421927A1 (de) Vertikal-mos-transistor
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE69821560T2 (de) Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten
DE10043904A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung