DE583911T1 - MOS Transistorkanal-Struktur. - Google Patents

MOS Transistorkanal-Struktur.

Info

Publication number
DE583911T1
DE583911T1 DE0583911T DE93306133T DE583911T1 DE 583911 T1 DE583911 T1 DE 583911T1 DE 0583911 T DE0583911 T DE 0583911T DE 93306133 T DE93306133 T DE 93306133T DE 583911 T1 DE583911 T1 DE 583911T1
Authority
DE
Germany
Prior art keywords
epitaxial layer
doped epitaxial
layer
conductivity type
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0583911T
Other languages
English (en)
Inventor
Mike Chang
Fwu-Iuan Hshieu
Hamza Yilmaz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE583911T1 publication Critical patent/DE583911T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (13)

93306133.5 Siliconix Incorporated Patentansprüche
1. Vertikal geätzte MOS Leistungstransistorstruktur mit
einer relativ hoch dotierten Epitaxialschicht (3 0A) , die direkt auf einer Substratschicht (32) angeordnet ist, wobei die relativ hoch dotierte Epitaxialschicht von einem ersten Leitfähigkeitstyp ist und eine Rückverteilungsschicht und eine weitere Schicht aufweist, die über der Rückverteilungsschicht angeordnet ist, wobei die weitere Schicht eine im wesentlichen konstante erste Dotierungskonzentration des ersten Leitfähigkeitstyps hat,
einer relativ schwach dotierten Epitaxialschicht (30B) , die direkt auf der relativ stark dotierten Epitaxialschicht angeordnet ist, wobei die relativ schwach dotierte Epitaxialschicht eine obere Außenfläche aufweist und einen gegendotierten ionenimplantierten Bereich der relativ stark dotierten Epitaxialschicht darstellt,
einem Hauptbereich (33A, 33B) , der sich von der oberen Außenfläche in die relativ schwach dotierte Epitaxialschicht erstreckt, wobei der Hauptbereich von einem zweiten Leitfähigkeitstyp ist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist,
einem Source-Bereich (5A, 5B) , der im Hauptbereich angeordnet ist und einen Kanalbereich (40A, 40B) in der relativ schwach dotierten Epitaxialschicht an der oberen Außenfläche festlegt, wobei der Source-Bereich vom ersten Leitfähigkeitstyp ist,
einer Gate-Isolierschicht (37), die direkt auf der oberen Außenfläche angeordnet ist, und
einem Gate (36), das wenigstens teilweise über dem Kanalbereich angeordnet ist und gegenüber dem Kanalbereich durch die Gate-Isolierschicht isoliert ist.
2. Vertikal geätzte MOS Leistungstransistorstruktur mit einer relativ stark dotierten Epitaxialschicht (30A), die direkt auf einer Substratschicht (32) angeordnet ist, wobei die relativ stark dotierte Epitaxialschicht von einem ersten
Leitfähigkeitstyp ist und eine Rückverteilungsschicht und eine weitere Schicht aufweist, die über der Rückverteilungsschicht angeordnet ist, wobei die weitere Schicht eine im wesentlichen konstante erste Dotierungskonzentration des ersten Leitfähigkeitstyps hat und die relativ stark dotierte Epitaxialschicht mit der ersten Dotierungskonzentration aufgewachsen ist,
einer relativ schwach dotierten Epitaxialschicht (30B), die direkt auf der relativ stark dotierten Epitaxialschicht angeordnet ist und eine obere Außenfläche aufweist, wobei die relativ schwach dotierte Epitaxialschicht vom ersten Leitfähigkeitstyp ist und eine zweite Dotierungskonzentration vom ersten Leitfähigkeitstyp hat, welche zweite Dotierungskonzentration kleiner als die erste Dotierungskonzentration ist,
einem Hauptbereich/ {33A, 33B) , der sich von der oberen Außenfläche durch die relativ schwach dotierte Epitaxialschicht in die relativ stark dotierte Epitaxialschicht erstreckt, wobei der Hauptbereich von einem zweiten Leitfähigkeitstyp ist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist,
einem Source-Bereich (5A, 5B) vom ersten Leitfähigkeitstyp, der im Hauptbereich angeordnet ist, und einen Kanalbereich (40A, 4 0B) in der relativ schwach dotierten Epitaxialschicht an der oberen Außenfläche festlegt,
einer Gate-Isolierschicht (37), die direkt auf der oberen Außenfläche angeordnet ist, und
einem Gate (36), das wenigstens teilweise über dem Kanalbereich angeordnet und gegenüber dem Kanalbereich durch die Gate-Isolierschicht isoliert ist.
3. Transistorstruktur nach einem der vorhergehenden Ansprüche, bei der die erste und die zweite Dotierungskonzentration jeweils Bereiche haben, wobei der Bereich der ersten Dotierungskonzentration größer als der der zweiten Dotierungskonzentration ist.
4. Transistorstruktur nach Anspruch 1, 2 oder 3, bei der ein Teil des Source-Bereiches (5A, 5B) an den Kanalbereich angrenzt und nur in der relativ schwach dotierten Epitaxialschicht
angeordnet ist.
5. Transistorstruktur nach Anspruch 4, bei der der Source-Bereich (5A, 5b) nur in der relativ schwach dotierten Epitaxialschicht angeordnet ist.
6. Doppeldiffundierte vertikal geätzte MOS Leistungstransistorstruktur mit
einer ersten Siliziumepitaxialschicht (30A), die direkt auf einer Substratschicht (32) angeordnet ist und eine Rückverteilungsschicht und eine weitere Schicht aufweist, die über der Rückverteilungsschicht angeordnet ist, wobei die weitere Schicht eine im wesentlichen konstante erste Dotierungskonzentration an N-Dotierstoffen hat und die erste Siliziumepitaxialschicht mit der ersten Dotierungskonzentration der N-Dotierstoffe aufgewachsen ist,
einer zweiten Siliziumepitaxialschicht (30B) , die direkt auf der ersten Epitaxialschicht angeordnet ist und eine obere Außenfläche aufweist, wobei die zweite Siliziumepitaxialschicht mit einer zweiten Dotierungskonzentration an N-Dotierstoffen aufgewachsen ist, und die erste Dotierungskonzentration größer als die zweite Dotierungskonzentration ist,
einem P-Hauptbereich (33A, 33B) , der sich von der oberen Außenfläche durch die zweite Siliziumepitaxialschicht in die erste Siliziumepitaxialschicht erstreckt, so daß ein Siliziumepitaxialbereich der ersten Siliziumepitaxialschicht festgelegt ist, wobei der P-Hauptbereich eine erste seitliche Außenbegrenzung des P-Hauptbereiches und eine zweite seitliche Außenbegrenzung des P-Hauptbereiches hat, welche erste und zweite seitliche Außenbegenzung in jeweiligen seitlichen Ebenen parallel zueinander liegen, die seitliche Ebene, die die erste seitliche Außenbegrenzung enthält, weiter von der oberen Außenfläche als die zweite seitliche Außenbegrenzung angeordnet ist, die erste und die zweite Ebene im wesentlichen parallel zur oberen Außenfläche verlaufen, die zweite seitliche Außenbegrenzung einen größeren Außenumfang als die erste seitliche Außenbegrenzung hat und die erste und die zweite Außenbegrenzung beide in der zweiten
Epitaxialschicht angeordnet sind,
einem N-Sourcebereich {33A, 33B), der im Hauptbereich angeordnet ist und vollständig in der zweiten Siliziumepitaxialschicht liegt, wobei der N-Sourcebereich einen minimalen Abstand zwischen dem N-Sourcebereich und dem Siliziumepitaxialbereich der ersten Siliziumepitaxialschicht bildet und der minimale Abstand in einer Richtung wenigstens etwas seitlich weg vom N-Sourcebereich verläuft, und
einem Gate (36), das wenigstens teilweise über einer Gate-Isolierschicht (37) angeordnet ist, die direkt auf der oberen Außenfläche liegt.
7. Transistorstruktur nach einem vorhergehenden Anspruch, bei der die erste und die zweite Dotierungskonzentration jeweils Bereiche haben, wobei der Bereich der ersten Dotierungskonzentration größer als der der zweiten Dotierungskonzentration ist.
8. Transistorstruktur nach einem vorhergehenden Anspruch, bei der der Hauptbereich (33A, 33B) eine Dotierungskonzentration an Dotierstoffen des zweiten Leitfähigkeitstyps hat, die wesentlich größer als die zweite Dotierungskonzentration der relativ schwach dotierten Epitaxialschicht ist.
9. Transistorstruktur nach Anspruch 8, bei der die Dotierungskonzentration des Hauptbereiches (33A, 33B) im wesentlichen gleich der ersten Dotierungskonzentration der weiteren Schicht der relativ stark dotierten Epitaxialschicht ist.
10. Verfahren zum Herstellen einer vertikal geätzten MOS Leistungstransistorstruktur, welches die Schritte umfaßt:
Bilden einer relativ stark dotierten Epitaxialschicht eines ersten Leitfähigkeitstyps direkt auf einem Substrat,
Bilden einer relativ schwach dotierten Epitaxialschicht direkt auf der relativ stark dotierten Epitaxialschicht, wobei die relativ schwach dotierte Epitaxialschicht eine obere Außenfläche hat und vom ersten Leitfähigkeitstyp ist, Bilden eines Hauptbereiches, der von der oberen Außenfläche
— ^ —
wenigstens teilweise in die relativ stark dotierte Epitaxialschicht durch die relativ schwach dotierte Epitaxialschicht hindurch verläuft, wobei der Hauptbereich von einem zweiten Leitfähigkeitstyp ist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, und
Bilden eines Source-Bereiches vom ersten Leitfähigkeitstyp in den Hauptbereich, um einen Kanalbereich an der oberen Außenfläche auszubilden, welcher Kanalbereich wenigstens teilweise in der relativ schwach dotierten Epitaxialschicht angeordnet ist.
11. Verfahren nach Anspruch 10, bei dem die relativ stark dotierte Epitaxialschicht eine Dotierungskonzentration vom ersten Leitfähigkeitstyp hat und bei dem bei der Bildung der relativ schwach dotierten Epitaxialschicht eine Epitaxialschicht mit einer Dotierungskonzentration des ersten Leitfähigkeitstyps aufwachsen gelassen wird, die kleiner als die Dotierungskonzentration des ersten Leitfähigkeitstyps der relativ stark dotierten Epitaxialschicht ist.
12. Verfahren nach Anspruch 10, bei dem bei der Bildung der relativ schwach dotierten Epitaxialschicht eine flache Schicht der relativ stark dotierten Epitaxialschicht mit einem Dotierstoff des zweiten Leitfähigkeitstyps implantiert wird.
13. Verfahren nach Anspruch 10, 11 oder 12, bei dem der Source-Bereich sich nicht in die relativ stark dotierte Epitaxialschicht erstreckt.
DE0583911T 1992-08-04 1993-08-03 MOS Transistorkanal-Struktur. Pending DE583911T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US92533692A 1992-08-04 1992-08-04

Publications (1)

Publication Number Publication Date
DE583911T1 true DE583911T1 (de) 1994-11-17

Family

ID=25451572

Family Applications (1)

Application Number Title Priority Date Filing Date
DE0583911T Pending DE583911T1 (de) 1992-08-04 1993-08-03 MOS Transistorkanal-Struktur.

Country Status (5)

Country Link
US (2) US5479037A (de)
EP (1) EP0583911A1 (de)
JP (1) JPH06104445A (de)
KR (1) KR940004847A (de)
DE (1) DE583911T1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
DE69429915D1 (de) * 1994-07-04 2002-03-28 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie
EP0735591B1 (de) * 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno DMOS-Anordnung-Struktur und Verfahren zur Herstellung
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5872374A (en) * 1996-03-29 1999-02-16 Motorola, Inc. Vertical semiconductor device
US6025231A (en) * 1997-02-18 2000-02-15 Texas Instruments Incorporated Self aligned DMOS transistor and method of fabrication
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance
US5894150A (en) * 1997-12-08 1999-04-13 Magepower Semiconductor Corporation Cell density improvement in planar DMOS with farther-spaced body regions and novel gates
US6165821A (en) * 1998-02-09 2000-12-26 International Rectifier Corp. P channel radhard device with boron diffused P-type polysilicon gate
US6492232B1 (en) 1998-06-15 2002-12-10 Motorola, Inc. Method of manufacturing vertical semiconductor device
DE69936175T2 (de) * 1998-11-04 2008-01-24 Lucent Technologies Inc. Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
US6225182B1 (en) * 1999-08-30 2001-05-01 Agere Systems Guardian Corp. Simplified high Q inductor substrate
JP3895110B2 (ja) * 1999-03-04 2007-03-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 固有スイッチオン抵抗の低減されたヴァーティカルｍｏｓトランジスタ装置のボディ領域の製造方法
WO2002013235A2 (en) * 2000-08-08 2002-02-14 Advanced Power Technology, Inc. Power mos device with asymmetrical channel structure
CN101228636B (zh) * 2005-07-25 2010-06-16 飞思卡尔半导体公司 功率半导体器件以及制造功率半导体器件的方法
EP1911097B1 (de) 2005-07-25 2018-04-25 NXP USA, Inc. Leistungshalbleiteranordnung und verfahren zur herstellung einer leistungshalbleiteranordnung
US20120126341A1 (en) * 2010-11-23 2012-05-24 Microchip Technology Incorporated Using low pressure epi to enable low rdson fet
JP5982471B2 (ja) * 2012-03-30 2016-08-31 株式会社日立製作所 電界効果型炭化珪素トランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078947A (en) * 1976-08-05 1978-03-14 International Business Machines Corporation Method for forming a narrow channel length MOS field effect transistor
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4705759B1 (en) * 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5567161A (en) * 1978-11-14 1980-05-21 Seiko Epson Corp Semiconductor memory storage
US5008725C2 (en) * 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
JPS57188877A (en) * 1981-05-18 1982-11-19 Nec Corp Semiconductor device and manufacture thereof
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS62176168A (ja) * 1986-01-30 1987-08-01 Nippon Denso Co Ltd 縦型ｍｏｓトランジスタ
US5138422A (en) * 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
JP2832101B2 (ja) * 1991-09-20 1998-12-02 シャープ株式会社 パワートランジスタ
JPH07153469A (ja) * 1993-11-29 1995-06-16 Sanyo Electric Co Ltd 固体電解質型燃料電池

Also Published As

Publication number Publication date
KR940004847A (ko) 1994-03-16
US5479037A (en) 1995-12-26
US5770503A (en) 1998-06-23
EP0583911A1 (de) 1994-02-23
JPH06104445A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
DE583911T1 (de) MOS Transistorkanal-Struktur.
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19747777B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE19737773C2 (de) Verfahren zur Herstellung einer MOSFET-Struktur in einem Siliciumsubstrat unter Verwendung einer selbstjustierenden Quelle zum Dotieren von Gate-/Source-/Drainbereichen
DE69419871T2 (de) Doppelt-implantierte MOS-Anordnung mit seitlicher Diffusion und Verfahren zur Herstellung
DE69520782T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE69309565T2 (de) Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
DE69515876T2 (de) Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
EP0186058B1 (de) Feldeffekttransistor mit hoher Spannungsfestigkeit
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE616372T1 (de) Graben-DMOS transistor mit einem kurzen Kanal.
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4212861A1 (de) Feldeffektelement mit resonanter tunnelung und herstellungsverfahren dafuer
EP0013317A2 (de) Verfahren zur Herstellung von Feldeffekttransistoren
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE68910360T2 (de) Methode zur Herstellung eines MOS-Halbleiter-Leistungsbauelementes (HIMOS) mit Leitfähigkeitsmodulation.
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung