TWI225712B - Semiconductor manufacturing method and annealing device - Google Patents

Semiconductor manufacturing method and annealing device Download PDF

Info

Publication number
TWI225712B
TWI225712B TW092119564A TW92119564A TWI225712B TW I225712 B TWI225712 B TW I225712B TW 092119564 A TW092119564 A TW 092119564A TW 92119564 A TW92119564 A TW 92119564A TW I225712 B TWI225712 B TW I225712B
Authority
TW
Taiwan
Prior art keywords
heat treatment
manufacturing
semiconductor device
annealing
gate
Prior art date
Application number
TW092119564A
Other languages
English (en)
Other versions
TW200405572A (en
Inventor
Takayuki Ito
Kyoichi Suguro
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200405572A publication Critical patent/TW200405572A/zh
Application granted granted Critical
Publication of TWI225712B publication Critical patent/TWI225712B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1225712 玖、發明說明: 【發明所屬之技術領域】 、本發明係關於半導體裝置之製造方法,特別是關於雜質 之擴散以及活性化工序所需要之熱處理。 【先前技術】 近年來,LSI (Large Scale lntegrated Circuh,大型積體 兒路)之性疋升係透過提向積體度亦即藉由構成LSI元件 <細微化而達成。然而,由於隨著元件之細微化容易產生 寄生電阻與短通道效果,為了防止這些情形之發生,以低 電阻形成淺pn接合變得很重要。 淺pn接合,亦即於井形成淺雜質擴散層(源極/汲極區域) 之方法,一般使用以低加速能源進行離子注入,透過短時 間進行之後之退火處理(熱處理)淺淺地調整擴散深度之方 法,例如··短時間之退火處理方法使用採用函素燈之秒單 位之短時間熱處理(RTA : Rapid Thermal Anneal)。 然而,要求細微化之同時,pn接合之深度也更加被要求 ▲溝化灰彳于要求未滿20 nm之極淺接合之形成。現在,p 型雜質主要採用硼(B)、n形雜質為磷(p)或坤(As),稱為B、 P或As<雜質之矽(Si)基板中之擴散係數較大之故,即使使 用RTA,未滿20 nm之深度之極淺?11接合之形成是困難的。 此外’使用自素燈之情形時,將發光時間調整至數百ms 以下是困難的,退火處理之短時間化有其極限,另一方 面,為了抑制雜質擴散,一旦減低退火溫度,亦即發光能 源強度’雜’之活性化率大幅度降低,雜質擴散層之電阻 86194.doc -6- 1225712 將上升。因此,採用鹵素燈之RTA處理欲形成低電阻且深 度20 nm以下之淺雜質擴散層是困難的。 取近’本件發明者等改變使用以往之自素燈之RTA處理 万法’正在探討使用氙(Xe)閃光燈之閃光燈退火法。心閃 光燈係在從可視區域至近紅外線區域之廣泛範圍擁有發 光波長之白色光,而且可於數〜之極短時間發 光4光源。藉由採用此Xe閃光燈之閃光燈退火法可達成於 高溫之瞬間退火,其結果不隨著被注入離子之雜質之擴 散,可使雜質活性化,能形成淺且低電阻之叩接合。 一般而言,在採用多結晶矽閘極(多晶矽閘)<MQS電晶 體之製造工序,為了將閘極低電阻化,離子注入雜質於半 導體基板時,一併也將雜質以離子注入於閘極,於退火工 序將被注入於半導體基板中之雜質活性化之同時,使閘極 層中之雜質擴散至閘極全體,藉由活性化謀求低電阻化。 知用Xe閃光燈之退火方法由於燈之發光時間極短,可進 行極短時間退火處理,因為不必擴散半導體基板中之雜質 即可進行活性化,可形成淺源極/汲極區域。然而,另一方 面由於退火時間極短,被注入於閘極内之雜質無法擴散至 閘極全體,閘極中雜質殘留於擴散不足之區域。此雜質不 足區域形成空乏化,引起電容之降低,結果招致電晶體之 驅動力之降低。 如此,採用Xe閃光燈之退火方法,雖然能形成具有低電 阻且淺接合之雜質擴散層(源極/汲極區域),由於於閘極中 田下2 <層,即使形成細微之電晶體,卻無法獲得伴隨細 86l94.doc 1225712 微化之高性能之電晶體特性。 【發明内容】 本發明之目的係有鑑於上述之以往之問題,提供擁有低 電阻且淺接合之雜質擴散層、與能製作具備良好驅動力之 電晶體之半導體裝置之製造方法以及使用此製造方法之 退火裝置。 本發明之半導體裝置之製造方法之特徵在於包含:在單 結晶之半導體基板上形成閘絕緣膜之工序;在閘絕緣膜上 形成包含多結晶導電膜之閘極之工序;將雜質注入於閘極 中及鄰接或離開閘極之半導體基板之表面層中之工序;以 使主要被注入於閘極中之雜質擴散,並抑制被注入於半導 體基板之表面層中之雜質之擴散之溫度,施行熱處理之第 1熱處理工序;及以活化被注入於半導體基板中之雜質之 溫度,利用比第1熱處理更高溫纟’短時間地施行熱處理 之第2熱處理工序。 根據上述本發明《特徵’相較單結晶之半導體基板中, 在多結晶之閘極中利用雜質較低溫、容易擴散之性質,首 先,因為藉由第i熱處理工序,半導體基板中之雜質擴散 被抑制,選擇性地擴散閑極中之雜質,使雜質擴散至間極 ^體丄防止擴散不^所導致之電極底部之空乏化。其次, 精由弟2熱處理工序之高溫短時間熱處理將半導體基板中 以及間極中之雜質活性化4第2熱處翻為以高溫短時 =理’幾乎不擴散雜質而能進^活性化。因&,形成於 丰導體基板中之雜f擴散層即使以此二階段之熱處理也 86194.doc 1225712 能維,接合深度為淺之狀態,可製作不帶來閑極之空乏化 又問碭、更細微、擁有更淺接合之電晶體等之半導體裝置。 =上!半導體裝置之製造方法中,注入雜質之工序也可 =帛1離子汪入工彳’其係在鄰接於閘極之區域之半 導體基板之表面層施行離子注入,以形成第!雜質離子、、主 二J域者;及第2離子注入工程,其係將離子注入於離開 ΓΓ區域之半導體基板之表面層,以形成比前述第1雜 貝、子/王入區域更深之第2雜質離子注入區域者。 此一情形,可於鄰接閘極之半導 I㈤基板〈表面層形成更 二:擴政區域,亦即擴張區域’因此,於製作更細微之 私曰曰骨豆時可抑制短通道效果。 人料,第㈣子注人工序後、第場子注人工序前,可包 δ興上述第2熱處理工序同一條件之第3熱處理工序。 ,此h況下’於第】離子注入工序後進行之第3處理工 序,因與第2熱處理工序同樣進行古、w Η水運仃间/皿短時間熱處理, 得到具有淺接合之擴張區域。 上述之多結晶導電膜可列舉多結晶Si膜。 上述第1熱處理工序以退火溫度_°c以上95〇t以下以 及依照溫度條件’退火時間…小時至5秒之條件進行為理 想。 卜逗第1熱處理工序可採用紅外燈或電埶板實 施,在此,紅外燈可列舉齒素燈。 … 上述弟2熱處理工序以熱處理時間為_阳以下為理 想。此外’上述罘2熱處理工序可使用照射時間⑽⑽以 86194.doc =、可凋差又光源來實施。而且,此光源以使用照射能源 山又為1 0 60 J/Cm之光源為理想,例如··此光源可列舉^ 閃光燈。而且,進一步以心閃光燈之照射時間為1〇 ms以 下為理想’另外’ Xe閃光燈以外也可使用準分子雷射或 YAG雷射。 上述第2熱處理工序以事先較第丨熱處理工序之熱處理 /皿度為低 < 溫度為理想,以預備加熱之狀態處理半導體基 板。 藉由預備加熱,可防止因短時間高溫處理之急遽之基板 溫度上升產生對基板所帶來之損害。 上述預備加熱溫度以200〜60(rc為理想,此外,上述預 備加熱可使用紅外燈或電熱板來實施。 上述第1之熱處理工序與第2之熱處理工序可採用單一 之退火裝置、於同一反應室内連續執行。 此一情形下,可節省第1之熱處理工序與第2之熱處理工 序之間之基板進出與前處理之時間,不因二階段之熱處理 而犧牲產能。 上述退火裝置可使用包含密閉收納基板之反應室、與位 於反應室内’擁有照射時間1 00 ms以下、照射能源密度 1 〇〜60 J/cm2之光源之第1加熱源、與包含齒素燈或電熱板 之第2加熱源,此外,第1加熱源以Xe閃光燈為理想。 本發明之退火裝置之特徵係包含密閉收納基板之反應 室、與位於反應室内,擁有照射時間1〇〇 ms以下、照射能 源密度10〜60 J/cm2之光源之第丨加熱源、與包含齒素燈或 86194.doc -10- 1225712 電熱板之第2加熱源。此外,上述^加熱源進—步以心閃 光燈為理想。 根據上述本發明之退火裝置,包含上述本發明之半導體 裝置之製造万法之第1熱處理工序與第2熱處理工序之二 階段錢理因可反應室内連續地進行,可不犧牲產 能、實施上述本發明之半導體裝置之製造方法。 【具體實例】 以下,一面參照圖式一面說明本發明之實施型態。 (實施之型態) ^ 圖1(a)〜圖1(f)係顯示關於本發明之實施型態之半導體裝 置之製造万法之工序圖,在此,以形成於[◦以匚電路與記 憶體區域之細微ρ型M0S電晶體之製造工序為例作說明。 本貫施型態之製造方法之主要特徵係以預退火工序(第i 熱處理工序)與閃光燈退火工序(第2熱處理工序)之二階段 進行為了形成源極/汲極區域所進行之離子注入工序後之 退火處理。以下一邊參照圖式一邊具體說明此製造方法。 首先,如圖1(a)所示,依據通常之13型1^[〇8電晶體之製造 方法,為了劃定活性化區域,於n型單結晶或ρ型單結晶之 表面區域摻雜η型雜質之矽(Si)基板丨形成元件分離區域 2。此元件分離區域2如圖所示,以採STI (ShaU〇w 丁『⑶ch
Isolation:淺溝槽絕緣)較理想。STI構造係以於矽基板工形成 溝,以Si〇2膜等之絕緣膜填入此溝,使表面平坦所得。之 後,形成約未滿3 nm之薄絕緣膜例如义〇2膜作為閘絕緣膜 3,更進一步於閘絕緣膜3上,藉由形成厚約175 之多結 86194.doc 1225712 晶Sl膜、選擇性之蝕刻,形成包含多結晶Si膜之閘極4。 其次,如圖1(b)所示,為了形成源極/沒極之擴張區域, 採用閘極4作為離子注入掩膜,於Si基板1之表面層離子注 入硼(B )。離子注入之條件例如為加速能源〇·2 keV、劑量 lXl015cm_2,以此離子注入,淺雜質離子注入區域5被形成 於鄰接閘極4之Si基板1之表面層。
其次,為了活性化此雜質離子注入區域5中之雜質離 子,進行退火處理。此退火處理雖可採以往之卣素燈之A 處理,但以進行採氤(Xe)閃光燈之高溫短時間之閃光燈退 火處理為理想。此外,此閃光燈退火處理係以與稍後敘述 之為形成源極/汲極區域之第2熱處理工序條件同樣之條件 進行。
圖2係表示此閃光燈退火處理條件之圖表。如該圖所 示,閃光燈退火處理事先採用電熱板與其它加熱器將以基 板1加熱至400 C左右之溫度後,以極短之時間將Xe閃光燈 之光照射至例如約i ms、Si基板丨全面’此時心閃光燈之照 射能源密度舉例約35 J/cm2。Si基板丨表面由於此短時間之 Xe閃光燈之照射,被離子注入之雜質元素達到充分活性化 之溫度,例如1 1 0 〇乞以上。 採用Xe閃光燈之閃光燈退火處理由於較以往採鹵素燈 之RTA處理進一步進行極短時間之退火處理,能恢復雜質 離子/主入區域之結晶缺陷、達到活性化之同時,被注入之 雜質離子幾乎不擴散至深度方向。其結果如圖丨⑷所示, 深度約1 0 nm左右之極淺、而且低電阻之擴張區域6被形成。 86194.doc 12 1225712 再者’替代閃光燈退火處理,進行採用素燈之RTA之 情況’以基板溫度800°C以下為理想、加熱時間為10秒左 右。利用此RTA,雜質也不會擴散至基板深處、雜質元素 被活性化之同時,可恢復雜質離子注入區域5之結晶缺 陷’形成源極/汲極之擴張區域6。 其次’如圖1 (d)所示,於閘極4之側壁形成多層構造之側 壁間隔。採用CVD法依序堆積矽氮化膜(siN膜)7以及矽氧 化膜(Si〇2膜)8 ’ 接著以 RiE(Reactive 1〇11 Etching,反應性 籲 離子姓刻)法,藉由進行各異方性蝕刻,僅於閘極4之側壁 選擇性地保留SiN膜7以及Si〇2膜8,可得到如該圖所示之多 層構造之側壁間隔。 如圖1(e)所不’採用包含閘極4與SiN膜7以及Si02膜8之 側壁間隔作為離子注入掩膜,再離子注入卩型雜質之B+, 離子注入條件例如加速能源5 keV、劑量3 χ 1〇15cm_2。利用 此離子注入於從閘極4之端部分開之Si基板丨之表面層形成 深雜質離子注入區域9,此時包含多結晶Si之閘極4中也被 ^ 注入相當量之雜質離子B+。 · 八/入為了;某求雜質離子注入區域9之活性化以及注入 、 於閘極中之離子之擴散,進行退火處理。在此,本實施之 型態與以往不同,以第丨熱處理工序與第2熱處理工序之二 階段進行此退火處理。 首先,以採用#素燈之RTA進行帛i熱處理(預退火),圖 3顯不了預退火條件。如今圖所+ 如4圖所7F預退火條件舉例基板 溫度為900°c、退火時間為20秒。 86194.doc -13 - w —般而言’比較被注入於多結晶材料之雜質與被注入於 早結晶材料《雜質後,被注人於多結晶材料之雜質溫度更 低、谷易擴散’ 14是由於多結晶材料存在雜質容易擴散之 、口曰曰粒界。根據此雜質擴散之特性,如上述預退火溫度條 :’多結晶閘極中之雜質擴散,單結晶半導體基板中之雜 質〈擴散設定在被抑制之溫度條件。被注人包含多結晶^ <閘極4中之B依據濃度斜率擴散至深度方向,遍及厚約 175 nm<閘極層全體,被注入於單結晶之以基板1之b 幾乎不擴散、停留於離子注入區域9内。如此僅促進閘極4 中之B之擴散足同時,已經形成之擴張區域^之雜質b則不 擴散、可維持淺接合深度。 、接著,使用Xe閃光燈進行第2熱處理。此第2熱處理亦即 為了雉貝擴散領域 < 活性化之閃光燈退火條件可採用與 〈則為了形成擴張區域6所訂之閃光燈退火條件幾乎同樣 <钴件。如圖2所示,例如以事先將基板加熱至4〇(Γ(:左右 < /凰度 < 狀怨,將Xe閃光燈之光照射至基板全面。照射時 間照射旎源密度舉例為約1 ms、35 J/cm2,恢復雜質離 子被/王入 < 區域 < 結晶缺陷,注入離子瞬間活性化基板表 面層之溫度’此時之基板到達溫度為llOOt:以上。 园(f)所示’利用此閃光燈退火,被離子注入之雜質 m生化之同日寺’雜質離子注人區域9之結晶缺陷恢復, 可得到彳之閘極4之端部分開之深源極/汲極區域丨〇。而且, 由於係極短時間之退火處理,擴張區域6之雜質之擴散被 抑制,可維持淺的接合深度。 S6l94.doc -14- 此後之工序圖式中未顯示,依據一般之M〇s電晶體之製 造方法’例如透過常壓CVD法以成膜溫度4〇〇°c,全面形 成作為層間絕緣膜之Si〇2膜。之後,於層間絕緣膜開一接 觸孔,於源極/汲極區域1 〇以及閘極4個別形成必須之引導 配線。 關於本實施之型態之半導體裝置之製造方法,源極/汲極 區域之形成所採用之退火處理工序在抑制被注入於單結 曰曰之S1基板1中之雜質之擴散之同時,由於包含以可促進被 王入於包含多結晶Si之閘極4中之雜質之擴散之溫度條件 ,行預退火工序(第丨熱處理工序)與、以可活性化被注入於 單結晶之Si基板丨中之雜質之條件,進行極短時間之閃光燈 込火工序(第2熱處理工序),可兼顧電晶體特性之改善與20 nm以下之極淺接合之形成。 (評估1) 為了凋查知用本實施型態之製造方法所得到之閘極之 ^性,使用與上述之實施型態所示之製造方法相同條件, 1作具有圖4(a)所示之構造之助8電容器(以下稱為實施 例之電容器)’測量c-v特性。而且,作為第”之比較例, 不進订預退火(第i熱處理工序),僅進行閃光燈退火(第2熱 處理工序)’其它條件採用與關於實施型態之製造方法相同 :件,製作同樣之M0S電容器(以下稱為比較例i之電容 备)。此外,作為第2之比較例,以以往方法之⑻代、ι〇 :之條件僅進行RTA,其它條件以與實施例同樣之條件製 MOS電容器(以下稱為比較例2之電容),測量各刪電容 86194.doc -15- 1225712 器之c-v特性,結果顯示於圖4(b)。 實施例之MOS電容器之情形,閘電容以閘電壓2.5V、頻 率100 kHz得到約6 X 10·7 F/cm2,此一值等於以僅進行採鹵 素燈之RTA處理之比較例2(以往例)所得之MOS電容器之 閘電容值,而且C-V特性也幾乎一致。相對於此,僅進行 閃光燈退火之比較例1之情形下,MOS電容之閘電容以同 閘電壓、同頻率條件下約2.6 X 10_7 F/cm2。 僅進行閃光燈退火之比較例1之MOS電容之情形下,閘 電容降低,閘極下之絕緣膜外觀上與厚的形成者係同樣之 結果。亦即僅Xe閃光燈退火之情形一般認為由於退火處理 時間極短,閘極中之雜質之B不擴散至閘極深處,閘極底 部留下雜質濃度不充分之區域,因此形成空乏層。由閘電 容值算出此空乏層之厚度在閘極之全厚為175 nm時約達到 23 nm 〇 由此結果,利用為了形成關於本實施型態之源極/汲極區 域所進行之預退火工序(第1熱處理工序),閘極中之雜質之 擴散進行,可確認能防止空乏層之發生。 一旦閘極底部留下空乏層,不僅降低電晶體之驅動力, 也會發生無法發揮原本電晶體之功能之情形。防止閘極之 空乏化之方法係於退火前進行之離子注入工序,為了更深 入地注入雜質離子,提高加速能源之方法,此情況下,因 為被注入於Si基板1之表面層之雜質之深度方向與橫向之 擴散同時進行,很可能引起短通道效果。而且,由於雜質 侵入閘絕緣膜,改變了電晶體之臨界值電壓。這一點若採 86194.doc -16- 用包含上述本實施型態所示之預退火(第1熱處理)與以閃 光燈退火(第2熱處理)之二階段退火方法,於第丨熱處理主 要/、促進多結晶閘極中之雜質之擴散,第2熱處理則幾乎 不影響源極/汲極區域以及擴張區域之深度、因可活性化各 雜質,可抑制短通道效果之發生。 (評估2) 其次,為了調查退火條件與閘極中之雜質3之擴散狀 態,測量以上述實施型態之製造條件製作實施例之1^〇§電 晶體與以只改變退火處理條件之條件製作之比較例之 MOS電晶體之位於gM〇s電晶體之閘極中之雜質⑺)之深 度方向之濃度分布。此比較例之M〇s電晶體之製造方法不 進行預退火(第1熱處理工序),只進行閃光燈退火(第2熱處 理工序)’其[條件係採用與以關於實施型態之製造方法製 作之實施例之MOS電晶體同一條件。 圖5係測量實施例與比較例之各電晶體之閘極中之雜質 (B)之深度方向之濃度分布結果之圖表。如該圖所示,於實 施例之電晶體之閘極,B幾乎以深度方向平均地分布於閘 極全體’可確認得到約l〇2〇cm_3之高雜質濃度。另一方面, 於比較例之電晶體之閘極,淺區域呈現高雜質濃度,愈深 則Bk度減少,往深區域之B之擴散變得不充分,預估B濃 度為1019cm ―3以下之區域則產生空乏化。 (評估3) 圖6係表示以關於實施型態之製造方法所得之源極/汲極 之擴張區域6内之雜質B之濃度分布圖,濃度變為i〇i8cin-3 86194.doc 1225712 之深度,亦即實質之接合深度約14 nm,擴散層電阻為770 Ω /匚],可確認能形成淺且低電阻之雜質擴散層。由此結果 可確認利用關於本實施型態之二階段退火法可維持擴張 區域6之接合深度於20 nm以下。 此外,不採用閃光燈退火,僅利用鹵素燈之RTA抑制閘 極之空乏化,而且為了將雜質擴散層定於希望之電阻值, 需要10 0 0 °c以上之退火溫度、1 〇秒以上之加熱溫度。此退 火條件由於擴張區域以及源極、汲極區域之雜質擴散至周 圍’無法維持淺接合,引起短通道效果,失去電晶體之功 能。 (其它之實施型態) 於上述之貫施型悲’說明了關於閘極使用多結晶s i電極 之例,為了降低閘極與配線間之接觸電阻,閘極之表層部 分採用矽化物構造之情形也為了形成源極/汲極區域可採 用上述之二階段退火法。 通常,這樣的矽化物層之形成,閘極之表層與源極/汲極 區域之表層邵分以姑(Co)、鈥(Ti)或鎳(Ni)濺鍍成膜,場絕 緣膜與自我整合地矽化物化,形成C〇自行對齊矽化物、Ti 自行對齊矽化物、Ni自行對齊矽化物構造等。此外,矽化 物之厚度以30 nm左右為理想。一旦矽化物層變厚、實質 之多結晶Si閘極之厚度變薄,未完全變為矽化物之上述鈷 寺3d遷移金屬原子由於以與以〇2中之擴散係數大,由閘極 擴散至閘絕緣膜,從閘極流向si基板之漏電流增大。然而, 為抑制上述現象,將矽化物層之厚度設定較3〇 nm為薄後, 86194.doc -18- 這回接觸電阻上升,電晶體之驅動力降低。因此,閘極必 須至少為100 nm以上之厚度,以150 nm以上為理想。 此外,於上述本實施型態說明了製作多結晶Si閘極之情 形,不限於多結晶Si,半導體基板包含單結晶、閘極包含 多結晶之情形也可有效地適用上述二階段退火法。 在上述實施之型態,二階段退火工序中,預退火(第1熱 處理)條件雖設定為900°C、20秒,但預退火條件並不限定 於此,圖7表示了預退火條件例。多結晶si閘極之厚度約175 nm,預退火前之離子注入工序之條件以加速能源〇 2 keV、 劑量:lX1015cnT2離子注入雜質之B時,如該圖所示,可 抑制多結晶Si閘極内之空乏化,而且將已形成之源極/汲極 之擴張區域之接合深度維持於20 nm以下之斜線部所示之 條件即可。 為了抑制Si基板中之擴張區域内之雜質之接合深 度,以未滿20 nm, 950°C以下為理想,需要之預退火時 間視退火溫度條件而定。例如:退火溫度8 〇 〇。(;時為12分 鐘’ 85 0°C則為3分鐘,若900°C、40秒以下即使持續加熱 也可抑制Si基板中之擴張區域内之雜質(B)之接合深度於 20 nm以下之同時,被注入於多結晶Si閘極之雜質擴散至閘 極底部,可抑制空乏化。 此外,雖然多結晶Si閘極之厚度設為175 nm,但100 nm〜200 nm左右亦可,理想是依據膜厚可改變預退火時 間。閘極層之厚度更薄之情況下,以將預退火時間進一步 縮短為理想。 86194.doc -19- 板預借纟本只把《型毖’閃光燈退火事先以400。。將基 ㈣備加熱外,Xe閃光燈之照射能源密度為35 J/cm2、照 目,丨^ 1咖’但不限定於此條件。照射時間若HH) ms以下 J貫用性,為了抑制雜質之擴散,以僅可能縮㈣心 以下為理想。照射時間為lms時,預備加熱溫度於.55〇 c、照射能源密度10〜6(U/cm2之範圍可變更。 照射能源密度超過60 W則由於過剩且急遽之照射能 源所帶來之熱應力之增加,以板内產生縫隙、裂開等損 害。預備加熱係抑制必要之閃光燈之照射能源密度,有抑 制急遽溫度上升對基板所帶來之熱應力之效果。而且,僅 、門光L加熱Si基板表面後,投人於燈泡之能源變大,縮 短燈泡之壽命,因此,預備加熱有抑制必要之燈之照射能 源法、度’延長燈泡壽命之效果。 為了高濃度地活性化雜質,燈泡之照射能源設於6〇j/cm2 以下則以預備加熱溫度2〇〇t:以上為理想。 另一方面,將預備加熱溫度設於較55〇t:以上之高溫 後,由於閃光燈之點燈,全部之能源量變得過剩,閃光燈 熄滅後也因餘熱,Si基板溫度維持高溫,由於雜質之擴散 繼績發生,得到淺接合狀態變得困難。而且,將預備加熱 溫度設定過高由於基板變得脆弱,容易受損,為了防止基 板之損害,以選定適當之溫度範圍為理想。因此,預備加 熱溫度以200〜550°C為理想。 預備加熱手段係可將基板加熱至2〇〇〜55〇°c之手段即 可,利用由素燈之燈泡加熱之外,也可採用電熱板等之加 86194.doc • 20 - 1225712 熱器加熱。 此外,關於實施型能之閃伞吣 队y 土 μ <閃先燈退火之光源雖採用X e閃光 燈,但使用燈之種類 ^不限疋於此’可供給必要之照射能 結晶基板於顯示高吸收率之可視區域〜近紅外線區域擁有 發光波長,可有效率地進行基板加熱,使用其它之光源時 若si單結晶基板也使用具有顯示高吸收率之未滿丨i〇〇 nm 之波長之光源則可提高照射能源之利用效率。 上述之本實施型態之二階段退火法使用包含函素燈之 Λ、’而且可將發光時間調整至極短時間之光源即可。發光 時間’亦即照射時間以⑽ms以下,1()喊下為理想:更 理想為數咖下可調整。例如:也可採用可脈衝振盖之準 刀子田射# YAG雷射等之雷射。另外,Xe閃光燈由於以單 第1退火裝置與包含Xe閃光燈之第2退火裝置,可各自獨立 進行預退火(第1熱處理)與閃光燈退火(第2熱處理),同一反 應室内若採用包含預退火用之加熱源與閃光燈退火用之 加熱源兩者之退火裝置,使用一台之退火裝置可連續地進 行二階段退火。 圖8係連續進行預退火與閃光燈退火時之溫度曲線例, 如圖所示,例如以加熱溫度90°C、加熱時間20秒進行預退 火(第1熱處理)後,連續進行閃光燈退火(第2熱處理)。亦即 將預備加熱溫度降至例如400°C,於固定之溫度,1 ms點亮
Xe閃光燈。 使用一台之退火裝置連續地進行二階段退火之情形 下,中途不須將基板溫度降低至室溫,因為可節省從反應 86194.doc -21 - 1225712 皇取放基板之時間,可提高產能之同時,也可節省裝置空 間與生產設備之浪費。 圖9係顯示包含預退火用之加熱源與閃光燈退火用之加 熱源退火裝置之概略構成圖,包含上方之X e閃光燈1 3、下 方之齒素燈14,中間係承載基板12之基板台11。預退火(第 1熱處理)僅使用下方之鹵素燈14,閃光燈退火(第2熱處理) 則使用1S素燈14與Xe閃光燈13,以鹵素燈14進行基板12之 預備加熱之同時,以X e閃光燈進行閃光燈退火。此外,鹵 素燈14與Xe閃光燈13各自以複數之棒狀之燈群所構成之 情形下,以鹵素燈14之燈配置方向與以閃光燈13相互交又 來配置為理想。 又,也可使用與基板台一體成型之電熱板,以取代齒素 燈14。再者,也可使用可施行極短時間之脈衝發光之準分 子雷射或YAG雷射,以取代Xe閃光燈。 如以上之說明,根據關於本實施型態之半導體裝置之製 造方法,除了能形成低電阻且淺雜質擴散層外,可抑制閘 極之空乏化,並可精確地控制雜質之分布。此外,若採用 圖8所示之退火裝置,由於不增加工序數,不會降低產能, 可製造低成本且客易細微化對應之高性能M〇s電晶體。 以上依據本實施之型態說明了本發明内容,進一步種種 之變形與可能之改變該業者自行研究。例如:本實施之型 態使用P型雜質之B,也可改為使用可能成為受主之其它ιπ 狹兀素。此外,在上述之例說明了卩型M〇s電晶體,與導 電型相反之η型]ViOS電晶體也可同樣地適用上述之半導體 86I94.doc -22- 1225712 製造方法,此時,為形成源極/汲極區域,只要注入可成為 施主雜質之磷(P)或砷(As)等離子,以作為雜質即可。 【發明之功效】 如上述,根據本發明之半導體裝置之製造方法之特徵, 除了可形成低電阻且淺雜質擴散層外,可充分活性化閘極 ^雜質區域,可抑侧極之空乏化等,並可精確地控制雜 質之分布。因此,可製造包含細微化對應之淺接合之高性 能MOS電晶體。 此外,根據本發明之退火裝置之特徵,因為可於同一反 應室内連續地進行上述本發明之半導體裝置之製造方法 之二階段退火工序,不會降低產能,可製造低成本且容易 細微化對應之高性能M〇S電晶體。 【圖式之簡單說明】 圖l(a)-(f)係表示本發明之實施型態之半導體製造方法 之各工序之半導體裝置之剖面圖。 圖2係表示本發明之實施型態之閃光燈退火工序之溫度 曲線圖。 圖3係表示本發明之實施型態之預退火工序之溫度曲線 圖。 圖4(a)(b)係表示採用關於本發明之實施型態之二階段退 火法所製作之實施例之M〇s閘與取代二階段退火僅採用 閃光燈退火之比較例1以及採用以往之退火方法之比較例 2之各MOS閘之閘電容與閘電壓之關係圖。 圖5係表示採用關於本發明之實施型態之二階段退火法 86194.doc -23 - 所製作之每、& 71、 、 ^ 例之閘極與取代二階段退火僅採用閃光燈 退火法所製# > 0 k 下 < 比較例之閘極之硼(B)之濃度分布圖。 、、.、不以關於本發明之實施型態之製造方法所得到 ”;及極<擴張區域内之硼(Β)之濃度分布圖。 於本發明之實施型態之預退火條件。 火為表丁連哨進订關於本發明之其它實施型態之預退 圖9^、^理)吳閃光燈退火(第2熱處理)時之溫度曲線圖。 圖9係表示於同一 ^ 心至内包含Xe閃光燈與鹵素燈之退 人袈置之概略構成圖。 【圖式代表符號說明】 1 矽基板 元件分離區域 閘絕緣膜 閘極 雜質離子注入區域 擴張區域 矽氮化膜 矽氧化膜 10 源極/汲極區域 86194.doc -24-

Claims (1)

  1. 拾、申請專利範圍: I —種半導體裝置之製造方法’其特徵在於I有. 在單結晶之半導體基板上形成閉極絕緣膜之工序· 在前述閘極絕緣膜上形成包含多έ士曰 工序· ’、、、口卵導電膜之閘極之 將雜質注入於前述閘極中及盥 前H、# Α β Μ J迂閘極鄰接或離間之 月J述半導體基板之表面層中之工序; :主要使注入於前述閑極中之雜質擴散,並抑制注入 =述+導體基板之表面層中之”擴散之 熱處理之第1熱處理工序;及 又犯仃 以=化注人㈣述半導體基板中之雜質之 比可述第1熱處理高溫短時間施彳干扪用 工序者。 仃熱處理之第2熱處理 2·如以專利㈣第丨項之半導體裝置之製造方法, /王入珂述雜質之工序具有·· 八 導子Γ工序,其係於鄭接前述閘極之區域之半 ’姐基板又表面層進杆鼢 丁 注入區域,·及進仃離m,以形成第1雜質離子 丰2 A 人工序’其係^與瓦逑閉極離間之區域之 雜質離子、、離子、m㈣比”第1 居貝離子汪入區域深的第2雜質離子注入區域。 3.=中4專利範圍第2項之半導體裝置之製造方法 並且 /、T 於前述第1離子、、* λ τ & Μ , 入工序後、π述第2離子注入工序 86I94.doc 具有與前述第2熱處理工序同一條件之第3飫處 序。 ' 4·如申請專利範圍帛1項之半導體裝置之製造方法,其中 前述多結晶導電膜係多結晶Si膜。 5_如申請專利範園第丨項之半導體裝置之製造方法,其中 别述第1熱處理工序係以退火溫度6〇〇它以上950。〇以下 以及依據溫度條件,退火時間1小時至5秒之條件進行。 6·如申請專利範圍第丨項之半導體裝置之製造方法,其中 則逑第1熱處理工序係採用紅外燈或電熱板實施。 7·如申請專利範圍帛6,之半導體裝置之製造方法,其中 前述紅外燈係_素燈。 8·如申請專利範圍帛!項之半導體裝置之製造方法,其中 前述第2熱處理工序係熱處理時間為i〇〇ms以下。 :申請專利範圍帛8項之半導體裝置之製造方法,其中 前述第2熱處理工序係使用照射時間可調整到⑽邮以 下之光源實施。 方法,其中 10〜60 J/cm2 10.如申請專利範圍第9項之半導體裝置之製造方法 前述第2熱處理工序係使用照射能量密度為1〇〜6 之光源。 之製造方法,其中 11 ·如申請專利範圍第10項之半導體裝置之 前述光源係Xe閃光燈。
    86194.doc 13· 2請專利範圍第1G項之半導體裝置之製造方法,其中 則埏光源係準分子雷射或YAG雷射。 14.:申請專利範圍第!項之半導體裝置之製造方法 可述第2熱處理工序係 /、甲 、在事先以較前述第丨減理王狀熱處理溫度低之溫 度預備加熱前述半導體基板之狀態進行。 15·:申請專利範圍第14項之半導體裝置之製造方法,其中 則述預備加熱之溫度為2〇〇〜6〇〇〇c。 16·如申請專利範圍第14項之半導體裝置之製造方法,其中 珂述預備加熱係使用紅外燈或電熱板實施。 17·如申請專利範圍第1至16項中任一項之半導體裝置之製 造方法’其中前述第1熱處理工序與前述第2熱處理工 序係使用單一退火裝置,於同一反應室内連續地執行。 18.如申請專利範圍第17項之半導體裝置之製造方法,其中 如述退火裝置具有反應室,其係密閉收納基板;第1 加熱源’其具有設於前述反應室内之照射時間i 〇〇 以 下、照射能量密度10〜60 j/cm2之光源;及第2加熱源,其 係包含_素燈或電熱板。 19 ·如申请專利範圍第18項之半導體裝置之製造方法,其中 前述第1加熱源係Xe閃光燈。 •20· —種退火裝置,其特徵在於具有·· 反應室’其係密閉收納基板; 第1加熱源,其具有設於述反應室内之照射時間1 〇〇 以下、照射能量密度1〇〜6〇 j/cm2之光源;及 86194.doc 1225712 第2加熱源,其包含函素燈或電熱板。 21.如申請專利範圍第20項之退火裝置,其中前述第1加熱源 係Xe閃光燈。 86194.doc
TW092119564A 2002-07-25 2003-07-17 Semiconductor manufacturing method and annealing device TWI225712B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002216807A JP3699946B2 (ja) 2002-07-25 2002-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200405572A TW200405572A (en) 2004-04-01
TWI225712B true TWI225712B (en) 2004-12-21

Family

ID=30437651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119564A TWI225712B (en) 2002-07-25 2003-07-17 Semiconductor manufacturing method and annealing device

Country Status (5)

Country Link
US (2) US6770519B2 (zh)
JP (1) JP3699946B2 (zh)
KR (1) KR100535847B1 (zh)
CN (1) CN1244955C (zh)
TW (1) TWI225712B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP4063050B2 (ja) * 2002-10-31 2008-03-19 豊田合成株式会社 p型III族窒化物系化合物半導体の電極およびその製造方法
JP4258631B2 (ja) * 2002-12-03 2009-04-30 信越化学工業株式会社 フォトマスクブランク及びフォトマスクの製造方法
JP4733912B2 (ja) * 2003-04-03 2011-07-27 株式会社東芝 半導体装置の製造方法
JP2004356431A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
JP4594664B2 (ja) 2004-07-07 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100629266B1 (ko) 2004-08-09 2006-09-29 삼성전자주식회사 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법
JP2006060156A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060068556A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2006245338A (ja) * 2005-03-03 2006-09-14 Nec Electronics Corp 電界効果型トランジスタの製造方法
US7259075B2 (en) 2005-03-03 2007-08-21 Nec Electronics Corporation Method for manufacturing field effect transistor
JP4795759B2 (ja) * 2005-03-03 2011-10-19 ルネサスエレクトロニクス株式会社 電界効果型トランジスタの製造方法
JP4825459B2 (ja) 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
JP2007035984A (ja) * 2005-07-28 2007-02-08 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
TW200713455A (en) * 2005-09-20 2007-04-01 Applied Materials Inc Method to form a device on a SOI substrate
US20070072382A1 (en) * 2005-09-28 2007-03-29 Fujitsu Limited Method of manufacturing semiconductor device
JP5135743B2 (ja) * 2005-09-28 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100720484B1 (ko) * 2005-12-16 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 구조 및 그 제조 방법
US20070145495A1 (en) * 2005-12-27 2007-06-28 Intel Corporation Method of fabricating a MOSFET transistor having an anti-halo for modifying narrow width device performance
JP2007220755A (ja) 2006-02-14 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
US7795122B2 (en) * 2006-03-20 2010-09-14 Texas Instruments Incorporated Antimony ion implantation for semiconductor components
US7981212B2 (en) * 2006-03-29 2011-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Flash lamp annealing device
JP2008108891A (ja) 2006-10-25 2008-05-08 Toshiba Corp 半導体装置の製造方法
US7629275B2 (en) * 2007-01-25 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time flash anneal process
US20080268660A1 (en) * 2007-04-25 2008-10-30 Takaharu Itani Method of manufacturing semiconductor device
JP2009188209A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置
JP2009188210A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置
JP5401803B2 (ja) * 2008-02-22 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010021525A (ja) 2008-06-13 2010-01-28 Toshiba Corp 半導体装置の製造方法
CN101740391B (zh) * 2008-11-17 2011-08-17 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制作方法
JP2010141103A (ja) * 2008-12-11 2010-06-24 Toshiba Corp 半導体装置の製造方法および熱処理装置
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
CN102741982B (zh) * 2010-02-04 2015-07-15 富士电机株式会社 用于制造半导体器件的方法
US8466018B2 (en) * 2011-07-26 2013-06-18 Globalfoundries Inc. Methods of forming a PMOS device with in situ doped epitaxial source/drain regions
CN103915388B (zh) * 2013-01-08 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103094216A (zh) * 2013-01-11 2013-05-08 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
JP6087874B2 (ja) * 2014-08-11 2017-03-01 株式会社Screenホールディングス 熱処理方法および熱処理装置
JP6598630B2 (ja) * 2015-10-22 2019-10-30 株式会社Screenホールディングス 熱処理方法
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Screenホールディングス 熱処理方法
FR3055948B1 (fr) * 2016-09-15 2018-09-07 Valeo Vision Procede de montage d'un composant electroluminescent matriciel sur un support
JP6768481B2 (ja) * 2016-12-12 2020-10-14 株式会社Screenホールディングス ドーパント導入方法および熱処理方法
JP7038558B2 (ja) 2018-02-05 2022-03-18 株式会社Screenホールディングス 熱処理方法
JP7032947B2 (ja) 2018-02-13 2022-03-09 株式会社Screenホールディングス 熱処理方法
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
CN111106012B (zh) * 2019-12-20 2022-05-17 电子科技大学 一种实现半导体器件局域寿命控制的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190653B2 (ja) 1989-05-09 2001-07-23 ソニー株式会社 アニール方法およびアニール装置
JP3518122B2 (ja) 1996-01-12 2004-04-12 ソニー株式会社 半導体装置の製造方法
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
US5817536A (en) * 1996-03-25 1998-10-06 Advanced Micro Devices, Inc. Method to optimize p-channel CMOS ICs using Qbd as a monitor of boron penetration
JP3336604B2 (ja) 1996-12-13 2002-10-21 ソニー株式会社 半導体装置の製造方法
US5874344A (en) * 1996-12-30 1999-02-23 Intel Corporation Two step source/drain anneal to prevent dopant evaporation
KR100231607B1 (ko) * 1996-12-31 1999-11-15 김영환 반도체 소자의 초저접합 형성방법
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
KR100506099B1 (ko) * 1997-02-24 2005-09-26 산요덴키가부시키가이샤 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
JPH10256538A (ja) 1997-03-07 1998-09-25 Sony Corp 半導体装置の製造方法
US5981347A (en) * 1997-10-14 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance
US6207591B1 (en) 1997-11-14 2001-03-27 Kabushiki Kaisha Toshiba Method and equipment for manufacturing semiconductor device
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6117737A (en) * 1999-02-08 2000-09-12 Taiwan Semiconductor Manufacturing Company Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers
US6218250B1 (en) * 1999-06-02 2001-04-17 Advanced Micro Devices, Inc. Method and apparatus for minimizing parasitic resistance of semiconductor devices
JP2002141298A (ja) 2000-11-02 2002-05-17 Toshiba Corp 半導体装置の製造方法
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6642122B1 (en) * 2002-09-26 2003-11-04 Advanced Micro Devices, Inc. Dual laser anneal for graded halo profile
JP2004356431A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100535847B1 (ko) 2005-12-12
CN1472780A (zh) 2004-02-04
JP2004063574A (ja) 2004-02-26
US20040248351A1 (en) 2004-12-09
US7300832B2 (en) 2007-11-27
TW200405572A (en) 2004-04-01
US20040018702A1 (en) 2004-01-29
JP3699946B2 (ja) 2005-09-28
CN1244955C (zh) 2006-03-08
KR20040010366A (ko) 2004-01-31
US6770519B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
TWI225712B (en) Semiconductor manufacturing method and annealing device
JP3746246B2 (ja) 半導体装置の製造方法
JP2004063574A5 (zh)
TWI325604B (en) Methods of heat-treating a semiconductor wafer
US8426285B2 (en) Method of fabricating semiconductor device
TW200834739A (en) Manufacture of semiconductor device
JP4455441B2 (ja) 半導体装置の製造方法
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
US7045458B2 (en) Semiconductor and method of manufacturing the same
JP2008510300A (ja) 極浅接合の形成方法
US8114748B2 (en) Shallow extension regions having abrupt extension junctions
JP2008108891A (ja) 半導体装置の製造方法
US20100317200A1 (en) Method of manufacturing semiconductor device
JP2004311585A (ja) 半導体装置の製造方法
TWI237857B (en) Method of fabricating MOS transistor by millisecond anneal
JP2004056069A (ja) 半導体素子の高電圧接合形成方法
JP4372041B2 (ja) 半導体装置の製造方法およびアニール装置
JP2005302883A (ja) 半導体装置の製造方法
JPH04113634A (ja) 半導体装置の製造方法
JP5010352B2 (ja) 半導体装置の製造方法
Foggiato et al. Millisecond flash annealing: Applications for USJ formation and optimization of device electrical characteristics
Foggiato et al. Implementation of flash technology for ultra shallow junction formation: challenges in process integration
JPH01238012A (ja) 半導体装置の製造方法
Foggiato et al. Ultra shallow junction formation by flash annealing: The challenges ahead

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent