JP2004056069A - 半導体素子の高電圧接合形成方法 - Google Patents
半導体素子の高電圧接合形成方法 Download PDFInfo
- Publication number
- JP2004056069A JP2004056069A JP2002365157A JP2002365157A JP2004056069A JP 2004056069 A JP2004056069 A JP 2004056069A JP 2002365157 A JP2002365157 A JP 2002365157A JP 2002365157 A JP2002365157 A JP 2002365157A JP 2004056069 A JP2004056069 A JP 2004056069A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- ion implantation
- depth
- drain junction
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000003213 activating effect Effects 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 38
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 20
- 230000004913 activation Effects 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005280 amorphization Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
【課題】高電圧が印加される接合構造を形成する過程で格子欠陥が発生することを最小化し、ブレークダウン電圧（Ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）及び面抵抗の低い接合構造を浅く形成することが可能な半導体素子の高電圧接合領域方法を提供すること。
【解決手段】ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板の接合領域に二重拡散ドレイン接合を形成する段階と、コンタクトプラグが形成されるべき領域の二重拡散ドレイン接合のみを露出させる段階と、第１イオン注入工程で不純物を注入しながら、二重拡散ドレイン接合を第１の深さまで非晶質化する段階と、第２イオン注入工程で第１の深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入する段階と、二重拡散ドレイン接合に注入された不純物を熱処理工程で活性化させる段階とを含む。
【選択図】 図２
【解決手段】ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板の接合領域に二重拡散ドレイン接合を形成する段階と、コンタクトプラグが形成されるべき領域の二重拡散ドレイン接合のみを露出させる段階と、第１イオン注入工程で不純物を注入しながら、二重拡散ドレイン接合を第１の深さまで非晶質化する段階と、第２イオン注入工程で第１の深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入する段階と、二重拡散ドレイン接合に注入された不純物を熱処理工程で活性化させる段階とを含む。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の高電圧接合形成方法に係り、特に、高電圧が印加される接合構造を形成する過程で格子欠陥が発生することを最小化し、ブレークダウン電圧（Ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）及び面抵抗の低い接合構造を浅く形成することが可能な半導体素子の高電圧接合領域方法に関する。
【０００２】
【従来の技術】
半導体素子は駆動電圧によって高電圧素子と低電圧素子に区分される。高電圧素子には、フラッシュメモリ素子において高電子のプログラム電圧または消去電圧を生成するためのチャージポンプ回路に使用される高電圧トランジスタがある。高電圧トランジスタのような高電圧素子の接合構造（例えば、高電圧トランジスタのソース及びドレイン：以下、「高電圧接合構造」という）には通常のトランジスタに印加される電圧より高い電圧（例えば、１５Ｖ）が印加される。
【０００３】
このような高電圧接合構造は、高電圧ＤＤＤジャンクション（ＨＶＮ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ Ｊｕｎｃｔｉｏｎ）を形成した後、Ｎ＋ソース／ドレインマスクを用いたイオン注入工程で形成する。このように形成されたＮ＋接合構造は高電圧ＤＤＤジャンクションと隣接する。従って、一般的にＮＡＮＤ素子において２０Ｖ以上の高電圧ジャンクションブレークダウンが要求されても有効長さ（Ｅｆｆｅｃｔｉｖｅ Ｌｅｎｇｔｈ；Ｌｅｆｆ）を減少させない観点から、ＤＤＤジャンクションを無限定増加させることはできない。
【０００４】
一方、満足すべきドレイン電流を維持するためには、相対的に狭い地域に高濃度の不純物を注入しなければならないが、このような高電圧接合構造を形成するためにイオン注入工程で単一ドーパントとしてヒ素Ａｓのみを注入すると、過度なＡｓイオンによって格子欠陥が発生し、接合構造の漏洩電流が増加する。Ａｓイオン注入による格子欠陥を除去するためには９５０℃以上の高温で熱工程を実施しなければならないが、このように高温熱処理工程を実施すると、不純物の拡散によって高電圧接合構造を浅く形成することができない。また、９５０℃の高温熱処理工程でＡｓ活性率（Ａｃｔｉｖａｔｉｏｎ ｒａｔｅ）が３０％程度なので、高温接合構造の抵抗が非正常的に増加するという問題点が発生する。
【０００５】
高濃度イオン注入工程時に単一ドーパントとしてＡｓの代りにＰを注入すると、高電圧接合構造の面抵抗を低めるとともに欠陥発生を最小化することができる。ところが、高温熱工程におけるＰの広い拡散特性と激しいチャネリング（ｃｈａｎｎｅｌｉｎｇ）現象によって、高電圧接合構造の深さが増加し、高集積素子において短チャネル効果現象が発生するという問題点がある。
【０００６】
【発明が解決しようとする課題】
従って、本発明は、かかる問題点を解決するためのもので、その目的は、二重拡散ドレイン接合を形成し、二重拡散ドレイン接合に注入された不純物より原子量が大きい不純物を注入して二重拡散ドレイン接合を第１の深さまで非晶質化した後、第１の深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入し、熱処理工程で不純物を活性させて高電圧接合構造を形成することにより、不純物の拡散を抑制して面抵抗を減少させ、接合の深さを低めてチャネリング現象を抑制すると同時に、活性化のための後続熱処理工程を高温で実施することが可能となることにより、不純物を十分活性化させ、格子欠陥を除去して工程の信頼性及び素子の電気的特性を向上させることが可能な半導体素子の高電圧接合形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体素子の高電圧接合形成方法は、ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板の接合領域に二重拡散ドレイン接合を形成する段階と、コンタクトプラグが形成されるべき領域の二重拡散ドレイン接合のみを露出させる段階と、第１イオン注入工程で不純物を注入しながら、二重拡散ドレイン接合を第１の深さまで非晶質化する段階と、第２イオン注入工程で第１の深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入する段階と、二重拡散ドレイン接合に注入された不純物を熱処理工程で活性化させる段階とを含むことを特徴とする。
【０００８】
前記において、ゲート酸化膜は湿式酸化方式で形成し、２００〜４００Åの厚さを有することを特徴とする。
【０００９】
二重拡散ドレイン接合は５０ＫｅＶ〜１２０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のＰを注入して形成することを特徴とし、Ｐは０〜２２°の角度で注入することができることを特徴とする。
【００１０】
第１イオン注入工程は、二重拡散ドレイン接合に注入された不純物より原子量が大きい不純物を注入することを特徴とし、１０ＫｅＶ〜４０ＫｅＶのイオン注入エネルギーで１Ｅ１５〜２Ｅ１５ａｔｏｍｓ／ｃｍ２のＡｓを注入することを特徴とする。この際、第１の深さは二重拡散ドレイン接合の深さと同一、或いは浅いことを特徴とする。
【００１１】
第２イオン注入工程はＰを注入することを特徴とし、０．５ＫｅＶ〜３０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のＰを注入することを特徴とする。Ｐは０〜２２°の角度で注入することができることを特徴とする。
【００１２】
熱処理工程はファーネスを用いて８００〜９５０℃の温度で実施し、或いは８５０〜９５０℃の温度で急速熱処理によって実施することを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々に変形実現することができる。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。一方、添付図において、同一の符号は同一の要素を指す。
【００１４】
図１ａ〜図１ｅは本発明に係る半導体素子の高電圧接合形成方法を説明するための素子の断面図である。
【００１５】
図１ａを参照すると、半導体基板１０１上にゲート酸化膜１０２ａ、ゲート１０２ｂ及びハードマスク１０２ｃを積層構造で形成し、パターニングした後、イオン注入工程でゲート１０２ｂの両縁の半導体基板１０２に二重拡散ドレイン接合（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ Ｊｕｎｃｔｉｏｎ）１０３を形成する。
【００１６】
前記において、ゲート酸化膜１０２ａは湿式酸化方式で形成し、接合のブレークダウン電圧を高い電圧（例えば、４０Ｖ）まで増加させるために２００〜４００Åの厚さに形成する。その後、二重拡散ドレイン接合１０３は５０ＫｅＶ〜１２０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のリンＰを注入して形成する。この際、Ｐは０〜２２°の角度で注入する。
【００１７】
図１ｂを参照すると、全体上部にイオン注入マスク層１０４を形成した後、コンタクトプラグが形成されるべき領域の二重拡散ドレイン接合１０３が開放されるように露光／及びエッチング工程によってイオン注入マスク層１０４に開口部１０４ａを形成する。この際、イオン注入マスク層１０４はフォトレジストまたは絶縁膜で形成することができる。
【００１８】
図１ｃを参照すると、開口部１０４ａを介してイオン注入工程で二重拡散ドレイン接合１０３に不純物を注入しながら、二重拡散ドレイン接合１０３を所定の深さまで非晶質化する。この際、非晶質化特性を向上させるために、二重拡散ドレイン接合１０３に注入される不純物として、二重拡散ドレイン接合１０３に注入された不純物より原子量の大きい不純物を使用することができ、二重拡散ドレイン接合１０３にＰが注入された場合、非晶質化のための不純物としてヒ素Ａｓを使用することができる。これにより、二重拡散ドレイン接合１０３にはヒ素の注入された非晶質層１０５が形成されるが、その深さが二重拡散ドレイン接合１０３の深さと同一或いは薄くなるように非晶質層１０５を形成する。
【００１９】
具体的に例を挙げて説明すると、１０ＫｅＶ〜４０ＫｅＶのイオン注入エネルギーで１Ｅ１５〜２Ｅ１５ａｔｏｍｓ／ｃｍ２のヒ素Ａｓを注入して二重拡散ドレイン接合１０３に非晶質層１０５を所定の深さで形成する。
【００２０】
図２ａを参照すると、接合部の不純物の濃度が目標濃度となるように開口部１４０ａを介してイオン注入工程で二重拡散ドレイン接合１０３にイオン注入層１０６を形成する。この際、イオン注入層１０６は不純物を非晶質層１０５より薄く注入して形成する。この際、不純物としてリンＰを注入することができ、０〜２２°の角度で注入することができる。
【００２１】
具体的に例を挙げて説明すると、０．５ＫｅＶ〜３０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のリンＰを注入してイオン注入層１０６を形成する。
【００２２】
図２ｂを参照すると、イオン注入マスク層（図１ｄの１０４）を除去した後、熱処理を施して、二重拡散ドレイン接合１０３に注入された不純物（ヒ素Ａｓ及びリンＰ）を活性化する。この際、ファーネスを用いて８００〜９５０℃の温度で実施し、或いは８５０〜９５０℃の温度で急速熱処理によって実施する。これにより、半導体素子の高電圧接合１０７が形成される。
【００２３】
この際、熱処理工程を高温で実施することにより、活性化を促進させることができ、非晶質層（図１ｄの１０５）を形成するためのイオン注入を行う過程で発生した格子欠陥が残留することを最大限抑制することができる。さらに、熱処理を行う過程でイオン注入層１０６の不純物は非晶質層１０５によって拡散が抑制されると共に活性化される。これにより、高温の熱処理工程でも高電圧接合１０７を薄く形成することができ、薄い接合を用いてチャネリング現象の発生を抑制することができる。
【００２４】
その後、図示されてはいないが、全体上部に層間絶縁膜を形成し、コンタクトホールを形成した後、伝導性物質でコンタクトホールを埋め込んでコンタクトプラグを形成する。この際、層間絶縁膜はＩＰＯ（Ｉｎｔｅｒ−Ｐｏｌｙ Ｏｘｉｄｅ）膜として使用されるＢＰＳＧで形成することができる。
【００２５】
図３は本発明の高電圧接合において電圧による漏洩電流特性を示すための特性グラフである。図３を参照すると、高電圧接合に印加される電圧が２０Ｖ以下に低い場合に発生する漏洩電流の量は、高電圧接合を形成する工程条件に応じて、１００ｐＡ〜１ｎＡ程度に非常に少ない。以後、高電圧接合に印加される電圧が約２０Ｖより高くなると、ブレークダウンが発生して漏洩電流の量が急激に増加することが分かる。即ち、グラフでは約２０Ｖの高電圧でブレークダウンが発生することが分かる。ところが、高電圧接合の深さ、面積、不純物濃度、熱処理条件などのような工程条件を調節すれば、３０Ｖ以上のブレークダウン電圧を得ることができる。
【００２６】
【発明の効果】
上述したように、本発明は、二重拡散ドレイン接合に非晶質層を形成し、非晶質層に不純物を注入した後、高温熱工程で不純物を活性化することにより、次のような効果を得ることができる。
【００２７】
一つ目、非晶質層を用いて不純物の拡散を抑制するので、高電圧接合の深さを低めることができるため、チャネリング現象の発生を防止することができる。
【００２８】
二つ目、不純物の拡散を抑制することができるので、高電圧接合の面抵抗の増加を防止することができる。
【００２９】
三つ目、活性化のための熱処理工程を高温で実施することができるので、格子欠陥の残留を最小化することができる。
【００３０】
四つ目、格子欠陥の残留を最小化して、漏洩電流の発生を最大限抑制することができる。
【００３１】
五つ目、不純物の拡散を抑制し面抵抗の増加を防止するので、ブレークダウン電圧を減少させず高電圧接合の面積または深さを減少させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の高電圧接合形成方法を説明するための素子の断面図である。
【図２】本発明に係る半導体素子の高電圧接合形成方法を説明するための素子の断面図である。
【図３】本発明の高電圧接合において電圧による漏洩電流特性を示すための特性グラフである。
【符号の説明】
１０１ 半導体基板
１０２ａ ゲート酸化膜
１０２ｂ ゲート
１０２ｃ ハードマスク
１０３ 二重拡散ドレイン接合
１０４ イオン注入マスク
１０４ａ 開口部
１０５ 非晶質層
１０６ イオン注入層
１０７ 高電圧接合
【発明の属する技術分野】
本発明は、半導体素子の高電圧接合形成方法に係り、特に、高電圧が印加される接合構造を形成する過程で格子欠陥が発生することを最小化し、ブレークダウン電圧（Ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）及び面抵抗の低い接合構造を浅く形成することが可能な半導体素子の高電圧接合領域方法に関する。
【０００２】
【従来の技術】
半導体素子は駆動電圧によって高電圧素子と低電圧素子に区分される。高電圧素子には、フラッシュメモリ素子において高電子のプログラム電圧または消去電圧を生成するためのチャージポンプ回路に使用される高電圧トランジスタがある。高電圧トランジスタのような高電圧素子の接合構造（例えば、高電圧トランジスタのソース及びドレイン：以下、「高電圧接合構造」という）には通常のトランジスタに印加される電圧より高い電圧（例えば、１５Ｖ）が印加される。
【０００３】
このような高電圧接合構造は、高電圧ＤＤＤジャンクション（ＨＶＮ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ Ｊｕｎｃｔｉｏｎ）を形成した後、Ｎ＋ソース／ドレインマスクを用いたイオン注入工程で形成する。このように形成されたＮ＋接合構造は高電圧ＤＤＤジャンクションと隣接する。従って、一般的にＮＡＮＤ素子において２０Ｖ以上の高電圧ジャンクションブレークダウンが要求されても有効長さ（Ｅｆｆｅｃｔｉｖｅ Ｌｅｎｇｔｈ；Ｌｅｆｆ）を減少させない観点から、ＤＤＤジャンクションを無限定増加させることはできない。
【０００４】
一方、満足すべきドレイン電流を維持するためには、相対的に狭い地域に高濃度の不純物を注入しなければならないが、このような高電圧接合構造を形成するためにイオン注入工程で単一ドーパントとしてヒ素Ａｓのみを注入すると、過度なＡｓイオンによって格子欠陥が発生し、接合構造の漏洩電流が増加する。Ａｓイオン注入による格子欠陥を除去するためには９５０℃以上の高温で熱工程を実施しなければならないが、このように高温熱処理工程を実施すると、不純物の拡散によって高電圧接合構造を浅く形成することができない。また、９５０℃の高温熱処理工程でＡｓ活性率（Ａｃｔｉｖａｔｉｏｎ ｒａｔｅ）が３０％程度なので、高温接合構造の抵抗が非正常的に増加するという問題点が発生する。
【０００５】
高濃度イオン注入工程時に単一ドーパントとしてＡｓの代りにＰを注入すると、高電圧接合構造の面抵抗を低めるとともに欠陥発生を最小化することができる。ところが、高温熱工程におけるＰの広い拡散特性と激しいチャネリング（ｃｈａｎｎｅｌｉｎｇ）現象によって、高電圧接合構造の深さが増加し、高集積素子において短チャネル効果現象が発生するという問題点がある。
【０００６】
【発明が解決しようとする課題】
従って、本発明は、かかる問題点を解決するためのもので、その目的は、二重拡散ドレイン接合を形成し、二重拡散ドレイン接合に注入された不純物より原子量が大きい不純物を注入して二重拡散ドレイン接合を第１の深さまで非晶質化した後、第１の深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入し、熱処理工程で不純物を活性させて高電圧接合構造を形成することにより、不純物の拡散を抑制して面抵抗を減少させ、接合の深さを低めてチャネリング現象を抑制すると同時に、活性化のための後続熱処理工程を高温で実施することが可能となることにより、不純物を十分活性化させ、格子欠陥を除去して工程の信頼性及び素子の電気的特性を向上させることが可能な半導体素子の高電圧接合形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体素子の高電圧接合形成方法は、ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板の接合領域に二重拡散ドレイン接合を形成する段階と、コンタクトプラグが形成されるべき領域の二重拡散ドレイン接合のみを露出させる段階と、第１イオン注入工程で不純物を注入しながら、二重拡散ドレイン接合を第１の深さまで非晶質化する段階と、第２イオン注入工程で第１の深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入する段階と、二重拡散ドレイン接合に注入された不純物を熱処理工程で活性化させる段階とを含むことを特徴とする。
【０００８】
前記において、ゲート酸化膜は湿式酸化方式で形成し、２００〜４００Åの厚さを有することを特徴とする。
【０００９】
二重拡散ドレイン接合は５０ＫｅＶ〜１２０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のＰを注入して形成することを特徴とし、Ｐは０〜２２°の角度で注入することができることを特徴とする。
【００１０】
第１イオン注入工程は、二重拡散ドレイン接合に注入された不純物より原子量が大きい不純物を注入することを特徴とし、１０ＫｅＶ〜４０ＫｅＶのイオン注入エネルギーで１Ｅ１５〜２Ｅ１５ａｔｏｍｓ／ｃｍ２のＡｓを注入することを特徴とする。この際、第１の深さは二重拡散ドレイン接合の深さと同一、或いは浅いことを特徴とする。
【００１１】
第２イオン注入工程はＰを注入することを特徴とし、０．５ＫｅＶ〜３０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のＰを注入することを特徴とする。Ｐは０〜２２°の角度で注入することができることを特徴とする。
【００１２】
熱処理工程はファーネスを用いて８００〜９５０℃の温度で実施し、或いは８５０〜９５０℃の温度で急速熱処理によって実施することを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々に変形実現することができる。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。一方、添付図において、同一の符号は同一の要素を指す。
【００１４】
図１ａ〜図１ｅは本発明に係る半導体素子の高電圧接合形成方法を説明するための素子の断面図である。
【００１５】
図１ａを参照すると、半導体基板１０１上にゲート酸化膜１０２ａ、ゲート１０２ｂ及びハードマスク１０２ｃを積層構造で形成し、パターニングした後、イオン注入工程でゲート１０２ｂの両縁の半導体基板１０２に二重拡散ドレイン接合（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ Ｊｕｎｃｔｉｏｎ）１０３を形成する。
【００１６】
前記において、ゲート酸化膜１０２ａは湿式酸化方式で形成し、接合のブレークダウン電圧を高い電圧（例えば、４０Ｖ）まで増加させるために２００〜４００Åの厚さに形成する。その後、二重拡散ドレイン接合１０３は５０ＫｅＶ〜１２０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のリンＰを注入して形成する。この際、Ｐは０〜２２°の角度で注入する。
【００１７】
図１ｂを参照すると、全体上部にイオン注入マスク層１０４を形成した後、コンタクトプラグが形成されるべき領域の二重拡散ドレイン接合１０３が開放されるように露光／及びエッチング工程によってイオン注入マスク層１０４に開口部１０４ａを形成する。この際、イオン注入マスク層１０４はフォトレジストまたは絶縁膜で形成することができる。
【００１８】
図１ｃを参照すると、開口部１０４ａを介してイオン注入工程で二重拡散ドレイン接合１０３に不純物を注入しながら、二重拡散ドレイン接合１０３を所定の深さまで非晶質化する。この際、非晶質化特性を向上させるために、二重拡散ドレイン接合１０３に注入される不純物として、二重拡散ドレイン接合１０３に注入された不純物より原子量の大きい不純物を使用することができ、二重拡散ドレイン接合１０３にＰが注入された場合、非晶質化のための不純物としてヒ素Ａｓを使用することができる。これにより、二重拡散ドレイン接合１０３にはヒ素の注入された非晶質層１０５が形成されるが、その深さが二重拡散ドレイン接合１０３の深さと同一或いは薄くなるように非晶質層１０５を形成する。
【００１９】
具体的に例を挙げて説明すると、１０ＫｅＶ〜４０ＫｅＶのイオン注入エネルギーで１Ｅ１５〜２Ｅ１５ａｔｏｍｓ／ｃｍ２のヒ素Ａｓを注入して二重拡散ドレイン接合１０３に非晶質層１０５を所定の深さで形成する。
【００２０】
図２ａを参照すると、接合部の不純物の濃度が目標濃度となるように開口部１４０ａを介してイオン注入工程で二重拡散ドレイン接合１０３にイオン注入層１０６を形成する。この際、イオン注入層１０６は不純物を非晶質層１０５より薄く注入して形成する。この際、不純物としてリンＰを注入することができ、０〜２２°の角度で注入することができる。
【００２１】
具体的に例を挙げて説明すると、０．５ＫｅＶ〜３０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のリンＰを注入してイオン注入層１０６を形成する。
【００２２】
図２ｂを参照すると、イオン注入マスク層（図１ｄの１０４）を除去した後、熱処理を施して、二重拡散ドレイン接合１０３に注入された不純物（ヒ素Ａｓ及びリンＰ）を活性化する。この際、ファーネスを用いて８００〜９５０℃の温度で実施し、或いは８５０〜９５０℃の温度で急速熱処理によって実施する。これにより、半導体素子の高電圧接合１０７が形成される。
【００２３】
この際、熱処理工程を高温で実施することにより、活性化を促進させることができ、非晶質層（図１ｄの１０５）を形成するためのイオン注入を行う過程で発生した格子欠陥が残留することを最大限抑制することができる。さらに、熱処理を行う過程でイオン注入層１０６の不純物は非晶質層１０５によって拡散が抑制されると共に活性化される。これにより、高温の熱処理工程でも高電圧接合１０７を薄く形成することができ、薄い接合を用いてチャネリング現象の発生を抑制することができる。
【００２４】
その後、図示されてはいないが、全体上部に層間絶縁膜を形成し、コンタクトホールを形成した後、伝導性物質でコンタクトホールを埋め込んでコンタクトプラグを形成する。この際、層間絶縁膜はＩＰＯ（Ｉｎｔｅｒ−Ｐｏｌｙ Ｏｘｉｄｅ）膜として使用されるＢＰＳＧで形成することができる。
【００２５】
図３は本発明の高電圧接合において電圧による漏洩電流特性を示すための特性グラフである。図３を参照すると、高電圧接合に印加される電圧が２０Ｖ以下に低い場合に発生する漏洩電流の量は、高電圧接合を形成する工程条件に応じて、１００ｐＡ〜１ｎＡ程度に非常に少ない。以後、高電圧接合に印加される電圧が約２０Ｖより高くなると、ブレークダウンが発生して漏洩電流の量が急激に増加することが分かる。即ち、グラフでは約２０Ｖの高電圧でブレークダウンが発生することが分かる。ところが、高電圧接合の深さ、面積、不純物濃度、熱処理条件などのような工程条件を調節すれば、３０Ｖ以上のブレークダウン電圧を得ることができる。
【００２６】
【発明の効果】
上述したように、本発明は、二重拡散ドレイン接合に非晶質層を形成し、非晶質層に不純物を注入した後、高温熱工程で不純物を活性化することにより、次のような効果を得ることができる。
【００２７】
一つ目、非晶質層を用いて不純物の拡散を抑制するので、高電圧接合の深さを低めることができるため、チャネリング現象の発生を防止することができる。
【００２８】
二つ目、不純物の拡散を抑制することができるので、高電圧接合の面抵抗の増加を防止することができる。
【００２９】
三つ目、活性化のための熱処理工程を高温で実施することができるので、格子欠陥の残留を最小化することができる。
【００３０】
四つ目、格子欠陥の残留を最小化して、漏洩電流の発生を最大限抑制することができる。
【００３１】
五つ目、不純物の拡散を抑制し面抵抗の増加を防止するので、ブレークダウン電圧を減少させず高電圧接合の面積または深さを減少させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の高電圧接合形成方法を説明するための素子の断面図である。
【図２】本発明に係る半導体素子の高電圧接合形成方法を説明するための素子の断面図である。
【図３】本発明の高電圧接合において電圧による漏洩電流特性を示すための特性グラフである。
【符号の説明】
１０１ 半導体基板
１０２ａ ゲート酸化膜
１０２ｂ ゲート
１０２ｃ ハードマスク
１０３ 二重拡散ドレイン接合
１０４ イオン注入マスク
１０４ａ 開口部
１０５ 非晶質層
１０６ イオン注入層
１０７ 高電圧接合
Claims (11)
- ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板の接合領域に二重拡散ドレイン接合を形成する段階と、
コンタクトプラグが形成されるべき領域の前記二重拡散ドレイン接合のみを露出させる段階と、
第１イオン注入工程で不純物を注入しながら、前記二重拡散ドレイン接合を第１の深さまで非晶質化する段階と、
第２イオン注入工程で第１深さより浅い第２の深さに不純物の濃度が目標値となるように不純物を注入する段階と、
二重拡散ドレイン接合に注入された前記不純物を熱処理工程で活性化させる段階とを含むことを特徴とする半導体素子の高電圧接合形成方法。 - 前記ゲート酸化膜は湿式酸化方式で形成し、２００〜４００Åの厚さを有することを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
- 前記二重拡散ドレイン接合は５０ＫｅＶ〜１２０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のリン（Ｐ）を注入して形成することを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
- 前記第１イオン注入工程は、前記二重拡散ドレイン接合に注入された不純物より原子量が大きい不純物を注入することを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
- 前記第１イオン注入工程は１０ＫｅＶ〜４０ＫｅＶのイオン注入エネルギーで１Ｅ１５〜２Ｅ１５ａｔｏｍｓ／ｃｍ２のヒ素（Ａｓ）を注入することを特徴とする請求項１または４記載の半導体素子の高電圧接合形成方法。
- 前記第１の深さは前記二重拡散ドレイン接合の深さと同一或いは浅いことを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
- 前記第２イオン注入工程はリン（Ｐ）を注入することを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
- 前記第２イオン注入工程は０．５ＫｅＶ〜３０ＫｅＶのイオン注入エネルギーで１Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２のリン（Ｐ）を注入することを特徴とする請求項１または７記載の半導体素子の高電圧接合形成方法。
- 前記リン（Ｐ）は０〜２２°の角度で注入することを特徴とする請求項３または８記載の半導体素子の高電圧接合形成方法。
- 前記熱処理工程はファーネスを用いて８００〜９５０℃の温度で実施することを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
- 前記熱処理工程は８５０〜９５０℃の温度で急速熱処理によって実施することを特徴とする請求項１記載の半導体素子の高電圧接合形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042157A KR100447731B1 (ko) | 2002-07-18 | 2002-07-18 | 반도체 소자의 고전압 접합 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004056069A true JP2004056069A (ja) | 2004-02-19 |
Family
ID=29997519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002365157A Pending JP2004056069A (ja) | 2002-07-18 | 2002-12-17 | 半導体素子の高電圧接合形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6878596B2 (ja) |
| JP (1) | JP2004056069A (ja) |
| KR (1) | KR100447731B1 (ja) |
| CN (1) | CN1260788C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067328A (ja) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342506C (zh) * | 2004-04-14 | 2007-10-10 | 中芯国际集成电路制造(上海)有限公司 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
| JP2009531304A (ja) * | 2006-02-28 | 2009-09-03 | エラン ファーマシューティカルズ，インコーポレイテッド | α−４阻害剤化合物を用いて炎症性疾患および自己免疫疾患を治療する方法 |
| KR100799020B1 (ko) * | 2006-06-30 | 2008-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조방법 |
| KR20080016197A (ko) * | 2006-08-18 | 2008-02-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 고전압 트랜지스터 형성방법 |
| US20080156583A1 (en) * | 2006-12-28 | 2008-07-03 | Paul Meeks | Safety harness and method |
| US7888734B2 (en) * | 2008-12-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-voltage MOS devices having gates extending into recesses of substrates |
| US7977743B2 (en) * | 2009-02-25 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alternating-doping profile for source/drain of a FET |
| CN103165423A (zh) * | 2011-12-12 | 2013-06-19 | 中国科学院微电子研究所 | 一种控制注入结深度的方法 |
| CN113555432A (zh) * | 2020-04-23 | 2021-10-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376157A (ja) * | 1989-08-18 | 1991-04-02 | Nec Corp | 相補型ｍｏｓトランジスタの製造方法 |
| JPH08130250A (ja) * | 1994-09-05 | 1996-05-21 | Fuji Electric Co Ltd | Ｍｏｓ型集積回路装置の製造方法 |
| JPH09246540A (ja) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH1022503A (ja) * | 1996-07-08 | 1998-01-23 | Matsushita Electric Ind Co Ltd | Ｍｉｓ半導体装置及びその製造方法 |
| JP2000260728A (ja) * | 1999-03-08 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4590665A (en) * | 1984-12-10 | 1986-05-27 | Solid State Scientific, Inc. | Method for double doping sources and drains in an EPROM |
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| US5395784A (en) * | 1993-04-14 | 1995-03-07 | Industrial Technology Research Institute | Method of manufacturing low leakage and long retention time DRAM |
| US5565369A (en) * | 1993-09-03 | 1996-10-15 | United Microelectronics Corporation | Method of making retarded DDD (double diffused drain) device structure |
| TW400641B (en) * | 1997-03-13 | 2000-08-01 | United Microelectronics Corp | The manufacture method of flash memory unit |
| US6187619B1 (en) * | 1998-02-17 | 2001-02-13 | Shye-Lin Wu | Method to fabricate short-channel MOSFETs with an improvement in ESD resistance |
| US5920774A (en) * | 1998-02-17 | 1999-07-06 | Texas Instruments - Acer Incorporate | Method to fabricate short-channel MOSFETS with an improvement in ESD resistance |
| US6277695B1 (en) * | 1999-04-16 | 2001-08-21 | Siliconix Incorporated | Method of forming vertical planar DMOSFET with self-aligned contact |
| US6319798B1 (en) * | 1999-09-23 | 2001-11-20 | Advanced Micro Devices, Inc. | Method for reducing lateral dopant gradient in source/drain extension of MOSFET |
| US6548363B1 (en) * | 2000-04-11 | 2003-04-15 | Taiwan Semiconductor Manufacturing Company | Method to reduce the gate induced drain leakage current in CMOS devices |
| US6825543B2 (en) * | 2000-12-28 | 2004-11-30 | Canon Kabushiki Kaisha | Semiconductor device, method for manufacturing the same, and liquid jet apparatus |
-
2002
- 2002-07-18 KR KR10-2002-0042157A patent/KR100447731B1/ko not_active IP Right Cessation
- 2002-12-06 US US10/310,884 patent/US6878596B2/en not_active Expired - Fee Related
- 2002-12-17 JP JP2002365157A patent/JP2004056069A/ja active Pending
- 2002-12-27 CN CNB021598274A patent/CN1260788C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376157A (ja) * | 1989-08-18 | 1991-04-02 | Nec Corp | 相補型ｍｏｓトランジスタの製造方法 |
| JPH08130250A (ja) * | 1994-09-05 | 1996-05-21 | Fuji Electric Co Ltd | Ｍｏｓ型集積回路装置の製造方法 |
| JPH09246540A (ja) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH1022503A (ja) * | 1996-07-08 | 1998-01-23 | Matsushita Electric Ind Co Ltd | Ｍｉｓ半導体装置及びその製造方法 |
| JP2000260728A (ja) * | 1999-03-08 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067328A (ja) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US7919822B2 (en) | 2005-09-02 | 2011-04-05 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1469442A (zh) | 2004-01-21 |
| US20040014294A1 (en) | 2004-01-22 |
| US6878596B2 (en) | 2005-04-12 |
| KR20040008518A (ko) | 2004-01-31 |
| CN1260788C (zh) | 2006-06-21 |
| KR100447731B1 (ko) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9024384B2 (en) | Indium, carbon and halogen doping for PMOS transistors | |
| CN105826257B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US6833307B1 (en) | Method for manufacturing a semiconductor component having an early halo implant | |
| US20080160706A1 (en) | Method for fabricating semiconductor device | |
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| JP4663836B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2008166812A (ja) | ゲート電極中のドーパンの相互拡散バリア構造及びその製造方法 | |
| JP2004056069A (ja) | 半導体素子の高電圧接合形成方法 | |
| TWI286369B (en) | Method of fabricating flash memory device | |
| TW200306667A (en) | Transistor of semiconductor device, and method for forming the same | |
| US6525380B2 (en) | CMOS with a fixed charge in the gate dielectric | |
| CN110718463B (zh) | 隧穿场效应晶体管及其形成方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| US20070275531A1 (en) | Method of manufacturing flash memory device | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JP2005302883A (ja) | 半導体装置の製造方法 | |
| KR100628241B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100067870A (ko) | 모스펫 및 그 제조방법 | |
| KR101024639B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11111979A (ja) | 半導体装置及びその製造方法 | |
| KR20040062276A (ko) | 플래시 메모리 소자의 주변 트랜지스터 형성방법 | |
| JP2608627B2 (ja) | 半導体装置の製造方法 | |
| KR101016337B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010061414A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100316 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100405 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |