CN103165423A - 一种控制注入结深度的方法 - Google Patents
一种控制注入结深度的方法 Download PDFInfo
- Publication number
- CN103165423A CN103165423A CN2011104115918A CN201110411591A CN103165423A CN 103165423 A CN103165423 A CN 103165423A CN 2011104115918 A CN2011104115918 A CN 2011104115918A CN 201110411591 A CN201110411591 A CN 201110411591A CN 103165423 A CN103165423 A CN 103165423A
- Authority
- CN
- China
- Prior art keywords
- doping
- injected
- depth
- junction depth
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 238000002513 implantation Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 5
- 238000010521 absorption reaction Methods 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明公开了一种控制注入结深度的方法，属于半导体掺杂技术领域。该控制注入结深度的方法包括注入、退火，最终形成超浅结，其中，注入至少包括以下步骤：步骤1：向半导体基片预注入离子或者离子团，使半导体基片表面以下形成“吸收层”；步骤2：采用束线离子注入或者PIII，向已经于表面以下形成有“吸收层”的半导体基片掺杂注入，掺杂注入的深度处于半导体基片的表面和“吸收层”之间，从而实现半导体基片的P型掺杂或者N型掺杂。该控制注入结深度的方法既能控制注入结深度，又能抑制增强扩散效应导致的结深度扩展效应。
Description
技术领域
本发明涉及半导体掺杂技术领域，特别涉及一种能够控制注入结深度的方法。
背景技术
随着CMOS器件特征尺寸不断缩小，半导体工艺已经进入32/22nm技术节点，源漏结深度进入10nm以内。为了实现这样的超浅结，就需要将掺杂离子能量范围控制在亚千伏范围内。但是，采用传统的束线离子注入（Ion Implantation，II）已经无法满足32nm以下技术节点中超浅结的实现要求。
近些年出现了等离子体浸入离子注入（Plasma Immersion Ion Implantation，PIII），它是一种能够用于32nm以下技术节点中超浅结的注入技术。
与传统的束线离子注入技术相比，PIII具有以下优点：
1）PIII是将硅基片整个浸入到等离子体中，利用施加于等离子体鞘层上的偏压加速等离子体直接注入到硅基片中，从而实现硅基片的整片注入，所以，PIII的产出率不受硅基片规格的影响；
2）PIII能够实现低至几十电子伏超低能注入，而不会出现束线离子注入技术中因空间电荷效应影响导致的束流下降和产出率低的问题，PIII能够实现超浅结注入；
3）PIII不需要使用在束线离子注入技术中必须要使用的质量能量分析系统和扫描系统，从而，与束线离子注入技术相比，能够降低成本。
但是，PIII在实现超浅结注入时，也存在问题，PIII存在瞬间增强扩散现象，而导致注入结变深，为了抑制增强扩散现象导致的注入结变深，通常的解决方法如下：
1）采用高温、快速退火方法抑制缺陷间隙原子的扩散长度，从而减小由PIII瞬间增强扩散效应导致的注入结变深的问题；
2）采用更小的注入能量，从而弥补PIII瞬间增强扩散效应导致的注入结变深。
上述方法虽然能够抑制PIII瞬间增强扩散效应导致的注入结扩展的问题，其缺点在于：
1）采用高温、快速退火方法如快速退火、尖峰退火和激活退火的方法成本相对较高；
2）采用更小的注入能量可能导致掺杂离子在硅基片表面沉积，掺杂离子的峰值点会落在硅基片表面。
另外，由于PIII本身没有对离子进行质量能量分析与分离，注入到硅基片内的等离子体的能量存在高能带，同样会引起注入结的扩展。
发明内容
为了解决上述问题，本发明提出了一种既能控制注入结深度，又能抑制增强扩散效应导致的结深度扩展效应的方法。
本发明提供的控制注入结深度的方法包括注入、退火，其中，所述注入至少包括以下步骤：
步骤1：向半导体基片预注入离子或者离子团，使所述半导体基片表面以下形成 “吸收层”；
步骤2：向已经于表面以下形成有“吸收层”的半导体基片掺杂注入，所述掺杂注入的深度处于所述半导体基片的表面和所述“吸收层”之间，从而实现所述半导体基片的P型掺杂或者N型掺杂。
作为优选，所述预注入采用束线离子注入或者PIII。
作为优选，所述预注入时，注入到所述半导体基片中的离子或者离子团由选自C、H、He、F、N中的一种或者几种元素构成。
作为优选，所述掺杂注入采用束线离子注入或者PIII。
作为优选，P型掺杂时，所述掺杂注入的元素是B。
作为优选，N型掺杂时，所述掺杂注入的元素是P或者As。
作为优选，在所述步骤1和所述步骤2之间还包括预注入退火。
作为优选，所述预注入退火的方法选自炉管退火、快速热退火和激光退火中的一种。
本发明提供的控制注入结深度的方法的有益效果在于：
本发明提供的控制注入结深度的方法中，掺杂注入是在预注入完成之后进行的，由于预注入使半导体基片表面以下形成 “吸收层”，所以掺杂注入的深度处于半导体基片的表面和“吸收层”之间，“吸收层”的存在使得本发明提供的控制注入结深度的方法既能控制注入结深度，又能抑制增强扩散效应导致的结深度扩展效应。
具体实施方式
为了深入了解本发明，下面结合具体实施例对本发明进行详细说明。
实施例一
本发明提供的控制注入结深度的方法包括注入、退火，最终形成超浅结，其中，注入包括以下步骤：
步骤1：采用II或者PIII，向半导体基片预注入离子或者离子团，使半导体基片表面以下形成 “吸收层”。
其中，预注入时，注入到半导体基片中的离子或者离子团可以由选自C、H、He、F、N中的一种或者几种元素构成。
步骤2：采用II或者PIII，向已经于表面以下形成有“吸收层”的半导体基片掺杂注入，掺杂注入的深度处于半导体基片的表面和“吸收层”之间，从而实现半导体基片的P型掺杂或者N型掺杂。
其中，
P型掺杂时，掺杂注入的典型元素可以是B。
N型掺杂时，掺杂注入的典型元素可以是P或者As。
本发明提供的控制注入结深度的方法中，掺杂注入是在预注入完成之后进行的，由于预注入使半导体基片表面以下形成 “吸收层”，所以掺杂注入的深度处于半导体基片的表面和“吸收层”之间，“吸收层”的存在使得本发明提供的控制注入结深度方的法既能控制注入结深度，又能抑制增强扩散效应导致的结深度扩展效应。
实施例二
与实施例一的不同之处在于：
在步骤1和步骤2之间还包括预注入退火的步骤，使得 “吸收层”的作用更加完善。
其中，
预注入退火的方法可以选自炉管退火、快速热退火和激光退火中的一种。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种控制注入结深度的方法，包括注入、退火，其特征在于，
所述注入至少包括以下步骤：
步骤1：向半导体基片预注入离子或者离子团，使所述半导体基片表面以下形成 “吸收层”；
步骤2：向已经于表面以下形成有“吸收层”的半导体基片掺杂注入，所述掺杂注入的深度处于所述半导体基片的表面和所述“吸收层”之间，从而实现所述半导体基片的P型掺杂或者N型掺杂。
2.根据权利要求1所述的控制注入结深度的方法，其特征在于，所述预注入采用束线离子注入或者PIII。
3.根据权利要求2所述的控制注入结深度的方法，其特征在于，所述预注入时，注入到所述半导体基片中的离子或者离子团由选自C、H、He、F、N中的一种或者几种元素构成。
4.根据权利要求1所述的控制注入结深度的方法，其特征在于，所述掺杂注入采用束线离子注入或者PIII。
5.根据权利要求1所述的控制注入结深度的方法，其特征在于，P型掺杂时，所述掺杂注入的元素是B。
6.根据权利要求1所述的控制注入结深度的方法，其特征在于，N型掺杂时，所述掺杂注入的元素是P或者As。
7.根据权利要求1所述的控制注入结深度的方法，其特征在于，在所述步骤1和所述步骤2之间还包括预注入退火。
8.根据权利要求7所述的控制注入结深度的方法，其特征在于，所述预注入退火的方法选自炉管退火、快速热退火和激光退火中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104115918A CN103165423A (zh) | 2011-12-12 | 2011-12-12 | 一种控制注入结深度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104115918A CN103165423A (zh) | 2011-12-12 | 2011-12-12 | 一种控制注入结深度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103165423A true CN103165423A (zh) | 2013-06-19 |
Family
ID=48588410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104115918A Pending CN103165423A (zh) | 2011-12-12 | 2011-12-12 | 一种控制注入结深度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165423A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680250B1 (en) * | 2002-05-16 | 2004-01-20 | Advanced Micro Devices, Inc. | Formation of deep amorphous region to separate junction from end-of-range defects |
| US20040014294A1 (en) * | 2002-07-18 | 2004-01-22 | Hynix Semiconductor Inc. | Method of forming high voltage junction in semiconductor device |
| CN101459082A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| US7700450B2 (en) * | 2006-10-25 | 2010-04-20 | United Microelectronics Corp. | Method for forming MOS transistor |
-
2011
- 2011-12-12 CN CN2011104115918A patent/CN103165423A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680250B1 (en) * | 2002-05-16 | 2004-01-20 | Advanced Micro Devices, Inc. | Formation of deep amorphous region to separate junction from end-of-range defects |
| US20040014294A1 (en) * | 2002-07-18 | 2004-01-22 | Hynix Semiconductor Inc. | Method of forming high voltage junction in semiconductor device |
| US7700450B2 (en) * | 2006-10-25 | 2010-04-20 | United Microelectronics Corp. | Method for forming MOS transistor |
| CN101459082A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101681820B (zh) | 形成浅接合的技术 | |
| CN102054876B (zh) | 快速恢复二极管 | |
| CN103618006A (zh) | 一种快恢复二极管及其制造方法 | |
| CN101620990A (zh) | 一种减少4H-SiC中本征深能级缺陷的方法 | |
| CN102157363A (zh) | 一种功率器件衬底背面的离子注入方法 | |
| CN102437028B (zh) | Pmos源漏区离子注入方法及相应的器件制造方法 | |
| CN105702746A (zh) | 一种快恢复二极管及其制作方法 | |
| CN107680905A (zh) | 包括激活掺杂剂的制造方法和具有陡峭结的半导体装置 | |
| CN103367398B (zh) | 终端保护环及其制造方法 | |
| CN102832122A (zh) | 双极穿通半导体器件及这种半导体器件的制造方法 | |
| CN103165423A (zh) | 一种控制注入结深度的方法 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| CN103165443A (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN103489775A (zh) | 一种新型场截止型绝缘栅双极型晶体管的制造方法 | |
| CN101930923B (zh) | Mos晶体管的制作方法 | |
| CN103632960A (zh) | 一种rb-igbt的制备方法 | |
| CN102437119A (zh) | 增强应力记忆技术效果的方法 | |
| JP2008172145A (ja) | ダイオードの製造方法 | |
| CN205177855U (zh) | 一种具有局域金属寿命控制的功率器件 | |
| CN101770955B (zh) | 一种制作p型金属氧化物半导体的方法 | |
| CN101894748B (zh) | 离子注入的方法 | |
| CN102569084B (zh) | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 | |
| CN102931223A (zh) | Igbt集电极结构 | |
| CN103928338A (zh) | 一种功率半导体器件抗单粒子烧毁方法 | |
| CN102468237A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130619 |
|
| RJ01 | Rejection of invention patent application after publication |