JPH01238012A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ６発明の概要 Ｃ２従来技術「第３図」 Ｄ０発明が解決しようとする問題点［第４図］Ｅ０問題
点を解決するための手段 Ｆ２作用 Ｇ、実施例［第１図、第２図］ Ｈ０発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特に半導体基板表面部
に選択的に形成された不純物拡散領域の電極を絶縁層の
開口部に埋め込んだ半導体層を介して取り出すようにし
た半導体装置の製造方法に関する。

（Ｂ、発明の概要） 本発明は、上記の半導体装置の製造方法において、 半導体層に添加するＰ型の不純物の濃度を高くできるよ
うにするため、 開口部に半導体層を埋込み半導体層と開口部の表面が略
凹−平面上に位置するように表面の平坦化をした後その
半導体層にホウ素のイオンあるいはホウ素を含んだ物質
のイオンを打込み、その後エネルギー照射により半導体
層を加熱することによりアニールするものである。

（Ｃ，従来技術）［第３図］ ＬＳＩの高集積化、半導体素子の微細化に伴い電極取出
し用コンタクトホールのアスペクト比が犬きくなってい
る。従って、配線層を形成したとき配線材料（一般にア
ルミニウム）のステップカバレージが悪くなり断線が生
じ易くなったり、あるいはコンタクト部の抵抗が大きく
なったりする。そこで、コンタクトホールの形成後に減
圧ＣＶＤ法により多結晶シリコン層を形成し、該多結晶
シリコンでコンタクトホールを埋め込む技術が開発され
ている。第３図（Ａ）乃至（Ｆ）はそのような半導体装
置の製造方法の従来例の−を丁程順に示す断面図である
。

同図（Ａ）に示すようにＭＯＳ）ランジスタが形成され
た半導体基板１上に絶縁層８を形成し、該絶縁層８にソ
ース電極及びドレイン電極を取り出すためのコンタクト
ホール９．９をＲＩＥ等により形成する。尚、図面にお
いて、２はフィールド絶縁膜、３はゲート絶縁膜、４は
ゲート電極、５はゲート電極４の側面に形成されたサイ
ドウオール、６は半導体基板１の表面部に形成されたソ
ース、７は同じくドレインで、該ソース６及びドレイン
７はＢあるいはＢＦ２が不純物として拡散されたＰ型半
導体領域である。

次に、同図（Ｂ）に示すように多結晶シリコンｇｔｏを
減圧ＣＶＤ法により形成し、次に、同図（Ｃ）に示すよ
うに多結晶シリコン膜１ｏの導体化のためのＢＦ２イオ
ンの打込みをし、次に同図（Ｄ）に示すようにＲＩＥに
より多結晶シリコン１摸１０を異方性エツチングするこ
とにより絶縁層８上の多結晶シリコン膜１０を除去し、
コンタクトホール９内が多結晶シリコン膜１０で埋めら
れた状態にする。次に、同図（Ｅ）に示したように電気
炉で活性化のためのアニール（９００℃、２０分）を行
い、しかる後同図（Ｆ）に示すように配線層１１．１１
を形成する。

このようなＭＯＳ半導体装置によれば、コンタクトホー
ル９．９を多結晶シリコン膜１０で埋めるので断線の虞
れがなく信頼度か高くなる。

（Ｄ、発明が解決しようとする問題点）［第４図１ ところで、第３図に示すような半導体装置の製造方法に
よればコンタクト抵抗を充分に小さくすることが難しい
という問題があった。というのは、元来多結晶シリコン
は導電性不純物を多く添加しなければ低抵抗化を図るこ
とができず、そして、第４図に示すようにＢ”、ＢＦ２
＋をイオン打込みした場合の固溶度がリンＰ＋をイオン
打込みした場合の固溶度の１／３乃至１１５と低く、Ｐ
型半導体領域の電極を取り出す場合にはコンタクトホー
ル内の多結晶シリコンの抵抗をさほど小さくはできない
からである。第４図は５ｏｏｏ人の多結晶シリコン膜に
対して９００℃で２０分間窒素Ｎ２雰囲気の電気炉でア
ニールした場合の不純物ドーズ量（イオン／ａｍ２）と
それに対する多結晶シリコン膜のシート抵抗［Ω／口］
を示しており、Ｐ＋の場合よりもＢＦ２”の場合の方が
シート抵抗が大きくなってしまうことが明らかである。

実際上はＢＦ２＋だと膜厚が８０００人の場合シート抵
抗が６０〜８ｏΩ／口にもなってしまうのである。

尤も、アニール温度を高くすることにより固溶度を上げ
、より活性化を図って低抵抗化することが考えられる。

しかし、一般に、アニールは電気炉により２０分程度の
時間をかけて行われており、半導体素子の微細化に伴っ
て熱による半導体ウェハの反り、歪が無視できなくなり
、電気炉で加熱する場合には加熱温度を９００”Ｃより
も高くすることかできない。というのは、電気炉にょる
加熱は熱伝導、対流による加熱であり半導体ウェハ全体
を均一な温度にするには時間がかかり、アニール時間は
例えば２０分程度必要であるが、２０分程度の長きにわ
たって１１００℃というような高い温度で加熱すると半
導体ウェハの反り、歪が無視できなくなるだけでなく、
ソース、ドレイン等の不純物拡散領域の不純物も拡散し
て特性の劣化等を招く。従って、電気炉での加熱による
限りアニール温度の上昇によって低抵抗化を図ることは
難しく、９００℃以上にアニール温度を上げることはで
きないのが実情である。

また、Ｂ＋あるいはＢＦ２＋の多結晶シリコン膜への拡
散性に限界があり、従来においては、多結晶シリコン膜
１０を形成後ＲＩＥにより多結晶シコン膜１００表面部
をエツチングする前にＢ＋あるいはＢＦ２＋をイオン打
込みしていたため多結晶シリコン膜のコンタクトホール
の底に存在する部分にまでＢ＋あるいはＢＦ２＋を高濃
度に添加することができなかった。そして、そのことも
低抵抗化を妨げる要因となっていた。

本発明はこのような問題を解決すべく為されたものであ
り、開口部内を埋めるＰ型の半導体層の低抵抗化を図る
ことを目的とする。

（Ｅ、問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決するた
め、開口部に半導体層を埋込み半導体層と開口部の表面
が略凹−平面上に位置するように表面の平坦化をした後
その半導体層にホウ素のイオンあるいはホウ素を含んだ
物質のイオンを打込み、その後エネルギー照射により半
導体層を加熱することによりアニールすることを特徴と
するものである。

（Ｆ、作用） 本発明半導体装置の製造方法によれば、開口部を埋める
ための半導体層の形成を終え、更に平坦化して表面に開
口部内の半導体層が露出した状態でＢ＋あるいはＢを含
んだ分子イオンを打込むので開口部内の半導体層に奥深
くＰ型不純物を高い濃度で添加することができ、延いて
は開口部内の半導体層の低抵抗化を図ることができる。

また、半導体層内に注入されたＢイオンあるいはＢを含
んだ分子のイオンの活性化のための熱処理をエネルギー
照射により行うので、短時間で半導体基板全体を所定温
度に加熱することができる。そして、加熱処理時間を短
縮できるので加熱温度の高温化を半導体基板の反り、歪
、不純物拡散領域内の不純物の拡散という不都合を伴う
ことなく行うことができる。従って、熱処理の温度を高
めることによりより活性化を激しくすることによっても
コンタクトホール内の半導体層の低抵抗化を図ることが
できる。

（Ｇ、実施例）　［第１図、第２図］ 以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。

７１Ｓ１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造
方法の一つの実施例を工程順に示す断面図である。

（Ａ）ＭＯＳトランジスタが表面部に形成された半導体
基板１表面上に絶縁層８をＣＶＤにより形成し、該絶縁
層８を選択的にエツチングすることによりコンタクトホ
ール９．９を形成する。尚、２はフィールド絶縁膜、３
はゲート絶縁膜、４はゲート電極、５はサイドウオール
、６はソース、７はドレインであり、コンタクトホール
９．９にソース６、ドレイン７が露出している。第１図
（Ａ）はコンタクトホール９．９形成後の状態を示す。

（Ｂ）次に、同図（Ｂ）に示すように減圧ＣＶＤ法によ
り多結晶シリコン１摸１０を形成する。

（Ｃ）次に、多結晶シリコン膜１０を絶縁層上に存在す
る部分が除去されてしまう厚さだけ異方性エツチングす
る。これにより、第１図（Ｃ）に示すようにコンタクト
ホール９．９内が多結晶シリコン１０によって埋め込ま
れた状態になる。

（Ｄ）次に、同図（Ｄ）に示すように多結晶シリコン膜
１０を低抵抗化するためのＢＦ２＋のイオン打込みを行
う。尚、本実施例においては不純物としてＢＦ２＋をイ
オン打込みするが、Ｂ＋を打込むようにしても良いし、
ＢＦ”を打込むようにしても良い。

（Ｅ）次に、ハロゲンランプの照射により第１図（Ｅ）
に示すように半導体基板ｌを直接加熱して短時間のアニ
ールを行うことによりコンタクトホール９内の多結晶シ
リコン膜１０．１０の活性化を行う。加熱温度は１０５
０〜１１５０℃、加熱時間は１０秒間程度、雰囲気は窒
素雰囲気である。

（Ｆ）その後、第１図（Ｆ）に示すように配線層１１．
１１を形成する。

このような半導体装置の製造方法によれば、第１図（Ｃ
）に示すところの絶縁層８上の多結晶シリコン膜１０が
除去され、多結晶シリコン膜１０のうちコンタクトホー
ル９．９内を埋める部分のみが残存するようにする異方
性エツチング（ＲＩＥ）を終えた状態で不純物のイオン
打込みをするので、コンタクトホール９．９内の多結晶
シリコン膜１０．１０に、特にその隅々までに従来より
も多くの量の８”　　（あるいはＢＦ”、ＢＦ２”）を
不純物として添加することができる。

また、従来よりも高い温度でアニールするのでコンタク
トホール９内の多結晶シリコン膜１０．１０の抵抗値を
低くすることができる。というのはアニール温度が高く
なるとそれによって不純物の多結晶シリコンに対する固
溶度が高くなり、そして、不純物がより活性化するから
である。また、アニールにより半導体基板１のソース６
、ドレイン７側からコンタクトホール９内の多結晶シリ
コン膜１０へ結晶性が固相成長することも多結晶シリコ
ン膜１９の低抵抗化に寄与する。

第２図はＢＦ２”イオンが打込まれたシリコン半導体基
板上にＬＰ（Ｍ圧）−ＣＶＤ法で膜厚８０００人の多結
晶シリコン膜を形成した後６０ＫｅＶのエネルギーでＢ
Ｆ２を２〜５ｘ１０”／ｃｍ’注入し、その後アニール
処理した場合のドーズ量と多結晶シリコン膜のシート抵
抗の関係を示すものであり、破線は９００℃、２０分（
電気炉での加熱）の場合、２点鎖線は９５０℃、２０分
（電気炉での加熱）の場合、Ｏ（小さな丸）は１１００
℃、１０秒間（ハロゲンランプによる加熱）の場合を示
しており、いずれの場合も雰囲気は窒素雰囲気である。

この図からも明らかなように電気炉により９００〜９５
０℃の温度で２０分程度アニールする従来の場合だとシ
ート抵抗が６０〜８０Ω／口にもなるのに対して、本実
施例のようにハロゲンランプにより１１００℃、１０秒
間という高温短時間アニールによれば多結晶シリコン膜
のシート抵抗を３３Ω／口という従来の２分の１以下に
することができるのである。

（Ｈ，発明の効果） 以上に述べたところから明らかなように、本発明半導体
装置の製造方法は半導体基板上に、該半導体基板の表面
部の不純物拡散領域上に開口部を有する絶縁層を形成す
る工程と、上記開口部内に半導体層を埋め込み絶縁層表
面を略平坦化する工程と、少なくとも上記半導体層にホ
ウ素イオンあるいはホウ素を含む物質のイオンを注入す
る工程と、エネルギー照射により上記半導体層を熱処理
する工程と、上記絶縁層上に、上記半導体層表面と接す
る配線層を形成する工程と、を有することを特徴とする
ものである。

従って、本発明半導体装置の製造方法によれば開口部を
埋めるための半導体層の形成を終え、更に平坦化して表
面に開口部内の半導体層が露出した状態でＢ＋あるいは
Ｂを含んだ分子イオンを打込むので開口部内の半導体層
に奥深くＰ型不純物を高い濃度で添加することができ、
延いては開口部内の半導体層の低抵抗化を図ることがで
きる。

また、半導体層内に注入されたＢイオンあるいはＢを含
んだ分子のイオンの活性化のための熱処理をエネルギー
照射により行うので、短時間で半導体基板全体を所定温
度に加熱することができる。そして、加熱処理時間を短
縮できるので加熱温度の高温化を半導体基板の反り、歪
、不純物拡散領域内の不純物の拡散という不都合を伴う
ことなく行うことができる。従って、熱処理の温度を高
めることによりより活性化を激しくすることによっても
コンタクトホール内の半導体層の低抵抗化を図ることが
できる。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図、第２図はドーズ
量とシート抵抗の関係を示す相関図、第３図（Ａ）乃至
（Ｆ）は従来例を工程順に示す断面図、第４図は電気炉
で熱処理した場合のドーズ量とシート抵抗の関係を示す
相関図である。 符号の説明 １・・・半導体基板、 ６．７・・・不純物拡散領域、 ８・・・絶縁層、９・・・開口部、 １０・・・半導体層、１１・・・配線層。 ど飄　　　　　　　　　　　　　　　　　　　　　　ど
１Ｘ　　　　　　　　　　　　　　　虫 −ノ　　　　　　　　　　　　　　　　　　　−ノか７
一 ＼ノ　　　　　　　　　　　　　　　　　＼ノア３−Ｌ
粕感（鼾） 、き−二部だ（ｅ）−

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に、該半導体基板の表面部の不純物
   拡散領域上に開口部を有する絶縁層を形成する工程と、 上記開口部内に半導体層を埋め込み絶縁層表面を略平坦
   化する工程と、 少なくとも上記半導体層にホウ素イオンあるいはホウ素
   を含む物質のイオンを注入する工程と、エネルギー照射
   により上記半導体層を熱処理する工程と、 上記絶縁層上に、上記半導体層表面と接する配線層を形
   成する工程と、 を有することを特徴とする半導体装置の製造方法。