JPH06252087A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH06252087A JPH06252087A JP3290693A JP3290693A JPH06252087A JP H06252087 A JPH06252087 A JP H06252087A JP 3290693 A JP3290693 A JP 3290693A JP 3290693 A JP3290693 A JP 3290693A JP H06252087 A JPH06252087 A JP H06252087A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- semiconductor substrate
- ion
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の電気特性を劣化させることな
く、浅い拡散層を形成する技術を提供する。 【構成】 半導体基板１に第１の不純物をイオン注入し
て半導体基板１中にアモルファス層７を形成した後、ア
モルファス層７とシリコン結晶との界面がピーク濃度と
なる加速電圧で、かつ新たなアモルファス層が形成され
ず、アモルファス層とシリコン界面のダメージ層をアモ
ルファス化するドーズ量で第２の不純物をイオン注入し
てアモルファス層７とシリコン結晶との界面に生じたダ
メージ層７´を回復し、次いで、不純物拡散層８を形成
するための第３の不純物（ＢＦ2)をイオン注入すること
により、第３の不純物のチャネルリング現象をアモルフ
ァス層７によって抑制する。
く、浅い拡散層を形成する技術を提供する。 【構成】 半導体基板１に第１の不純物をイオン注入し
て半導体基板１中にアモルファス層７を形成した後、ア
モルファス層７とシリコン結晶との界面がピーク濃度と
なる加速電圧で、かつ新たなアモルファス層が形成され
ず、アモルファス層とシリコン界面のダメージ層をアモ
ルファス化するドーズ量で第２の不純物をイオン注入し
てアモルファス層７とシリコン結晶との界面に生じたダ
メージ層７´を回復し、次いで、不純物拡散層８を形成
するための第３の不純物（ＢＦ2)をイオン注入すること
により、第３の不純物のチャネルリング現象をアモルフ
ァス層７によって抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、半導体基板に形成される拡散層
のシャロー化に適用して有効な技術に関するものであ
る。
製造技術に関し、特に、半導体基板に形成される拡散層
のシャロー化に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】近年、微細化が進む半導体集積回路装置
（ＬＳＩ）の製造プロセスでは、シリコンなどの半導体
基板に浅い拡散層（ｐｎ接合）を形成する技術（シャロ
ー化技術）が重要な課題となっている。
（ＬＳＩ）の製造プロセスでは、シリコンなどの半導体
基板に浅い拡散層（ｐｎ接合）を形成する技術（シャロ
ー化技術）が重要な課題となっている。
【０００３】上記した拡散層のシャロー化技術の一つ
に、拡散層形成のためのイオン注入工程に先立って、半
導体基板にＧｅなどのイオンを注入し、基板表面の浅い
領域にアモルファス層を形成する技術が知られている。
に、拡散層形成のためのイオン注入工程に先立って、半
導体基板にＧｅなどのイオンを注入し、基板表面の浅い
領域にアモルファス層を形成する技術が知られている。
【０００４】このようなアモルファス層を基板表面の浅
い領域に形成すると、拡散層形成のための不純物を基板
にイオン注入した際、この不純物の一部がシリコン結晶
原子と衝突することなく深い位置まで侵入する、いわゆ
るチャネルリング現象がこのアモルファス層によって抑
制されるため、浅い拡散層を形成することが可能とな
る。
い領域に形成すると、拡散層形成のための不純物を基板
にイオン注入した際、この不純物の一部がシリコン結晶
原子と衝突することなく深い位置まで侵入する、いわゆ
るチャネルリング現象がこのアモルファス層によって抑
制されるため、浅い拡散層を形成することが可能とな
る。
【０００５】
【発明が解決しようとする課題】ところが、半導体基板
中に前記のようなアモルファス層を形成する従来技術に
対しては、このアモルファス層とシリコン結晶との界面
に生じるダメージ層（点欠陥）によって接合リーク電流
が増大し、半導体素子の電気特性が劣化する虞れがある
という問題点が指摘されている。
中に前記のようなアモルファス層を形成する従来技術に
対しては、このアモルファス層とシリコン結晶との界面
に生じるダメージ層（点欠陥）によって接合リーク電流
が増大し、半導体素子の電気特性が劣化する虞れがある
という問題点が指摘されている。
【０００６】そこで、本発明の目的は、半導体素子の電
気特性を劣化させることなく、浅い拡散層を形成するこ
とのできる技術を提供することにある。
気特性を劣化させることなく、浅い拡散層を形成するこ
とのできる技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】(1).請求項１記載の発明は、半導体基板に
不純物をイオン注入して拡散層を形成する際、前記半導
体基板の拡散層形成領域に第１の不純物をイオン注入し
て前記半導体基板中にアモルファス層を形成した後、前
記アモルファス層と半導体結晶との界面がピーク濃度と
なる加速電圧で、かつ新たなアモルファス層が形成さ
れ、かつアモルファス層とシリコン界面のダメージ層を
アモルファス化するドーズ量で第２の不純物をイオン注
入し、次いで拡散層を形成するための第３の不純物をイ
オン注入する。
不純物をイオン注入して拡散層を形成する際、前記半導
体基板の拡散層形成領域に第１の不純物をイオン注入し
て前記半導体基板中にアモルファス層を形成した後、前
記アモルファス層と半導体結晶との界面がピーク濃度と
なる加速電圧で、かつ新たなアモルファス層が形成さ
れ、かつアモルファス層とシリコン界面のダメージ層を
アモルファス化するドーズ量で第２の不純物をイオン注
入し、次いで拡散層を形成するための第３の不純物をイ
オン注入する。
【００１０】(2).請求項４記載の発明は、半導体基板に
不純物をイオン注入して拡散層を形成する際、前記半導
体基板の拡散層形成領域に第１の不純物をイオン注入し
て前記半導体基板中にアモルファス層を形成した後、前
記半導体基板の表面に電子線を照射し、次いで拡散層を
形成するための第２の不純物をイオン注入する。
不純物をイオン注入して拡散層を形成する際、前記半導
体基板の拡散層形成領域に第１の不純物をイオン注入し
て前記半導体基板中にアモルファス層を形成した後、前
記半導体基板の表面に電子線を照射し、次いで拡散層を
形成するための第２の不純物をイオン注入する。
【００１１】
【作用】上記した手段(1) によれば、アモルファス層を
形成した半導体基板に第２の不純物をイオン注入するこ
とにより、アモルファス層と半導体結晶との界面に生じ
たダメージ層が回復され、次いで、拡散層を形成するた
めの第３の不純物をイオン注入すると、この不純物のチ
ャネルリング現象がアモルファス層によって抑制される
ため、半導体素子の電気特性を劣化させることなく、浅
い拡散層を形成することが可能となる。
形成した半導体基板に第２の不純物をイオン注入するこ
とにより、アモルファス層と半導体結晶との界面に生じ
たダメージ層が回復され、次いで、拡散層を形成するた
めの第３の不純物をイオン注入すると、この不純物のチ
ャネルリング現象がアモルファス層によって抑制される
ため、半導体素子の電気特性を劣化させることなく、浅
い拡散層を形成することが可能となる。
【００１２】上記した手段(2) によれば、アモルファス
層を形成した半導体基板の表面に電子線を照射すること
により、アモルファス層と半導体結晶との界面に生じた
ダメージ層が回復され、次いで、拡散層を形成するため
の第２の不純物をイオン注入すると、この不純物のチャ
ネルリング現象がアモルファス層によって抑制されるた
め、半導体素子の電気特性を劣化させることなく、浅い
拡散層を形成することが可能となる。
層を形成した半導体基板の表面に電子線を照射すること
により、アモルファス層と半導体結晶との界面に生じた
ダメージ層が回復され、次いで、拡散層を形成するため
の第２の不純物をイオン注入すると、この不純物のチャ
ネルリング現象がアモルファス層によって抑制されるた
め、半導体素子の電気特性を劣化させることなく、浅い
拡散層を形成することが可能となる。
【００１３】
【実施例】本発明の一実施例である半導体集積回路装置
の製造方法を図１〜図５を用いて説明する。
の製造方法を図１〜図５を用いて説明する。
【００１４】本実施例は、シリコン単結晶からなる半導
体基板にＭＩＳＦＥＴ(Metal Insulator Semiconductor
Field Effect Transistor) の不純物拡散層（ソース領
域およびドレイン領域）を形成する工程に適用したもの
である。
体基板にＭＩＳＦＥＴ(Metal Insulator Semiconductor
Field Effect Transistor) の不純物拡散層（ソース領
域およびドレイン領域）を形成する工程に適用したもの
である。
【００１５】まず、図１に示すように、常法に従って、
ｐ- 型のシリコン単結晶からなる半導体基板１にｎ型の
ウエル２を形成し、このウエル２の主面のフィールド絶
縁膜３で囲まれた活性領域に酸化シリコン膜からなる薄
い絶縁膜４を形成する。続いて、この絶縁膜４上に多結
晶シリコン膜、酸化シリコン膜からなる絶縁膜５をＣＶ
Ｄ法で順次堆積し、この多結晶シリコン膜および絶縁膜
５をエッチングしてＭＩＳＦＥＴのゲート電極６を形成
する。
ｐ- 型のシリコン単結晶からなる半導体基板１にｎ型の
ウエル２を形成し、このウエル２の主面のフィールド絶
縁膜３で囲まれた活性領域に酸化シリコン膜からなる薄
い絶縁膜４を形成する。続いて、この絶縁膜４上に多結
晶シリコン膜、酸化シリコン膜からなる絶縁膜５をＣＶ
Ｄ法で順次堆積し、この多結晶シリコン膜および絶縁膜
５をエッチングしてＭＩＳＦＥＴのゲート電極６を形成
する。
【００１６】次に、図２に示すように、半導体基板１に
Ｇｅをイオン注入する。このイオン注入の加速電圧は、
例えば２０ｋｅＶ、Ｇｅのドーズ量は、例えば２×１０
14/cm2である。このイオン注入により、半導体基板１の
ソース、ドレイン形成領域にアモルファス層７が形成さ
れる。
Ｇｅをイオン注入する。このイオン注入の加速電圧は、
例えば２０ｋｅＶ、Ｇｅのドーズ量は、例えば２×１０
14/cm2である。このイオン注入により、半導体基板１の
ソース、ドレイン形成領域にアモルファス層７が形成さ
れる。
【００１７】次に、図３に示すように、アモルファス層
７を形成した半導体基板１にＳｎをイオン注入する。こ
のイオン注入は、アモルファス層７とシリコン結晶との
界面がピーク濃度となる加速電圧（例えば３０ｋｅＶ）
で行い、かつ新たなアモルファス層が形成されない低ド
ーズ量（例えば4.３×１０13/cm2）で行う。このイオン
注入により、上記アモルファス層７とシリコン結晶との
界面に生じたダメージ層７´を回復されやすい状態にす
る。
７を形成した半導体基板１にＳｎをイオン注入する。こ
のイオン注入は、アモルファス層７とシリコン結晶との
界面がピーク濃度となる加速電圧（例えば３０ｋｅＶ）
で行い、かつ新たなアモルファス層が形成されない低ド
ーズ量（例えば4.３×１０13/cm2）で行う。このイオン
注入により、上記アモルファス層７とシリコン結晶との
界面に生じたダメージ層７´を回復されやすい状態にす
る。
【００１８】次に、図４に示すように、半導体基板１に
ＢＦ2 をイオン注入して、ｐ型の不純物拡散層８を形成
する。このイオン注入の加速電圧は、例えば６ｋｅＶ、
ＢＦ2 のドーズ量は、例えば２×１０15/cm2である。
ＢＦ2 をイオン注入して、ｐ型の不純物拡散層８を形成
する。このイオン注入の加速電圧は、例えば６ｋｅＶ、
ＢＦ2 のドーズ量は、例えば２×１０15/cm2である。
【００１９】図５は、半導体基板１にイオン注入された
上記３種の不純物（Ｇｅ、ＳｎおよびＢＦ2)の深さ方向
の濃度分布である。同図に示すように、ＢＦ2 のチャネ
ルリング現象がアモルファス層７の存在によって抑制さ
れ、不純物拡散層８とウエル２との接合面が極めて浅く
欠陥が少なく形成される。
上記３種の不純物（Ｇｅ、ＳｎおよびＢＦ2)の深さ方向
の濃度分布である。同図に示すように、ＢＦ2 のチャネ
ルリング現象がアモルファス層７の存在によって抑制さ
れ、不純物拡散層８とウエル２との接合面が極めて浅く
欠陥が少なく形成される。
【００２０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２１】前記実施例では、アモルファス層７を形成
するための不純物としてＧｅを用いたが、これに限定さ
れるものではなく、 IIIｂ族、 IＶｂ族またはＶｂ族の
元素（例えばＳｉ、Ａｓ、Ｓｂ、Ｓｎなど）を用いても
よい。
するための不純物としてＧｅを用いたが、これに限定さ
れるものではなく、 IIIｂ族、 IＶｂ族またはＶｂ族の
元素（例えばＳｉ、Ａｓ、Ｓｂ、Ｓｎなど）を用いても
よい。
【００２２】前記実施例では、アモルファス層７とシリ
コン結晶との界面に生じたダメージ層を回復するために
Ｓｎをイオン注入したが、これに限定されるものではな
く、IIIｂ族、 IＶｂ族またはＶｂ族の元素（例えばＳ
ｉ、Ａｓ、Ｓｂ、Ｓｎなど）を複数回イオン注入しても
よい。
コン結晶との界面に生じたダメージ層を回復するために
Ｓｎをイオン注入したが、これに限定されるものではな
く、IIIｂ族、 IＶｂ族またはＶｂ族の元素（例えばＳ
ｉ、Ａｓ、Ｓｂ、Ｓｎなど）を複数回イオン注入しても
よい。
【００２３】また、イオン注入でダメージ層を回復する
方法に代えて、アモルファス層７を形成した後、半導体
基板１の表面に電子線を照射してダメージ層を回復する
こともできる。
方法に代えて、アモルファス層７を形成した後、半導体
基板１の表面に電子線を照射してダメージ層を回復する
こともできる。
【００２４】前記実施例では、ｐチャネル型のＭＩＳＦ
ＥＴを形成する工程に適用したが、ｎチャネル型のＭＩ
ＳＦＥＴを形成する工程に適用することもできる。ま
た、ＭＩＳＦＥＴの不純物拡散層を形成する工程に限定
されるものではなく、他の半導体素子の拡散層を形成す
る工程に適用することもできる。
ＥＴを形成する工程に適用したが、ｎチャネル型のＭＩ
ＳＦＥＴを形成する工程に適用することもできる。ま
た、ＭＩＳＦＥＴの不純物拡散層を形成する工程に限定
されるものではなく、他の半導体素子の拡散層を形成す
る工程に適用することもできる。
【００２５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００２６】本発明によれば、半導体素子の電気特性を
劣化させることなく、浅い拡散層を形成することが可能
となるので、半導体集積回路装置の微細化を促進するこ
とができる。
劣化させることなく、浅い拡散層を形成することが可能
となるので、半導体集積回路装置の微細化を促進するこ
とができる。
【図１】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図３】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図５】半導体基板にイオン注入した３種の不純物の深
さ方向の濃度分布を示す図である。
さ方向の濃度分布を示す図である。
１ 半導体基板 ２ ウエル ３ フィールド絶縁膜 ４ 絶縁膜 ５ 絶縁膜 ６ ゲート電極 ７ アモルファス層 ７´ アモルファス層と結晶の界面のダメージ層 ８ 不純物拡散層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｆ 8617−4Ｍ Ｑ 9054−4Ｍ 29/78 ３０１ Ｐ (72)発明者 鈴木 匡 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 増田 弘生 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (4)
- 【請求項１】 半導体基板に不純物をイオン注入して拡
散層を形成する際、前記半導体基板の拡散層形成領域に
第１の不純物をイオン注入して前記半導体基板中にアモ
ルファス層を形成した後、前記アモルファス層と半導体
結晶との界面がピーク濃度となる加速電圧で、かつ新た
なアモルファス層が形成されず、前記アモルファス層と
シリコン界面のダメージ層とアモルファス化するドーズ
量で第２の不純物をイオン注入し、次いで拡散層を形成
するための第３の不純物をイオン注入することを特徴と
する半導体集積回路装置の製造方法。 - 【請求項２】 前記第２の不純物を複数回イオン注入し
た後、拡散層を形成するための前記第３の不純物をイオ
ン注入することを特徴とする請求項１記載の半導体集積
回路装置の製造方法。 - 【請求項３】 前記第１の不純物は、 IIIｂ族、 IＶｂ
族またはＶｂ族の元素であることを特徴とする請求項１
または２記載の半導体集積回路装置の製造方法。 - 【請求項４】 半導体基板に不純物をイオン注入して拡
散層を形成する際、前記半導体基板の拡散層形成領域に
第１の不純物をイオン注入して前記半導体基板中にアモ
ルファス層を形成した後、前記半導体基板の表面に電子
線を照射し、次いで拡散層を形成するための第２の不純
物をイオン注入することを特徴とする半導体集積回路装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290693A JPH06252087A (ja) | 1993-02-23 | 1993-02-23 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290693A JPH06252087A (ja) | 1993-02-23 | 1993-02-23 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252087A true JPH06252087A (ja) | 1994-09-09 |
Family
ID=12371941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3290693A Pending JPH06252087A (ja) | 1993-02-23 | 1993-02-23 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
-
1993
- 1993-02-23 JP JP3290693A patent/JPH06252087A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122403B2 (ja) | 半導体素子及びその製造方法 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JPS5893279A (ja) | 半導体装置の製造方法 | |
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| JPH06252087A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0519979B2 (ja) | ||
| US6740563B1 (en) | Amorphizing ion implant method for forming polysilicon emitter bipolar transistor | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP2856166B2 (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JP3207551B2 (ja) | 半導体装置の製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPH10242460A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP3253712B2 (ja) | 半導体装置の製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPH0437168A (ja) | 半導体装置及びその製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH02174236A (ja) | 半導体装置の製造方法 | |
| JPH05102466A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH06204419A (ja) | 半導体装置の製造方法 | |
| JPH021941A (ja) | 半導体装置の製造方法 |