JP4639040B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4639040B2 JP4639040B2 JP2003308187A JP2003308187A JP4639040B2 JP 4639040 B2 JP4639040 B2 JP 4639040B2 JP 2003308187 A JP2003308187 A JP 2003308187A JP 2003308187 A JP2003308187 A JP 2003308187A JP 4639040 B2 JP4639040 B2 JP 4639040B2
- Authority
- JP
- Japan
- Prior art keywords
- ions
- layer
- impurity
- semiconductor substrate
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明の第1の実施形態について図面を参照しながら説明する。
本発明の第2の実施形態について図面を参照しながら説明する。
以下、本発明の第3の実施形態に係る歪みシリコン層を有する半導体装置について図面を参照しながら説明する。
以下、本発明の第4の実施形態に係るレイズド・ソースドレイン(raised-s/d)構造を有する半導体装置を製造方法と共に説明する。
101 ゲート絶縁膜
102 ゲート電極
103 P型チャネル拡散層(第1の拡散層)
103A P型チャネル不純物層(不純物注入層)
104 Ge含有層
104A アモルファス層
105 N型高濃度拡散層(第4の拡散層)
106 N型エクステンション高濃度拡散層(第2の拡散層)
106A N型エクステンション高濃度不純物層
107 P型ポケット拡散層(第3の拡散層)
107A P型ポケット不純物層
108 サイドウォール
109 転位ループ欠陥層
110 バッファ層
111 歪みシリコン層
115 エピタキシャルシリコン層
Claims (15)
- シリコンからなる半導体基板におけるチャネル形成領域に、質量数が相対的に大きい重イオンからなる第1導電型の第1の不純物イオンをイオン注入することにより、前記チャネル形成領域に不純物注入層を形成する第1の工程と、
前記第1の工程の後に、前記半導体基板にIV族元素からなる第2の不純物イオンをイオン注入することにより、前記半導体基板の表面から前記不純物注入層よりも深い領域にまでアモルファス層を形成する第2の工程とを備え、
前記重イオンは、ホウ素イオンよりも重いP型となるイオン、又はヒ素イオンよりも重いN型となるイオンであり、
前記第1の工程において、前記第1の不純物イオンをイオン注入することにより、前記半導体基板の上部をアモルファス化し、
前記第2の工程において、前記第2の不純物イオンをイオン注入することにより、前記第1の不純物イオンの注入で形成されたアモルファス・クリスタル界面を基板の深さ方向に広げることを特徴とする半導体装置の製造方法。 - 前記第2の不純物イオンは、ゲルマニウムイオンであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体基板の面方位は、{100}面であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記半導体基板は、その上部にシリコンがエピタキシャル成長してなるエピタキシャル層を有していることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記半導体基板は、その上部に結晶格子が通常の格子定数よりも大きい歪みシリコン層を有していることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記重イオンはインジウムであることを特徴とする請求項1〜5のうちのいずれか1項に記載の半導体装置の製造方法。
- 前記重イオンの注入ドーズ量は5×1013/cm2 以上であることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記重イオンは、アンチモン又はビスマスであることを特徴とする請求項1〜5のうちのいずれか1項に記載の半導体装置の製造方法。
- 前記第2の工程よりも後に、第1の熱処理を行なうことにより、前記チャネル形成領域に、前記不純物注入層から前記第1の不純物イオンが拡散してなる第1導電型の第1の拡散層を形成する第3の工程と、
前記半導体基板の上にゲート絶縁膜と該ゲート絶縁膜の上にゲート電極とを選択的に形成する第4の工程と、
前記半導体基板に、前記ゲート電極をマスクとして第2導電型の第3の不純物イオンをイオン注入する第5の工程と、
前記半導体基板に対して第2の熱処理を行なうことにより、前記第3の不純物イオンが拡散してなり、接合位置が相対的に浅い第2導電型の第2の拡散層を形成する第6の工程とをさらに備えていることを特徴とする請求項1〜8のうちのいずれか1項に記載の半導体装置の製造方法。 - 前記第1の熱処理は、昇温レートを100℃/秒以上とし、加熱温度を850℃〜1050℃とし、該加熱のピーク温度を最大で10秒間保持するか、又は該ピーク温度を保持しない急速熱処理であることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記第2の工程と前記第3の工程との間に、
前記不純物注入層から第1の不純物イオンが拡散せず且つ前記アモルファス層の結晶性を回復する温度で第3の熱処理を行なうことにより、前記第1の不純物イオンによる結晶ダメージを回復する工程をさらに備えていることを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記第3の熱処理は、加熱温度が400℃〜600℃であることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記第3の熱処理の加熱時間は1時間〜20時間であることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記第4の工程と前記第6の工程との間に、前記半導体基板に、前記ゲート電極をマスクとして第1導電型の第4の不純物イオンをイオン注入する工程をさらに備え、
前記第6の工程は、前記第2の熱処理により、前記第2の拡散層の下側に前記第4の不純物が拡散してなる第1導電型の第3の拡散層を形成する工程を含むことを特徴とする請求項10〜13のうちのいずれか1項に記載の半導体装置の製造方法。 - 前記第6の工程よりも後に、
前記ゲート電極の側面に絶縁膜からなるサイドウォールを形成する工程と、
前記ゲート電極及びサイドウォールをマスクとして、前記半導体基板に第2導電型の第5の不純物イオンをイオン注入した後、第4の熱処理を行なうことにより、前記第2の拡散層の外側に、前記第5の不純物イオンが拡散してなり且つ前記第2の拡散層よりも深い接合面を持つ第2導電型の第4の拡散層を形成する工程とをさらに備えていることを特徴とする請求項10〜14のうちのいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308187A JP4639040B2 (ja) | 2002-10-10 | 2003-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297513 | 2002-10-10 | ||
JP2003308187A JP4639040B2 (ja) | 2002-10-10 | 2003-09-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153246A JP2004153246A (ja) | 2004-05-27 |
JP4639040B2 true JP4639040B2 (ja) | 2011-02-23 |
Family
ID=32473561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308187A Expired - Fee Related JP4639040B2 (ja) | 2002-10-10 | 2003-09-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639040B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060068556A1 (en) | 2004-09-27 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP4854955B2 (ja) * | 2004-12-10 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4493536B2 (ja) | 2005-03-30 | 2010-06-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100861835B1 (ko) | 2006-08-31 | 2008-10-07 | 동부일렉트로닉스 주식회사 | 듀얼 게이트 cmos형 반도체 소자의 제조 방법 |
US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
WO2009057194A1 (ja) * | 2007-10-29 | 2009-05-07 | Unisantis Electronics (Japan) Ltd. | 半導体構造及び当該半導体構造の製造方法 |
US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP4912513B2 (ja) | 2010-03-08 | 2012-04-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 固体撮像装置 |
US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307114A (ja) * | 1999-03-01 | 2000-11-02 | St Microelectronics | Si−Ge合金にインジウムを注入したトランジスタ及び製造方法 |
JP2002033477A (ja) * | 2000-07-13 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2002083819A (ja) * | 2000-06-20 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002270504A (ja) * | 2001-03-06 | 2002-09-20 | Sharp Corp | 半導体基板、半導体装置及びそれらの製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2700320B2 (ja) * | 1988-02-23 | 1998-01-21 | 日本電信電話株式会社 | 半導体装置の製造方法 |
JPH0434942A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体装置の製造方法 |
JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
JP2534608B2 (ja) * | 1993-01-18 | 1996-09-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2856166B2 (ja) * | 1996-08-13 | 1999-02-10 | 日本電気株式会社 | Mosfetおよびその製造方法 |
JPH11168069A (ja) * | 1997-12-03 | 1999-06-22 | Nec Corp | 半導体装置の製造方法 |
-
2003
- 2003-09-01 JP JP2003308187A patent/JP4639040B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307114A (ja) * | 1999-03-01 | 2000-11-02 | St Microelectronics | Si−Ge合金にインジウムを注入したトランジスタ及び製造方法 |
JP2002083819A (ja) * | 2000-06-20 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002033477A (ja) * | 2000-07-13 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2002270504A (ja) * | 2001-03-06 | 2002-09-20 | Sharp Corp | 半導体基板、半導体装置及びそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004153246A (ja) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4639040B2 (ja) | 半導体装置の製造方法 | |
US20070063275A1 (en) | Semiconductor device and method for fabricating the same | |
US7169675B2 (en) | Material architecture for the fabrication of low temperature transistor | |
US6333217B1 (en) | Method of forming MOSFET with channel, extension and pocket implants | |
TWI236707B (en) | Manufacturing method of semiconductor substrate | |
KR100630767B1 (ko) | 에피택셜 영역을 구비하는 모스 트랜지스터의 제조방법 | |
US8404540B2 (en) | Device and method of reducing junction leakage | |
US6051473A (en) | Fabrication of raised source-drain transistor devices | |
US6403433B1 (en) | Source/drain doping technique for ultra-thin-body SOI MOS transistors | |
US6362063B1 (en) | Formation of low thermal budget shallow abrupt junctions for semiconductor devices | |
US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2006019727A (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び/又は延長部をもつ、歪みp型mosfetの構造及びこれを製造する方法 | |
JP2008085253A (ja) | 半導体装置の製造方法 | |
KR20040071687A (ko) | 초 미세 접합부 형성 방법 | |
US6432802B1 (en) | Method for fabricating semiconductor device | |
US7071069B2 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
US20060275964A1 (en) | Semiconductor device and method for fabricating the same | |
JP3481223B2 (ja) | 半導体装置の製造方法 | |
US6720632B2 (en) | Semiconductor device having diffusion layer formed using dopant of large mass number | |
US7927954B2 (en) | Method for fabricating strained-silicon metal-oxide semiconductor transistors | |
US8999861B1 (en) | Semiconductor structure with substitutional boron and method for fabrication thereof | |
JP3919462B2 (ja) | 半導体装置及びその製造方法 | |
US6767808B2 (en) | Method for fabricating semiconductor device | |
US20040115889A1 (en) | Ultra shallow junction formation | |
JP3574613B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080620 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080711 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |