JP2000307114A - Ｓｉ−Ｇｅ合金にインジウムを注入したトランジスタ及び製造方法 - Google Patents
Ｓｉ−Ｇｅ合金にインジウムを注入したトランジスタ及び製造方法Info
- Publication number
- JP2000307114A JP2000307114A JP2000051448A JP2000051448A JP2000307114A JP 2000307114 A JP2000307114 A JP 2000307114A JP 2000051448 A JP2000051448 A JP 2000051448A JP 2000051448 A JP2000051448 A JP 2000051448A JP 2000307114 A JP2000307114 A JP 2000307114A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- indium
- layer
- alloy
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 47
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 239000000956 alloy Substances 0.000 title claims abstract description 29
- 229910045601 alloy Inorganic materials 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910008310 Si—Ge Inorganic materials 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 27
- 229910006990 Si1-xGex Inorganic materials 0.000 claims abstract description 12
- 229910007020 Si1−xGex Inorganic materials 0.000 claims abstract description 12
- 238000009826 distribution Methods 0.000 claims abstract description 12
- 238000000407 epitaxy Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 239000002131 composite material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010561 standard procedure Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Abstract
(57)【要約】
【課題】 本発明の課題は注入されたインジウムが安定
な逆行性分布を持ち、特性が改善されたインジウム注入
トランジスタの提供、及びその製造方法である。 【解決手段】 本発明による新しいトランジスタはシリ
コンチャネル領域に埋設したSi1-xGex合金層を含む。そ
してこのｘは１０−５≦ｘ≦４×１０−１であり、好ま
しくは１０−４≦ｘ≦１０−１である。この合金内に一
定量のインジウムが注入され、注入されるインジウムの
量は１×１０１１から４×１０１５原子／ｃｍ２まで変
化し、好ましくは、５×１０１２から５×１０１３原子
／ｃｍ２である。本発明はＣＭＯＳトランジスタに応用
する。
な逆行性分布を持ち、特性が改善されたインジウム注入
トランジスタの提供、及びその製造方法である。 【解決手段】 本発明による新しいトランジスタはシリ
コンチャネル領域に埋設したSi1-xGex合金層を含む。そ
してこのｘは１０−５≦ｘ≦４×１０−１であり、好ま
しくは１０−４≦ｘ≦１０−１である。この合金内に一
定量のインジウムが注入され、注入されるインジウムの
量は１×１０１１から４×１０１５原子／ｃｍ２まで変
化し、好ましくは、５×１０１２から５×１０１３原子
／ｃｍ２である。本発明はＣＭＯＳトランジスタに応用
する。
Description
【０００１】
【発明の属する技術分野】本発明はSiGe合金にインジウ
ムを注入した新しいトランジスタ及びその製造方法に関
するものである。
ムを注入した新しいトランジスタ及びその製造方法に関
するものである。
【０００２】
【従来の技術】従来のシリコントランジスタのシリコン
チャネル（silicon channel）に、しきい電圧の調整の
ためにインジウム及びヒ素のような重イオンを注入する
と、トランジスタの動作特性が改善されることが知られ
ている。これはトランジスタの寸法が減少したときに、
これらの不純物（ドーパント；dopant）がしきい電圧の
低下をよりよく制御すること（短チャネル効果）を可能
とするからであり、そしてしきい値の下でのスロープの
劣化をよりよく制御することも可能とするからである。
さらに、インジウムは長いトランジスタのしきい電圧の
変化に関する特別の効果を与える（通常、長いトランジ
スタの場合この電圧は変わらない）。
チャネル（silicon channel）に、しきい電圧の調整の
ためにインジウム及びヒ素のような重イオンを注入する
と、トランジスタの動作特性が改善されることが知られ
ている。これはトランジスタの寸法が減少したときに、
これらの不純物（ドーパント；dopant）がしきい電圧の
低下をよりよく制御すること（短チャネル効果）を可能
とするからであり、そしてしきい値の下でのスロープの
劣化をよりよく制御することも可能とするからである。
さらに、インジウムは長いトランジスタのしきい電圧の
変化に関する特別の効果を与える（通常、長いトランジ
スタの場合この電圧は変わらない）。
【０００３】シリコンチャネルへのインジウムの注入は
当初、有効な逆行性の分布(retrograde profile)を持つ
が、引き続いて行われるトランジスタを製造するための
熱処理の間に、注入したインジウムが拡散し、当初の逆
行性分布が劣化する。さらに、インジウムはシリコン内
で活性になりづらく、このため電気的に活性なインジウ
ムの分布はインジウム注入の化学的分布と実質的に非常
に異なる。
当初、有効な逆行性の分布(retrograde profile)を持つ
が、引き続いて行われるトランジスタを製造するための
熱処理の間に、注入したインジウムが拡散し、当初の逆
行性分布が劣化する。さらに、インジウムはシリコン内
で活性になりづらく、このため電気的に活性なインジウ
ムの分布はインジウム注入の化学的分布と実質的に非常
に異なる。
【０００４】したがって、従来のインジウム注入をした
トランジスタ以上に改善された特性を持つトランジスタ
を提供することが望まれ、特に改善すべき特性はしきい
電圧（Ｖｔｈ）、しきい値の下でのスロープ（Ｓ）、短
チャネル効果（ＳＣＥ）、及びドレイン誘導の障壁降下
(drain-induced barrier lowering；ＤＩＢＬ)という点
である。
トランジスタ以上に改善された特性を持つトランジスタ
を提供することが望まれ、特に改善すべき特性はしきい
電圧（Ｖｔｈ）、しきい値の下でのスロープ（Ｓ）、短
チャネル効果（ＳＣＥ）、及びドレイン誘導の障壁降下
(drain-induced barrier lowering；ＤＩＢＬ)という点
である。
【０００５】
【発明が解決しようとする課題】従って本発明の課題
は、注入されたインジウムが安定な逆行性分布であっ
て、その分布が注入されたインジウムの当初の化学的分
布と同様であるインジウム注入トランジスタを提供する
ことである。
は、注入されたインジウムが安定な逆行性分布であっ
て、その分布が注入されたインジウムの当初の化学的分
布と同様であるインジウム注入トランジスタを提供する
ことである。
【０００６】本発明の課題はまた、従来技術のトランジ
スタ以上に改善された特性を持つインジウム注入トラン
ジスタを提供することである。
スタ以上に改善された特性を持つインジウム注入トラン
ジスタを提供することである。
【０００７】本発明の課題はまた、上記に規定したイン
ジウム注入トランジスタを製造する方法を提供すること
である。
ジウム注入トランジスタを製造する方法を提供すること
である。
【０００８】
【課題を解決するための手段】上記の課題は本発明によ
るインジウム注入トランジスタの製造によって達成さ
れ、シリコンチャネル領域は、ｘの範囲が１０−５≦x
≦４×１０−１であり、好ましくは１０−４≦x≦１０
−１の範囲であるSi1-xGex合金の埋設層(buried layer)
を含み、その層に一定量のインジウムが注入される。そ
の埋設したSi1-xGe x合金層に注入されるインジウムの量
は一般的に１×１０１１原子／ｃｍ２から４×１０１５
原子／ｃｍ２であり、好ましくは５×１０１２原子／ｃ
ｍ２から５×１０１３原子／ｃｍ２である。
るインジウム注入トランジスタの製造によって達成さ
れ、シリコンチャネル領域は、ｘの範囲が１０−５≦x
≦４×１０−１であり、好ましくは１０−４≦x≦１０
−１の範囲であるSi1-xGex合金の埋設層(buried layer)
を含み、その層に一定量のインジウムが注入される。そ
の埋設したSi1-xGe x合金層に注入されるインジウムの量
は一般的に１×１０１１原子／ｃｍ２から４×１０１５
原子／ｃｍ２であり、好ましくは５×１０１２原子／ｃ
ｍ２から５×１０１３原子／ｃｍ２である。
【０００９】上に記載したように、本発明によるトラン
ジスタは、安定で電気的に活性なインジウム注入の逆行
性分布をもち、インジウムの化学的注入の分布と非常に
よく似ている。そして、しきい電圧、しきい値の下での
スロープ、短チャネル効果、ドレイン誘導の障壁降下の
ような性質が十分に改善される。
ジスタは、安定で電気的に活性なインジウム注入の逆行
性分布をもち、インジウムの化学的注入の分布と非常に
よく似ている。そして、しきい電圧、しきい値の下での
スロープ、短チャネル効果、ドレイン誘導の障壁降下の
ような性質が十分に改善される。
【００１０】本発明はまた、上に規定したインジウム注
入トランジスタを製造する第１の方法に関連し、以下の
ものを含む。 ａ）シリコン基板表面の少なくとも１つの領域上での多
層複合膜の生成であって、前記領域はトランジスタのチ
ャネル領域を形成し、前記多層複合膜は順に基板の面か
ら少なくとも１つのSi1-xGex合金層、及びこのSi1-xGex
合金層上に外側のシリコン層を含む。ここでｘは１０
−５≦ｘ≦４×１０−１であり、好ましくは１０−４≦
ｘ≦１０−１である。 ｂ）Si1-xGex合金層に一定量のインジウムを注入する。 ｃ）トランジスタのチャネル領域に一定量のインジウム
を注入した埋設したSi 1-xGex合金層を含むトランジスタ
を製造する方法。
入トランジスタを製造する第１の方法に関連し、以下の
ものを含む。 ａ）シリコン基板表面の少なくとも１つの領域上での多
層複合膜の生成であって、前記領域はトランジスタのチ
ャネル領域を形成し、前記多層複合膜は順に基板の面か
ら少なくとも１つのSi1-xGex合金層、及びこのSi1-xGex
合金層上に外側のシリコン層を含む。ここでｘは１０
−５≦ｘ≦４×１０−１であり、好ましくは１０−４≦
ｘ≦１０−１である。 ｂ）Si1-xGex合金層に一定量のインジウムを注入する。 ｃ）トランジスタのチャネル領域に一定量のインジウム
を注入した埋設したSi 1-xGex合金層を含むトランジスタ
を製造する方法。
【００１１】本発明の注入方法の好ましい方法において
は、多層複合膜は三層の複合膜を含み、基板の面から順
に、シリコンの第１層、Si1-xGex合金の第２層、外側の
シリコンの第３層を含む。
は、多層複合膜は三層の複合膜を含み、基板の面から順
に、シリコンの第１層、Si1-xGex合金の第２層、外側の
シリコンの第３層を含む。
【００１２】Si1-xGex合金層の厚さは適当なインジウム
の注入を可能とするのに十分でなければならず、一般的
に６０ｎｍ程度である。
の注入を可能とするのに十分でなければならず、一般的
に６０ｎｍ程度である。
【００１３】Si1-xGex合金層上のシリコン層は少なくと
も５ｎｍの厚さでなければならない。
も５ｎｍの厚さでなければならない。
【００１４】三層複合膜において、シリコンの第１層の
厚さは重要ではなく、一般的に１００ｎｍ以下である。
厚さは重要ではなく、一般的に１００ｎｍ以下である。
【００１５】表面のシリコン層の使用は、トランジスタ
の標準的製造方法のステップとこの第１の方法との互換
性をとることを目的とする。
の標準的製造方法のステップとこの第１の方法との互換
性をとることを目的とする。
【００１６】多層膜は下で述べる従来の方法における選
択的、または非選択的エピタクシによって作ることがで
きる。
択的、または非選択的エピタクシによって作ることがで
きる。
【００１７】よく知られるように、絶縁材料を満たした
溝(trench)を作ることはトランジスタにおいて一般的で
ある。溝のエッチング、及び絶縁材料（例としてSiO2）
を満たすことは多層膜の形成後に実行してもよいし、下
で特別に述べられるように形成前に行ってもよい。
溝(trench)を作ることはトランジスタにおいて一般的で
ある。溝のエッチング、及び絶縁材料（例としてSiO2）
を満たすことは多層膜の形成後に実行してもよいし、下
で特別に述べられるように形成前に行ってもよい。
【００１８】それからトランジスタの完成は従来の標準
的製造方法のステップを使用して行われる。
的製造方法のステップを使用して行われる。
【００１９】本発明はまた、上に規定したインジウム注
入トランジスタを製造する第２の方法に関連し、以下の
ものを含む。 ａ）シリコン基板の少なくとも１つの領域に一定量のゲ
ルマニウムを注入することであり、前記領域がトランジ
スタのチャネル領域を形成し、前記領域において、ｘの
範囲が１０−５≦ｘ≦４×１０−１であり、好ましくは
１０−４≦ｘ≦１０−１である埋設したSi1-xGex合金の
層を形成する。 ｂ）Si1-xGex合金層に一定量のインジウムを注入する。 ｃ）トランジスタのチャネル領域に一定量のインジウム
を注入した埋設したSi 1-xGex合金層を含むトランジスタ
を製造する方法。
入トランジスタを製造する第２の方法に関連し、以下の
ものを含む。 ａ）シリコン基板の少なくとも１つの領域に一定量のゲ
ルマニウムを注入することであり、前記領域がトランジ
スタのチャネル領域を形成し、前記領域において、ｘの
範囲が１０−５≦ｘ≦４×１０−１であり、好ましくは
１０−４≦ｘ≦１０−１である埋設したSi1-xGex合金の
層を形成する。 ｂ）Si1-xGex合金層に一定量のインジウムを注入する。 ｃ）トランジスタのチャネル領域に一定量のインジウム
を注入した埋設したSi 1-xGex合金層を含むトランジスタ
を製造する方法。
【００２０】第２の方法において、ゲルマニウムの注入
量は所望の組成のSi1-xGex層を得られるようにし、注入
は適当な深さにSi1-xGex層を埋設するようにしなければ
ならず、その深さは少なくとも５ｎｍの深さである。
量は所望の組成のSi1-xGex層を得られるようにし、注入
は適当な深さにSi1-xGex層を埋設するようにしなければ
ならず、その深さは少なくとも５ｎｍの深さである。
【００２１】ゲルマニウム注入は所望のSi1-xGex層を得
ることが可能な任意の従来の注入方法によって実行する
ことができる。たとえば、注入量が１０１２原子／ｃｍ
２から１０１６原子／ｃｍ２であり、エネルギーが２０
ｋｅＶから３００ｋｅＶである従来のゲルマニウム注入
は本発明による埋設したSi1-xGexの生成に最適である。
ることが可能な任意の従来の注入方法によって実行する
ことができる。たとえば、注入量が１０１２原子／ｃｍ
２から１０１６原子／ｃｍ２であり、エネルギーが２０
ｋｅＶから３００ｋｅＶである従来のゲルマニウム注入
は本発明による埋設したSi1-xGexの生成に最適である。
【００２２】トランジスタの完成は完全に従来の方法で
達成される。この場合においても、埋設したSi1-xGex合
金層の形成前又は後に、溝をエッチングし、絶縁材料を
満たして良い。
達成される。この場合においても、埋設したSi1-xGex合
金層の形成前又は後に、溝をエッチングし、絶縁材料を
満たして良い。
【００２３】
【発明の実施の形態】ゲート幅が１８μｍで、ゲート長
さが０．１１μｍである２つのインジウム注入したトラ
ンジスタが製造された。
さが０．１１μｍである２つのインジウム注入したトラ
ンジスタが製造された。
【００２４】第１のトランジスタ（Ｔ１）はインジウム
を注入した従来のトランジスタであり、インジウムは純
シリコンに作られたチャネル領域に注入された。
を注入した従来のトランジスタであり、インジウムは純
シリコンに作られたチャネル領域に注入された。
【００２５】第２のトランジスタ（Ｔ２）は本発明によ
るインジウムを注入したトランジスタであり、本発明の
第１の方法によるシリコン基板の三層膜Si(５０ｎｍ)／
Si1-xGex(６０ｎｍ)／Si（１０ｎｍ）の選択的エピタク
シ堆積によって、埋設したSi 1-xGex（ｘ＝０．０７）合
金層が作られた。
るインジウムを注入したトランジスタであり、本発明の
第１の方法によるシリコン基板の三層膜Si(５０ｎｍ)／
Si1-xGex(６０ｎｍ)／Si（１０ｎｍ）の選択的エピタク
シ堆積によって、埋設したSi 1-xGex（ｘ＝０．０７）合
金層が作られた。
【００２６】Ｔ１及びＴ２の両トランジスタに関し、注
入エネルギーが１７０ｋｅＶで、注入量が１０１３原子
／ｃｍ２である同条件での従来のインジウム注入が実行
された。
入エネルギーが１７０ｋｅＶで、注入量が１０１３原子
／ｃｍ２である同条件での従来のインジウム注入が実行
された。
【００２７】得られた２つのトランジスタＴ１とＴ２の
特性を比較した。結果を表１に示す。
特性を比較した。結果を表１に示す。
【００２８】
【表１】 Ｖｄ＝ドレイン電圧 Ｖｇ＝ゲート電圧 Ｖｔｈ＝しきい電圧 Ｖｏｆｆ＝漏れ電圧 Ｉｄ＝ドレイン電流 Ｉｏｎ＝供給電流 Ｉｏｆｆ＝漏れ電流 Ｓ＝しきい値の下でのスロープ ＳＣＥ＝短チャネル効果 ＤＩＢＬ＝ドレイン誘導の障壁降下
【００２９】表１の結果は本発明によるトランジスタＴ
２が十分に改善された特性を持っていることを示してお
り、そのような特性としては、より高いしきい電圧、そ
してそれによる小さな漏れ電流、より低いしきい値の下
でのスロープ、及び減少したスモールサイズ効果（ＳＣ
Ｅ、ＤＩＢＬ）がある。
２が十分に改善された特性を持っていることを示してお
り、そのような特性としては、より高いしきい電圧、そ
してそれによる小さな漏れ電流、より低いしきい値の下
でのスロープ、及び減少したスモールサイズ効果（ＳＣ
Ｅ、ＤＩＢＬ）がある。
【００３０】Ｔ１、Ｔ２の両トランジスタについて、ゲ
ート電圧（Ｖｇ）に関するドレイン電流（Ｉｄ）は図１
及び図２に示され、低ドレイン電圧及び高ドレイン電圧
（Ｖ ｄ）に関して示される。
ート電圧（Ｖｇ）に関するドレイン電流（Ｉｄ）は図１
及び図２に示され、低ドレイン電圧及び高ドレイン電圧
（Ｖ ｄ）に関して示される。
【００３１】図１及び図２に示す様に、トランジスタＴ
２はトランジスタＴ１よりも非常に良いしきい値の下で
のスロープ（Ｓ）を持ち、理想的な値である６０ｍＶ／
ｄｅｃａｄｅに近い。
２はトランジスタＴ１よりも非常に良いしきい値の下で
のスロープ（Ｓ）を持ち、理想的な値である６０ｍＶ／
ｄｅｃａｄｅに近い。
【００３２】図３は２つのトランジスタＴ１及びＴ２に
ついて、ゲート長に関するしきい電圧（Ｖｔｈ）のグラ
フであり、本発明によるSiGe合金層へのインジウムの注
入が、結果としてより高い電気的に活性なドーピングを
生じ、このため短チャネル効果をより良く制御する。
ついて、ゲート長に関するしきい電圧（Ｖｔｈ）のグラ
フであり、本発明によるSiGe合金層へのインジウムの注
入が、結果としてより高い電気的に活性なドーピングを
生じ、このため短チャネル効果をより良く制御する。
【００３３】図４は本発明によるトランジスタの製造に
関する第１の実施方法を模式的に示している。
関する第１の実施方法を模式的に示している。
【００３４】本発明における第１の実施方法は、シリコ
ン基板１の面に三層膜２の非選択的なエピタキシャル成
長をすることで始まり、三層膜２はシリコンの第１層、
Si1- xGex(１０−５≦ｘ≦４×１０−１)合金の第２層、
及びシリコンの第３層を含む。ゲルマニウムの比率、及
びSi1-xGex層の厚さは、機械的応力が緩和しない条件を
満たすように選ばれる。
ン基板１の面に三層膜２の非選択的なエピタキシャル成
長をすることで始まり、三層膜２はシリコンの第１層、
Si1- xGex(１０−５≦ｘ≦４×１０−１)合金の第２層、
及びシリコンの第３層を含む。ゲルマニウムの比率、及
びSi1-xGex層の厚さは、機械的応力が緩和しない条件を
満たすように選ばれる。
【００３５】上記に示したように、２つのシリコン層は
標準的トランジスタ製造方法のステップ、特に酸化ステ
ップと互換性を持つ方法を可能とする。それからインジ
ウム注入が上に述べたように実行される。
標準的トランジスタ製造方法のステップ、特に酸化ステ
ップと互換性を持つ方法を可能とする。それからインジ
ウム注入が上に述べたように実行される。
【００３６】次に、従来の酸化珪素３と窒化珪素４を重
畳した層の生成、及びこれら２つの層のフォトリソグラ
フィー的なパターン形成によってハードマスクが形成さ
れる。
畳した層の生成、及びこれら２つの層のフォトリソグラ
フィー的なパターン形成によってハードマスクが形成さ
れる。
【００３７】それから、任意の従来の方法による溝５の
エッチングが続く。
エッチングが続く。
【００３８】その次に、従来技術を用いて溝５をSiO2の
ような絶縁材料で満たすことが続けられ、標準的方法の
ステップを使用してトランジスタを完成する。
ような絶縁材料で満たすことが続けられ、標準的方法の
ステップを使用してトランジスタを完成する。
【００３９】しかしながら、ゲルマニウムは酸素に対し
て高い反応性を持つので、溝５をSiO2で満たす前に、溝
を満たすSiO2と三層膜のゲルマニウムの相互反応を防ぐ
カプセル化（封止）材料の層、例としてシリコン・オキ
シニトライドでSiO2を分離することが好ましい。
て高い反応性を持つので、溝５をSiO2で満たす前に、溝
を満たすSiO2と三層膜のゲルマニウムの相互反応を防ぐ
カプセル化（封止）材料の層、例としてシリコン・オキ
シニトライドでSiO2を分離することが好ましい。
【００４０】三層膜の選択的エピタクシを伴う本発明の
第１の実施方法を図５を参照して説明する。この場合に
おいて、その方法はシリコン基板１に溝５を従来技術に
より形成し、絶縁材料でそれらの溝を満たすことから始
まる。本発明による三層膜２はそれから、選択的エピタ
クシによって堆積される。したがって、三層膜はｎ型及
びｐ型の活性領域にエピタキシャルに堆積することがで
きる。ｎ型活性領域だけでエピタクシを実行したい場
合、ｐ型活性領域をマスクする必要がある。
第１の実施方法を図５を参照して説明する。この場合に
おいて、その方法はシリコン基板１に溝５を従来技術に
より形成し、絶縁材料でそれらの溝を満たすことから始
まる。本発明による三層膜２はそれから、選択的エピタ
クシによって堆積される。したがって、三層膜はｎ型及
びｐ型の活性領域にエピタキシャルに堆積することがで
きる。ｎ型活性領域だけでエピタクシを実行したい場
合、ｐ型活性領域をマスクする必要がある。
【００４１】その次にインジウムが上に述べた従来の方
法で三層膜に注入され、標準的方法を使用してトランジ
スタは完成する。
法で三層膜に注入され、標準的方法を使用してトランジ
スタは完成する。
【００４２】本発明の第１のプロセスを三層膜の非選択
的エピタクシ、及び絶縁溝の先行形成で実施する方法を
図６のa及びbを参照して述べる。
的エピタクシ、及び絶縁溝の先行形成で実施する方法を
図６のa及びbを参照して述べる。
【００４３】前述したように、その方法は基板１のエッ
チングによって始まり、溝５の形成を行い、それから溝
は絶縁材料（SiO2）で満たされる。
チングによって始まり、溝５の形成を行い、それから溝
は絶縁材料（SiO2）で満たされる。
【００４４】その次に連続的な三層膜２、つまり全表面
にわたって非選択的なエピタキシャル成長が行われる。
それから次に、フォトリソグラフィー的にパターン形成
されたマスクを用いて、三層膜２が従来技術を用いてエ
ッチングされ、エッチングは酸化物で止められ、絶縁溝
５に対応する三層膜２が除去される。それから、上で述
べたようにインジウムが注入され、トランジスタが完成
する。
にわたって非選択的なエピタキシャル成長が行われる。
それから次に、フォトリソグラフィー的にパターン形成
されたマスクを用いて、三層膜２が従来技術を用いてエ
ッチングされ、エッチングは酸化物で止められ、絶縁溝
５に対応する三層膜２が除去される。それから、上で述
べたようにインジウムが注入され、トランジスタが完成
する。
【００４５】三層膜２をエッチングするために、溝５を
エッチングするマスクと同じマスクを使用してもよい。
エッチングするマスクと同じマスクを使用してもよい。
【００４６】図７はシリコン基板へのゲルマニウム注入
による本発明の第２の実施方法を模式的に示している。
による本発明の第２の実施方法を模式的に示している。
【００４７】上記に述べたように、シリコン基板１内の
絶縁溝５が形成された後、適当なパターンを形成する樹
脂マスクが表面に形成され、上に示したように、ゲルマ
ニウムが注入され、本発明のSi1-xGex合金層を形成す
る。それからインジウムが注入され、従来の方法でトラ
ンジスタが完成する。
絶縁溝５が形成された後、適当なパターンを形成する樹
脂マスクが表面に形成され、上に示したように、ゲルマ
ニウムが注入され、本発明のSi1-xGex合金層を形成す
る。それからインジウムが注入され、従来の方法でトラ
ンジスタが完成する。
【００４８】後述の方法は単純、高速、及び選択的にで
きるという利点があり、非常に低いゲルマニウム濃度を
可能とする。
きるという利点があり、非常に低いゲルマニウム濃度を
可能とする。
【００４９】
【発明の効果】本発明によると、注入されたインジウム
が安定な逆行性分布を持ち、特性が改善されたインジウ
ム注入トランジスタ、及びその製造方法が得られる。
が安定な逆行性分布を持ち、特性が改善されたインジウ
ム注入トランジスタ、及びその製造方法が得られる。
【図１】標準的なインジウム注入をしたＮＭＯＳトラン
ジスタのゲート電圧（Ｖｇ）関するドレイン電流
（Ｉｄ）のグラフであり、トランジスタのゲート長はＬ
ｇ＝０．１１μｍである。
ジスタのゲート電圧（Ｖｇ）関するドレイン電流
（Ｉｄ）のグラフであり、トランジスタのゲート長はＬ
ｇ＝０．１１μｍである。
【図２】本発明に従いSi1-xGex層（ｘ＝０．０７）にイ
ンジウム注入をしたＮＭＯＳトランジスタのゲート電圧
（Ｖｇ）に関するドレイン電流（Ｉｄ）のグラフであ
り、トランジスタのゲート長はＬｇ＝０．１１μｍであ
る。
ンジウム注入をしたＮＭＯＳトランジスタのゲート電圧
（Ｖｇ）に関するドレイン電流（Ｉｄ）のグラフであ
り、トランジスタのゲート長はＬｇ＝０．１１μｍであ
る。
【図３】図１、図２の各トランジスタのゲート長に関す
るしきい電圧（Ｖｔｈ）のグラフ。
るしきい電圧（Ｖｔｈ）のグラフ。
【図４】絶縁溝の形成前に三層膜の非選択的エピタクシ
をする本発明の第１の実施方法を表した模式図。
をする本発明の第１の実施方法を表した模式図。
【図５】絶縁溝の形成後に三層膜の選択的エピタクシを
する本発明の第１の実施方法を表した模式図。
する本発明の第１の実施方法を表した模式図。
【図６】溝の形成後に三層膜の非選択的エピタクシをす
る本発明の第１の実施方法を表した模式図。
る本発明の第１の実施方法を表した模式図。
【図７】本発明の第２の実施方法を表した模式図。
１ シリコン基板 ２ 三層膜 ３ 酸化珪素 ４ 窒化珪素 ５ 溝
Claims (12)
- 【請求項１】インジウムを注入したトランジスタであっ
て、シリコンチャネル領域に、ｘが１０−５≦ｘ≦４×
１０−１であり、好ましくは１０−４≦ｘ≦１０−１で
ある埋設したSi1-xGex合金の層を含み、前記領域に一定
量のインジウムを注入したトランジスタ。 - 【請求項２】注入するインジウムの量が１×１０１１原
子／ｃｍ２から４×１０１５原子／ｃｍ２であり、好ま
しくは５×１０１２原子／ｃｍ２から５×１０ １３原子
／ｃｍ２である請求項１に記載のトランジスタ。 - 【請求項３】注入されたインジウムが安定で、逆行性の
電気的に活性な注入分布を持ち、前記分布がインジウム
の逆行性の化学的注入分布と同じである請求項１または
２に記載のトランジスタ。 - 【請求項４】請求項１から３のいずれかに記載されるト
ランジスタを製造する方法であって、 シリコン基板表面の少なくとも１つの領域に多層複合膜
を生成するステップを含み、前記領域が該トランジスタ
のチャネル領域を形成し、該多層複合膜が順に該基板の
面から、少なくとも１つのSi1-xGex合金の層、及び外側
のシリコン層を含み、ｘが１０−５≦ｘ≦４×１０−１
であり、好ましくは１０−４≦ｘ≦１０ −１であり、 前記Si1-xGex合金層に一定量のインジウムを注入するス
テップを含み、 トランジスタのチャネル領域に一定量のインジウムを注
入した埋設したSi1-xGex合金層を含むトランジスタを製
造する方法。 - 【請求項５】前記多層膜の外側のシリコン層が少なくと
も５ｎｍの厚さである請求項４に記載の方法。 - 【請求項６】前記多層複合膜が三層の膜であって、基板
の最初の面とSi1-xGex合金層の間にシリコン層を含む請
求項４または５に記載の方法。 - 【請求項７】前記多層複合膜の層が選択的、または非選
択的エピタクシによって堆積される請求項４、５または
６に記載の方法。 - 【請求項８】前記多層複合膜の堆積の前又は後に、絶縁
溝をエッチングして、絶縁溝を絶縁材料で満たすことを
含む請求項４から７のいずれかに記載の方法。 - 【請求項９】請求項１から３のいずれかに記載のトラン
ジスタの製造方法であって、 シリコン基板の少なくとも１つのトランジスタのチャネ
ル領域に、ｘが１０− ５≦ｘ≦４×１０−１であり、好
ましくは１０−４≦ｘ≦１０−１である埋設したSi1-xG
ex合金の層を形成するようゲルマニウムを注入するステ
ップと、 前記Si1-xGex合金層に一定量のインジウムを注入するス
テップとを含み、 トランジスタのチャネル領域に一定量のインジウムを注
入した埋設したSi1-xGex合金層を含むトランジスタを製
造する方法。 - 【請求項１０】注入するゲルマニウムの量が１０１２原
子／ｃｍ２から１０１ ６原子／ｃｍ２である請求項９に
記載の方法。 - 【請求項１１】ゲルマニウムの注入エネルギーが２０ｋ
ｅＶから３００ｋｅＶである請求項１０に記載の方法。 - 【請求項１２】ゲルマニウムの注入前にシリコン基板の
絶縁溝をエッチングし、溝を絶縁材料で満たすことを含
む請求項１０または１１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9902513A FR2790598B1 (fr) | 1999-03-01 | 1999-03-01 | NOUVEAU TRANSISTOR A IMPLANTATION D'INDIUM DANS UN ALLIAGE SiGe ET PROCEDES DE FABRICATION |
| FR9902513 | 1999-03-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307114A true JP2000307114A (ja) | 2000-11-02 |
Family
ID=9542661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051448A Pending JP2000307114A (ja) | 1999-03-01 | 2000-02-28 | Ｓｉ−Ｇｅ合金にインジウムを注入したトランジスタ及び製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6507091B1 (ja) |
| EP (1) | EP1033748A1 (ja) |
| JP (1) | JP2000307114A (ja) |
| FR (1) | FR2790598B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153246A (ja) * | 2002-10-10 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3970011B2 (ja) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| AU2003202499A1 (en) * | 2002-01-09 | 2003-07-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and its production method |
| US20060068556A1 (en) * | 2004-09-27 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272365A (en) * | 1990-03-29 | 1993-12-21 | Kabushiki Kaisha Toshiba | Silicon transistor device with silicon-germanium electron gas hetero structure channel |
| KR100473901B1 (ko) * | 1995-12-15 | 2005-08-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | SiGe층을포함하는반도체전계효과디바이스 |
-
1999
- 1999-03-01 FR FR9902513A patent/FR2790598B1/fr not_active Expired - Fee Related
-
2000
- 2000-02-24 EP EP00400496A patent/EP1033748A1/fr not_active Withdrawn
- 2000-02-28 JP JP2000051448A patent/JP2000307114A/ja active Pending
- 2000-02-29 US US09/515,787 patent/US6507091B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153246A (ja) * | 2002-10-10 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4639040B2 (ja) * | 2002-10-10 | 2011-02-23 | パナソニック株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2790598B1 (fr) | 2001-06-01 |
| EP1033748A1 (fr) | 2000-09-06 |
| US6507091B1 (en) | 2003-01-14 |
| FR2790598A1 (fr) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100954874B1 (ko) | 채널 영역에서 레트로그레이드 도펀트 프로필을 구비한반도체 디바이스 및 그 제조 방법 | |
| US6372559B1 (en) | Method for self-aligned vertical double-gate MOSFET | |
| JP4597531B2 (ja) | チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法 | |
| US7655523B2 (en) | Advanced CMOS using super steep retrograde wells | |
| JP3252057B2 (ja) | ＧｅＳｉ／Ｓｉ／ＳｉＯ２ヘテロ構造を有するＳＩＭＯＸ素子及び集積回路 | |
| KR100597460B1 (ko) | 반도체 소자의 트랜지스터 및제조방법 | |
| US7494861B2 (en) | Method for metal gated ultra short MOSFET devices | |
| US7892927B2 (en) | Transistor with a channel comprising germanium | |
| TWI424566B (zh) | 具有增加之臨限穩定性而沒有驅動電流降級之電晶體裝置及其製造方法 | |
| US9111785B2 (en) | Semiconductor structure with improved channel stack and method for fabrication thereof | |
| KR101422791B1 (ko) | 성능 강화 물질 성분을 포함하는 스트레인드 채널 영역을 구비한 트랜지스터 | |
| CN101097954A (zh) | 场效应晶体管、集成电路元件及其制造方法 | |
| JP2007123896A (ja) | チップ、ｆｅｔ製造方法（面内剪断応力を加えるための誘電体ストレッサ要素を有するトランジスタ） | |
| JP2000294781A (ja) | 漏れ電流の低い半導体素子及びその製造方法 | |
| JPH0936354A (ja) | トランジスタ及びその製造方法 | |
| US6200879B1 (en) | Using epitaxially grown wells for reducing junction capacitances | |
| JP2000307114A (ja) | Ｓｉ−Ｇｅ合金にインジウムを注入したトランジスタ及び製造方法 | |
| JP3389009B2 (ja) | 半導体装置およびその製造方法 | |
| JPWO2006092848A1 (ja) | 半導体装置及びその製造方法 | |
| KR101246306B1 (ko) | 단전자 트랜지스터 및 그 제조방법 | |
| CN104576390B (zh) | 一种mosfet结构及其制造方法 | |
| JPH08298319A (ja) | 半導体装置 | |
| JPH04245481A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| CN102610659A (zh) | 电压控制变容器及其制备方法 | |
| JPH1032326A (ja) | 半導体装置の製造方法 |