CN102956536B

CN102956536B - 准soi结构的制造方法

Info

Publication number: CN102956536B
Application number: CN201110247770.2A
Authority: CN
Inventors: 李凤莲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-08-24
Filing date: 2011-08-24
Publication date: 2014-09-03
Anticipated expiration: 2031-08-24
Also published as: CN102956536A

Abstract

一种半导体技术领域的准SOI结构的制造方法，包括：提供衬底，所述衬底包括中间区域和边缘区域，所述中间区域的上表面高于所述边缘区域的上表面；在所述边缘区域的上表面、所述中间区域的侧表面和上表面形成绝缘层；去除所述边缘区域上表面边缘部分对应的绝缘层和所述中间区域上表面对应的绝缘层；外延生长半导体材料，所述半导体材料覆盖所述绝缘层。本发明制造方法简单。

Description

准SOI结构的制造方法

技术领域

发明涉及半导体制造领域，尤其涉及一种准SOI结构的制造方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多。随着半导体集成电路的进一步发展，半导体元件的尺寸也随之减小，MOS晶体管的工艺也有许多的改进。

现有技术中发展了一种超薄体(Ultra Thin Bulk，UTB)绝缘体上硅(Siliconon Insulator，SOI)器件，所述超薄体SOI器件中，硅薄膜很薄，通常厚度小于1/4的栅长，但是超薄体SOI器件中的超薄硅薄膜会导致迁移率降低、阈值电压增大以及性能涨落增大等问题，严重影响了器件的性能。

在《信息科学》杂志2008年第38卷第6期的921～932的页面内，公布了题目为“32nm及其以下技术节点CMOS技术中的新工艺及新结构器件”的技术文献，在所述技术文献中公开了一种准SOI结构。

参考图1示出了所述技术文献中公开的准SOI结构的示意图。所述准SOI结构包括：衬底10；位于衬底10上的栅极结构，所述栅极结构包括依次位于衬底10上的栅极介质层13和栅极14，包围所述栅极介质层13和栅极14的侧墙16，所述栅极结构具有第一侧和第二侧；位于栅极结构第一侧的衬底10上形成有源区12，位于栅极结构第二侧的衬底10上形成有漏区15，位于源区12、漏区15下方的衬底中形成有“L型”的绝缘层11，与所述绝缘层11未包围的源区12、漏区15临近的区域形成有源/漏延伸区18，所述源/漏延伸区18位于侧墙16下方。所述技术文献提供的准SOI结构可抑制短沟效应，且可以降低寄生电容和电阻。

相应地，所述技术文献还提供了图1所示的准SOI结构的制造方法，所述制造方法可概括为以下步骤：

在衬底上形成栅极介质层；

在栅极介质层上沉积多晶硅，形成栅极；

形成包围所述栅极介质层和栅极的氧化层侧墙；

进行离子注入，以形成源/漏延伸区；

通过电感耦合等离子体(ICP，inductively coupled plasma)各向异性蚀刻源/漏区，随后形成氮化硅侧墙以保护源/漏延伸区在后续形成“L型”绝缘层过程中不被氧化；

通过ICP继续蚀刻源区和漏区，随后利用低温湿氧氧化在源区和漏区周围形成“L型”绝缘层；

湿法去除氮化硅侧墙，然后沉积多晶硅以填充源区、漏区的凹陷区；

通过化学机械抛光技术平坦化；

进行源区、漏区离子注入。

所述准SOI结构的制造过程中，需要先用多晶硅填充源区、漏区的凹陷区，之后通过化学机械研磨进行平坦化处理等，其工艺较为复杂。

更进一步地，所述方法中通过多晶硅形成源区和漏区，这使准SOI结构的电学性能受到影响。

发明内容

本发明解决的问题是提供一种工艺简单的准SOI结构的制造方法。

为解决上述问题，本发明提供了一种准SOI结构的制造方法，包括：

提供衬底，所述衬底包括中间区域和边缘区域，所述中间区域的上表面高于所述边缘区域的上表面；

在所述边缘区域的上表面、所述中间区域的侧表面和上表面形成绝缘层；

去除所述边缘区域上表面边缘部分对应的绝缘层和所述中间区域上表面对应的绝缘层；

外延生长半导体材料，所述半导体材料覆盖所述绝缘层。

可选地，在形成所述绝缘层之前，所述中间区域的上表面包括第一掩模层，在所述中间区域的上表面形成绝缘层为在所述第一掩模层的上表面形成绝缘层；所述去除所述边缘区域上表面边缘部分对应的绝缘层和所述中间区域上表面对应的绝缘层包括：在所述绝缘层上形成第二掩模层，以所述绝缘层和所述第二掩模层为侧墙层，形成围绕所述中间区域和所述第一掩模层的侧墙；去除所述第二掩模层。

可选地，所述外延生长半导体材料包括：外延生长第一半导体材料，所述第一半导体材料包围所述绝缘层但不覆盖所述第一掩模层；去除所述第一掩模层，露出所述中间区域的上表面；在所述中间区域上外延生长第二半导体材料。

可选地，所述准SOI结构的制造方法还包括：在所述中间区域上外延生长第二半导体材料之后，进行平坦化处理，使所述第二半导体材料的上表面与所述第一半导体材料的上表面齐平。

可选地，所述第一掩模层的材料为氮化硅、氧化硅和氮氧化硅中的一种或多种。

可选地，所述绝缘层为氧化硅层。

可选地，所述第二掩模层的材料为氮化硅。

可选地，所述中间区域的上表面与所述边缘区域的上表面之间的高度差的范围包括：

可选地，所述绝缘层的厚度范围包括：

可选地，所述第二掩模层的厚度范围包括：

可选地，所述第一半导体材料和所述第二半导体材料均为单晶材料。

可选地，所述第一半导体材料和所述第二半导体材料均为单晶硅。

与现有技术相比，本发明实施方式具有以下优点：

1)本发明在形成栅极结构之前，通过提供中间区域上表面高于边缘区域上表面的衬底，进而在边缘区域的上表面、中间区域的侧表面和上表面形成绝缘层，去除边缘区域边缘对应的绝缘层和中间区域上表面对应的绝缘层，外延生长半导体材料以覆盖所述绝缘层，从而可以得到包括L型绝缘层的结构，与现有技术相比，制造方法很简单。

2)在可选方案中，采用现有的侧墙形成工艺，形成包括L型绝缘层的侧墙，进而去除L型绝缘层之外的掩模层，并通过外延生长方法使L型绝缘层位于半导体衬底内部，从而与现有技术具有较高的兼容性，不但方法简单，而且成本低。

3)在可选方案中，L型绝缘层周围的第一半导体材料和L型绝缘层上部的第二半导体材料都是单晶材料，因此后续形成的源区和漏区也为单晶材料，这样可以解决现有技术使用多晶硅作为源区和漏区而产生的影响器件性能的问题。

附图说明

图1为现有技术的准SOI结构的剖面结构示意图；

图2为本发明具体实施方式的准SOI结构的制造方法的流程示意图；

图3～图14为本发明一个实施例的准SOI结构的制造方法的示意图；

图15～图17为本发明另一实施例的准SOI结构的制造方法的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术所述，现有技术的准SOI结构的制造方法，工艺复杂，特别是用多晶硅填充源区区域和漏区区域外加化学机械平坦化，以及湿法腐蚀多晶硅；而且，源区和漏区采用多晶硅材料，而不是单晶硅材料，其电学性能受到影响。

参见图2所示，为了克服上述缺陷，本发明提供了一种准SOI结构的制造方法，包括：

步骤S1，提供衬底，所述衬底包括中间区域和边缘区域，所述中间区域的上表面高于所述边缘区域的上表面；

步骤S2，在所述边缘区域的上表面、所述中间区域的侧表面和上表面形成绝缘层；

步骤S3，去除所述边缘区域上表面边缘部分对应的绝缘层和所述中间区域上表面对应的绝缘层；

步骤S4，外延生长半导体材料，所述半导体材料覆盖所述绝缘层。

本发明在形成栅极结构之前，通过提供中间区域上表面高于边缘区域上表面的衬底，进而在边缘区域的上表面、中间区域的侧表面和上表面形成绝缘层，去除边缘区域边缘对应的绝缘层和中间区域上表面对应的绝缘层，外延生长半导体材料以覆盖所述绝缘层，从而最终得到包括L型绝缘层的结构，与现有技术相比，本发明不用蚀刻挖槽后再填充，节省和简化了工艺步骤，所以本发明制造方法很简单。

上述方法中，形成L型绝缘层可以利用现有的侧墙工艺。当然，还可以采用现有其他工艺形成L型绝缘层。以下就以采用侧墙工艺形成L型绝缘层为例，结合附图详细说明本发明的具体实施方式，其不应在此限制本发明的保护范围。

本发明一个实施例的准SOI结构的制造方法包括以下步骤：

提供衬底，所述衬底包括中间区域和边缘区域，所述中间区域的上表面高于所述边缘区域的上表面，所述中间区域的上表面包括第一掩模层；

在所述边缘区域的上表面、所述第一掩模层的上表面和所述中间区域的侧表面形成绝缘层；

在所述绝缘层上形成第二掩模层；

以所述绝缘层和所述第二掩模层为侧墙层，形成围绕所述中间区域和所述第一掩模层的侧墙；

去除所述第二掩模层；

外延生长第一半导体材料，所述第一半导体材料包围所述绝缘层但不覆盖所述第一掩模层；

去除所述第一掩模层，露出所述中间区域的上表面；

在所述中间区域上外延生长第二半导体材料；

进行平坦化处理，使所述第二半导体材料的上表面与所述第一半导体材料的上表面齐平；

形成栅极结构和源/漏区。

图3～图14为本实施例的准SOI结构的制造方法的示意图。

参考图5，提供衬底，所述衬底包括中间区域120和边缘区域110，所述中间区域120的上表面高于所述边缘区域110的上表面，所述中间区域120的上表面包括第一掩模层130。

所述衬底的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物等。

具体地，为了得到图5所示的衬底结构，可以先提供一个图3所示的衬底100；然后在所述衬底100的上表面形成第一掩模层130，参见图4所示；然后采用干法刻蚀或湿法刻蚀去除边缘部分的第一掩模层130及其对应的部分衬底100，使刻蚀后衬底的边缘区域110的上表面低于衬底的中间区域120的上表面，只有中间区域120上的第一掩模层130被保留。

所述中间区域120的上表面与所述边缘区域110的上表面之间的高度差的范围可以包括：如：或等。

所述第一掩模层130的材料可以为氧化硅、氮化硅和氮氧化硅中的一种或多种，其具体形成方法对于本领域的技术人员是熟知的，故在此不再赘述。

所述第一掩模层130的厚度范围可以包括：如：或等。

参考图6，同时在所述边缘区域110的上表面、所述第一掩模层130的上表面和所述中间区域120的侧表面形成绝缘层140。

具体地，所述绝缘层140可以为氧化硅层，如通过炉管或等离子体氧化的方法形成所述氧化硅层，在形成氧化硅层的过程中采用的反应气体包括氧气、臭氧、一氧化氮、一氧化二氮、水蒸气等。所述氧化硅层的厚度可以在的范围内，如：或等。

参考图7，在所述绝缘层140上形成第二掩模层150。

具体地，所述第二掩模层150可以为氮化硅层，其具体形成方法对于本领域的技术人员是熟知的，故在此不再赘述。所述第二掩模层150的厚度范围可以包括：如：或等。

至此，在所述中间区域120上表面形成了第一掩模层130、绝缘层140和第二掩模层150，在所述中间区域120的侧表面和所述边缘区域110的上表面均形成了绝缘层140和第二掩模层150。

参考图8，采用侧墙形成工艺，以所述绝缘层140和所述第二掩模层150为侧墙层，形成围绕所述中间区域120和所述第一掩模层130的侧墙。

具体地，采用现有技术在栅极结构的周围形成侧墙的工艺，此时所述中间区域120和所述第一掩模层130相当于栅极结构，所述绝缘层140和所述第二掩模层150相当于侧墙层，最终形成围绕所述中间区域120和所述第一掩模层130的侧墙。形成侧墙的工艺对于本领域技术人员是熟知的，在此不再赘述。

需要说明的是，在形成围绕所述中间区域120和所述第一掩模层130的侧墙之后，所述第一掩模层130上的绝缘层140和第二掩模层150都被去除，形成的侧墙包括剩余的绝缘层140和第二掩模层150，且绝缘层140为L型。所述侧墙的宽度就是L型绝缘层140水平方向的长度，因此可以想要制造的准SOI结构中L型绝缘层水平方向长度的取值要求来决定本步骤中形成的侧墙的宽度。所述侧墙的长度就是所述中间区域120的上表面与所述边缘区域110的上表面的高度差与所述第一掩模层130的厚度之和，其也是此时L型绝缘层140垂直方向的长度。

参考图9，去除所述第二掩模层150。

本实施例中可采用干法蚀刻或湿法蚀刻去除所述第二掩模层150，具体地，所述第二掩模层150的材料为氮化硅，可采用热磷酸去除氮化硅材料的第二掩模层150。

参考图10，外延生长第一半导体材料160，所述第一半导体材料160包围所述绝缘层140的侧表面但不覆盖所述第一掩模层130，所述第一半导体材料160的上表面高于所述第一掩模层130的上表面。

其中，所述第一半导体材料160可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。优选地，所述第一半导体材料160为单晶材料，因此后续形成的源区和漏区的材料也为单晶材料，这样可以解决现有技术使用多晶硅作为源区和漏区而产生的影响器件性能的问题。本发明具体实施例中，第一半导体材料160可以为单晶硅。

较佳地，通过水平外延生长(Lateral epitaxy growth)方法形成所述单晶硅，具体地，所述水平外延生长工艺中，垂直方向的生长速度比较慢，具体地，垂直方向生长的速度与水平方向生长速度的比例在0∶1～0.1∶0.9的范围内，也就是说水平方向生长量占整个生长量的90％～100％，那么相应地，垂直方向的生长占整个生长的10％～0。

具体地，所述水平外延生长可采用快速热退火化学气相沉积、超高真空化学气相沉积、分子束外延法等的方法实现。可选地，如果在本步骤外延生长过程中，沉积了过多的单晶硅材料，可以增加一步去除(recess)步骤，以去除多余的单晶硅材料。

本步骤最终使第一半导体材料160的上表面高于所述第一掩模层130的上表面，且所述第一半导体材料160覆盖所述绝缘层140的侧表面但不覆盖所述第一掩模层130。

参考图11，去除所述第一掩模层130和部分绝缘层140，露出所述中间区域120的上表面。

参考图12，在所述中间区域120上外延生长第二半导体材料170。

其中，所述第二半导体材料170可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。优选地，所述第二半导体材料170为单晶，因此后续形成的源区和漏区也为单晶，这样可以解决现有技术使用多晶硅作为源区和漏区而产生的影响器件性能的问题。本发明具体实施例中，第二半导体材料170可以为单晶硅。

较佳地，通过垂直外延生长(Vertical epitaxy growth)方法形成所述单晶硅，具体地，所述垂直外延生长工艺中，水平方向的生长速度比较慢，具体地，垂直方向生长的速度与水平方向生长速度的比例在0.9∶0.1～0.5∶0.5的范围内，也就是说水平方向生长量占整个生长量的10％～50％，那么相应地，垂直方向的生长占整个生长的90％～50％。

具体地，所述垂直外延生长可采用快速热退火化学气相沉积、超高真空化学气相沉积、分子束外延法等的方法实现。

本步骤最终使第二半导体材料170填满所述第一半导体材料160之间的沟槽，所述第二半导体材料170位于所述中间区域120和所述绝缘层140的上表面。

参考图13，进行平坦化处理，使所述第二半导体材料170的上表面与所述第一半导体材料160的上表面齐平。

具体地，可以以所述第一半导体材料160的上表面为停止层，采用化学机械研磨方法(CMP)使所述第二半导体材料170的上表面与所述第一半导体材料160的上表面齐平。

参考图14，在所述第一半导体材料160和所述第二半导体材料170形成的表面上形成栅极结构，并在栅极结构两侧的衬底内形成源/漏区(图中未示出)，所述栅极结构包括：栅极182、位于栅极182和所述第二半导体材料170之间的栅介质层181以及位于所述栅极182和栅介质层181周围的侧墙183。

在本发明具体实施例中，形成源/漏区后，还可以进行退火工艺。

完成以上的工艺步骤后，还可以继续形成接触孔以及互连线。

至此得到准SOI结构。

本实施例中，侧墙形成工艺中得到的侧墙的宽度就是图14中L型绝缘层水平方向的长度，侧墙的高度与第一掩模层130的高度之差就是图14中L型绝缘层垂直方向的高度，所述第二半导体材料170的上表面与L型绝缘层上表面之间的垂直距离就是后续源区和漏区之间沟道的深度，形成的绝缘层140的厚度就是L型绝缘层的厚度，根据后续器件的上述取值要求，可以控制制造过程中相应参数的取值。

在本发明的另一个实施例中，所述第一半导体材料160还可以覆盖所述绝缘层140的部分或全部上表面，参见图15所示，但是所述第一半导体材料160还是不能覆盖所述第一掩模层130。此时在外延生长第一半导体材料160之后，仅需去除所述第一掩模层130即可，参见图16所示。在在所述中间区域上外延生长第二半导体材料的步骤中，所述第二半导体材料170仅位于所述中间区域120的上表面，参见图17所示。在该实施例中，侧墙的高度就是图14中L型绝缘层垂直方向的高度。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种准SOI结构的制造方法，其特征在于，包括：

所述中间区域的上表面包括第一掩模层，在所述边缘区域的上表面、所述中间区域的侧表面和所述第一掩模层的上表面形成绝缘层；

去除所述边缘区域上表面边缘部分对应的绝缘层和所述中间区域上表面对应的绝缘层，所述去除所述边缘区域上表面边缘部分对应的绝缘层和所述中间区域上表面对应的绝缘层的步骤包括：在所述绝缘层上形成第二掩模层，以所述绝缘层和所述第二掩模层为侧墙层，形成围绕所述中间区域和所述第一掩模层的侧墙；去除所述第二掩模层；

外延生长半导体材料，所述半导体材料覆盖所述绝缘层，所述外延生长半导体材料的步骤包括：外延生长第一半导体材料，所述第一半导体材料包围所述绝缘层但不覆盖所述第一掩模层；去除所述第一掩模层，露出所述中间区域的上表面；在所述中间区域上外延生长第二半导体材料。

2.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述准SOI结构的制造方法还包括：在所述中间区域上外延生长第二半导体材料之后，进行平坦化处理，使所述第二半导体材料的上表面与所述第一半导体材料的上表面齐平。

3.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述第一掩模层的材料为氮化硅、氧化硅和氮氧化硅中的一种或多种。

4.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述绝缘层为氧化硅层。

5.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述第二掩模层的材料为氮化硅。

6.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述中间区域的上表面与所述边缘区域的上表面之间的高度差的范围包括：

7.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述绝缘层的厚度范围包括：

8.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述第二掩模层的厚度范围包括：

9.如权利要求1所述的准SOI结构的制造方法，其特征在于，所述第一半导体材料和所述第二半导体材料均为单晶材料。

10.如权利要求9所述的准SOI结构的制造方法，其特征在于，所述第一半导体材料和所述第二半导体材料均为单晶硅。