CN108074867A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108074867A
CN108074867A CN201610979685.8A CN201610979685A CN108074867A CN 108074867 A CN108074867 A CN 108074867A CN 201610979685 A CN201610979685 A CN 201610979685A CN 108074867 A CN108074867 A CN 108074867A
Authority
CN
China
Prior art keywords
layer
substrate
gate structure
forming method
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610979685.8A
Other languages
English (en)
Inventor
张丽杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610979685.8A priority Critical patent/CN108074867A/zh
Publication of CN108074867A publication Critical patent/CN108074867A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底包括：相邻的器件区和隔离区；分别在所述器件区和隔离区衬底上形成栅极结构；在所述衬底上形成牺牲层，所述牺牲层覆盖所述栅极结构侧壁；去除所述隔离区栅极结构，在所述牺牲层中形成第一开口；对所述第一开口底部的衬底进行刻蚀，在所述隔离区衬底和牺牲层中形成第二开口；在所述第二开口中形成隔离结构；形成隔离结构之后，去除所述牺牲层；在所述栅极结构两侧的衬底中形成源漏掺杂区。所述形成方法能够使所述隔离结构与邻近隔离结构的器件区栅极结构之间的间距等于器件区相邻栅极结构之间的间距，从而改善半导体结构性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而可以提高器件的性能。然而，随着器件面积以及器件之间的距离不断缩小，问题也随之产生。
为了减小不同晶体管之间的影响，不同晶体管之间的衬底中需要形成隔离结构。形成隔离结构之后，在隔离结构两侧形成晶体管。
形成所述晶体管的步骤包括：在所述隔离结构两侧的衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成凹槽，所述凹槽位于所述隔离结构两侧；在所述凹槽中形成源漏掺杂区。所述隔离结构用于实现隔离结构两侧衬底中的源漏掺杂区之间的隔离。
然而，现有的半导体结构的形成方法容易影响所形成半导体结构性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：相邻的器件区和隔离区；分别在所述器件区和隔离区衬底上形成栅极结构；在所述衬底上形成牺牲层，所述牺牲层覆盖所述栅极结构侧壁；去除所述隔离区栅极结构，在所述牺牲层中形成第一开口；对所述第一开口底部的衬底进行刻蚀，在所述隔离区衬底和牺牲层中形成第二开口；在所述第二开口中形成隔离结构；形成隔离结构之后，去除所述牺牲层；在所述栅极结构两侧的衬底中形成源漏掺杂区。
可选的，所述隔离结构包括：隔离层和位于所述隔离层上的保护层；形成所述隔离结构的步骤包括：在所述第二开口中形成隔离层；在所述隔离层上形成保护层，所述保护层的材料与所述隔离层的材料不相同。
可选的，所述牺牲层的材料与所述隔离层的材料相同。
可选的，所述隔离层表面高于或齐平于所述牺牲层表面；在所述隔离层上形成保护层的步骤包括：对所述隔离层进行刻蚀，去除部分厚度的隔离层，在所述牺牲层中形成第三开口；在所述第三开口中形成保护层。
可选的，对所述隔离层进行刻蚀之前，还包括：在所述牺牲层上形成掩膜层，所述掩膜层暴露出所述隔离层。
可选的，对所述隔离层进行刻蚀的工艺包括：干法刻蚀或湿法刻蚀。
可选的，形成所述保护层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
可选的，所述牺牲层的材料与所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
可选的，所述保护层的材料为氧化硅或氮氧化硅。
可选的，所述牺牲层的材料与所述隔离结构的材料不相同。
可选的，去除所述隔离区栅极结构的步骤包括：在所述器件区栅极结构上形成图形化的掩膜层；以所述掩膜层为掩膜对栅极结构进行刻蚀，去除所述隔离区栅极结构，形成第一开口。
可选的，所述牺牲层的材料为硅、锗或硅锗；所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
可选的，形成所述牺牲层的工艺包括：化学气相沉积工艺或物理气相沉积工艺。
可选的，形成所述牺牲层之前，还包括：在所述栅极结构侧壁表面形成侧墙层。
可选的，所述侧墙层的材料为氮化硅、氮氧化硅或氮氧碳化硅。
可选的，去除所述隔离区栅极结构的工艺包括：干法刻蚀或湿法刻蚀。
可选的，所述衬底为平面衬底；或者，所述衬底包括：基底和位于所述基底上的鳍部；所述栅极结构横跨所述鳍部，所述栅极结构位于所述鳍部部分侧壁和顶部表面；所述源漏掺杂区位于所述栅极结构两侧的鳍部中；所述第二开口位于所述隔离区鳍部中，且所述第二开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；形成鳍部之后，所述形成方法还包括：在所述基底上形成隔离材料层，所述隔离材料层覆盖所述鳍部部分侧壁，且所述隔离材料层表面低于所述鳍部顶部表面。
可选的，所述隔离结构顶部表面高于所述源漏掺杂区顶部表面。
可选的，所述隔离区栅极结构的个数包括：一个或多个。
可选的，形成所述栅极结构的步骤包括：在所述器件区和隔离区衬底上形成栅极结构层；在所述栅极结构层上形成图形化的硬掩膜；以所述硬掩膜为掩膜对所述栅极结构层进行刻蚀，形成栅极结构。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括：相邻的器件区和隔离区；位于所述器件区衬底上的栅极结构；位于所述隔离区衬底中的隔离结构，所述隔离结构表面高于所述衬底表面；位于所述栅极结构两侧器件区衬底中的源漏掺杂区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，形成隔离结构之前，在所述衬底上形成栅极结构，并通过对隔离区栅极结构和衬底进行刻蚀形成第二开口，在所述第二开口中形成隔离结构，因此所述隔离结构的位置与所述隔离区栅极结构的位置相同。形成所述隔离结构之后，所述隔离结构与所述栅极结构之间的间距等于去除隔离区栅极结构之前栅极结构之间的间距。因此，所述形成方法不容易使隔离结构与所述器件区栅极结构之间的距离缩小，从而不容易缩小所形成的源漏掺杂区在垂直于所述栅极结构延伸方向上的尺寸，因此，所述形成方法能够改善半导体结构性能。
本发明技术方案提供的半导体结构中，所述隔离结构到相邻栅极结构之间的距离相等，从而使所述源漏掺杂区的尺寸相同，从而能够改善半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图13是本发明的半导体结构的形成方法一实施例各步骤的结构示意图；
图14至图18是本发明的半导体结构的形成方法另一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构的性能较差。
现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100中具有隔离结构110。
请参考图2，在所述隔离结构110上形成伪栅极结构120，并在所述伪栅极结构120两侧的衬底100上分别形成第一栅极结构121和第二栅极结构122。
请参考图3，对所述衬底100进行刻蚀，形成凹槽130。
后续在所述凹槽130中通过外延生长形成源漏掺杂区。
其中，形成所述第一栅极结构121、第二栅极结构122和伪栅极结构120的步骤包括：在所述衬底100和隔离结构110上形成栅极结构层；对所述栅极结构层进行图形化，形成所述第一栅极结构121、第二栅极结构122和伪栅极结构120。在图形化所述栅极结构层的过程中，由于光罩位置的偏移，容易引起所形成的第一栅极结构121、第二栅极结构122和伪栅极结构120的偏移，例如，容易使所述第一栅极结构121朝向所述隔离结构110发生偏移，导致隔离结构110与第一栅极结构121之间的间距减小。在形成所述凹槽130的过程中，由于所述隔离结构110和所述第一栅极结构121的阻挡，凹槽130位于所述第一栅极结构121和隔离结构110之间。由于所述隔离结构110与第一栅极结构121之间的间距减小，位于所述第一栅极结构121与所述隔离结构110之间的凹槽130尺寸减小，从而导致形成于所述第一栅极结构121与所述隔离结构110之间的源漏掺杂区的尺寸减小，进而导致第一栅极结构121两侧衬底100中的源漏掺杂区的尺寸不相同，因此，所述形成方法容易降低所形成半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：相邻的器件区和隔离区；分别在所述器件区和隔离区衬底上形成栅极结构；在所述衬底上形成牺牲层，所述牺牲层覆盖所述栅极结构侧壁；去除所述隔离区栅极结构，在所述牺牲层中形成第一开口；对所述第一开口底部的衬底进行刻蚀，在所述隔离区衬底和牺牲层中形成第二开口；在所述第二开口中形成隔离结构；形成隔离结构之后，去除所述牺牲层；在所述栅极结构两侧的衬底中形成源漏掺杂区。
其中，形成隔离结构之前，在所述衬底上形成栅极结构，并通过对隔离区栅极结构和衬底进行刻蚀形成第二开口，在所述第二开口中形成隔离结构，因此所述隔离结构的位置与所述隔离区栅极结构的位置相同。形成所述隔离结构之后，所述隔离结构与所述栅极结构之间的间距等于去除隔离区栅极结构之前栅极结构之间的间距。因此，所述形成方法不容易使隔离结构与所述器件区栅极结构之间的距离缩小，从而不容易缩小所形成的源漏掺杂区在垂直于所述栅极结构延伸方向上的尺寸，因此，所述形成方法能够改善半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图17是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图4，提供衬底200，所述衬底200包括：器件区和隔离区B。
所述器件区用于形成晶体管，所述隔离区B用于实现不同晶体管之间的电隔离。
本实施例中，所述器件区包括：分别位于所述隔离区B两侧的第一器件区A1和第二器件区A2。
本实施例中，所述第一晶体管区A1用于形成PMOS晶体管，所述第二晶体管区A2用于形成NMOS晶体管。在其他实施例中，所述第一晶体管区还可以用于形成NMOS晶体管，所述第二晶体管区还可以用于形成PMOS晶体管；或者，所述第一晶体管区还可以用于形成NMOS晶体管，所述第二晶体管区还可以用于形成NMOS晶体管；或者，所述第一晶体管区还可以用于形成PMOS晶体管，所述第二晶体管区还可以用于形成PMOS晶体管。
本实施例中，所述衬底200为平面衬底。在其他实施例中，所述衬底还可以包括：基底和位于所述基底上的鳍部。形成鳍部之后，所述形成方法还可以包括：在所述基底上形成隔离材料层，所述隔离材料层覆盖所述鳍部部分侧壁，所述隔离材料层表面低于所述鳍部顶部表面。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等半导体衬底。
继续参考图4，在所述器件区和隔离区B衬底200上形成栅极结构210。
本实施例中，所述栅极结构210包括：位于所述衬底200上的栅介质层；位于所述栅介质层上的栅极；位于所述栅极上的硬掩膜。
本实施例中，所述栅介质层的材料为氧化硅，在其他实施例中，所述栅介质层的材料还可以为高k(大于3.9)介质材料。
本实施例中，所述栅极的材料为硅。在其他实施例中，所述栅极的材料还可以为金属。
本实施例中，形成所述栅极结构210的步骤包括：在所述衬底200上形成栅极结构层；在所述栅极结构层上形成图形化的硬掩膜；以所述硬掩膜为掩膜对所述栅极结构层进行刻蚀，形成栅极结构210。
形成图形化的硬掩膜的步骤包括：在所述栅极结构层上形成初始硬掩膜；在所述初始硬掩膜上形成初始光刻胶；对所述初始光刻胶进行曝光，形成图形化的光刻胶；以所述图形化的光刻胶为掩膜对所述初始硬掩膜进行刻蚀，形成硬掩膜。
本实施例中，所述硬掩膜的材料为氮化硅。在其他实施例中，所述硬掩膜层还可以为抗反射涂层。
需要说明的是，为了保证形成的栅极结构210尺寸的均匀性，所述掩膜层上的图形往往呈周期性排列，因此形成的所述栅极结构210之间的间距相等。
本实施例中，所述硬掩膜上还具有氧化硅层。
本实施例中，所述隔离区B栅极结构210的个数为一个。在其他实施例中，所述隔离区栅极结构的个数还可以为多个。
请参考图5，在所述栅极结构210侧壁上形成侧墙层220。
所述侧墙层220用于在后续形成源漏掺杂区的过程中，保护所述栅极结构210。
本实施例中，所述侧墙层220的材料为氮化硅。在其他实施例中，所述侧墙层的材料还可以为氧化硅、氮氧化硅或氮氧碳化硅。
本实施例中，所述侧墙层220还覆盖所述栅极结构210顶部和所述衬底200表面。其它实施例中，所述侧墙层还可以仅覆盖所述栅极结构侧壁。
本实施例中，形成所述侧墙层220的工艺包括：化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。
请参考图6，在所述衬底200上形成牺牲层230，所述牺牲层230覆盖所述栅极结构210侧壁。
所述牺牲层230用于在去除所述隔离区B栅极结构210的过程中，保护所述器件区栅极结构210。
本实施例中，所述牺牲层230的材料与后续形成的隔离结构的材料不相同，后续去除所述牺牲层230之前，不需要在隔离层上形成保护层，从而能够简化工艺流程。
本实施例中，所述牺牲层230的材料为多晶硅。在其他实施例中，所述牺牲层的材料还可以为锗或硅锗。
形成所述牺牲层230的步骤包括：在所述侧墙层220上形成初始牺牲层；所述初始牺牲层表面高于所述栅极结构210顶部上的侧墙层220表面；对所述初始牺牲层进行平坦化处理，使所述初始牺牲层表面平坦，形成牺牲层230。
本实施例中，所述牺牲层230的表面与所述栅极结构210顶部上的侧墙层220表面齐平。在其他实施例中，所述牺牲层的表面还可以高于所述栅极结构顶部上的侧墙层表面
本实施例中，形成所述初始牺牲层的工艺包括：化学气相沉积工艺或物理气相沉积工艺。
后续去除所述隔离区B栅极结构210，在所述牺牲层230中形成第一开口。
本实施例中，去除所述隔离区B栅极结构210的步骤如图7和图8所示。
请参考图7，在所述栅极结构210上形成图形化的掩膜层231。
所述掩膜层231用于在后续刻蚀栅极结构210的过程中，保护所述器件区栅极结构210。
本实施例中，所述掩膜层231暴露出所述隔离区A栅极结构210顶部的侧墙层220。
本实施例中，所述器件区掩膜层231上还具有光刻胶，所述光刻胶用于保护所述器件区掩膜层231。
本实施例中，所述掩膜层231的材料为氮化硅。在其他实施例中，所述掩膜层的材料还可以为氧化硅、氮氧化硅或抗反射涂层。
本实施例中，形成所述掩膜层231的步骤包括：在所述牺牲层230上和所述栅极结构210顶部上形成初始掩膜层；在所述器件区牺牲层230和栅极结构210顶部上形成光刻胶；以所述光刻胶为掩膜对所述初始掩膜层进行刻蚀，去除所述隔离区B栅极结构210顶部上的初始掩膜层，形成掩膜层231。
本实施例中，形成所述初始掩膜层的工艺包括化学气相沉积工艺或物理气相沉积工艺。在其他实施例中，所述掩膜层的材料为抗反射涂层，形成所述初始掩膜层的工艺还可以为旋涂工艺。
请参考图8，以所述掩膜层231为掩膜对栅极结构210进行刻蚀，去除所述隔离区B栅极结构210，形成第一开口233。
本实施例中，所述第一开口233用于后续容纳隔离结构。
本实施例中，去除所述隔离区B栅极结构210的步骤包括：去除所述隔离区B硬掩膜；去除所述隔离区B栅极；去除所述隔离区B栅介质层。
本实施例中，去除所述隔离区B栅极结构210的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或干法、湿法刻蚀工艺的共同作用。
去除所述隔离区B栅极结构210之前，所述形成方法还包括：去除所述隔离区B栅极结构210上的氧化硅层。
去除所述氧化硅层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
请参考图9，对所述第一开口233(如图8所述)底部的衬底200进行刻蚀，在所述隔离区B衬底200和牺牲层230中形成第二开口232。
所述第二开口232用于后续容纳隔离结构。
本实施例中，对所述第一开口233底部的衬底200进行刻蚀的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或干法、湿法刻蚀工艺的共同作用。
在其他实施例中，所述衬底包括基底和位于所述基底上的鳍部，所述第二开口位于所述隔离区鳍部中，且所述第二开口在垂直于所述鳍部的延伸方向上贯穿所述鳍部。
请参考图10，在所述第二开口232(如图9所示)中形成隔离结构240。
所述隔离结构240用于实现第一器件区A1与第二器件区A2之间的隔离。
本实施例中，所述隔离结构240与所述牺牲层230的材料不相同。在其他实施例中，所述牺牲层与所述隔离结构的材料还可以相同。
本实施例中，所述隔离结构240的材料为氧化硅。氧化硅的绝缘性好，且氧化硅与衬底200之间的粘附性好。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
本实施例中，形成隔离结构240的步骤包括：在所述第二开口232中和所述掩膜层231上形成初始隔离结构；去除所述掩膜层231上的初始隔离结构，形成隔离结构240。
本实施例中，去除所述掩膜层231上的初始隔离结构的工艺包括化学机械研磨工艺。在其他实施例中，去除所述掩膜层上的初始隔离结构的工艺还可以包括干法刻蚀工艺。
请参考图11，形成所述隔离结构240之后，去除所述掩膜层231(如图10所示)。
本实施例中，所述形成方法还包括：去除所述栅极结构210顶部的侧墙层220。去除所述栅极结构210顶部的侧墙层220与去除所述掩膜层231在同一工艺过程中进行。
本实施例中，通过干法或者湿法工艺去除所述掩膜层231和所述栅极结构210顶部的侧墙层220。在其他实施例中，还可以通过化学机械研磨工艺去除所述掩膜层和所述栅极结构顶部的侧墙层。
本实施例中，所述隔离结构240顶部表面高于所述栅极结构210顶部表面。在其他实施例中，所述隔离结构240的高度还可以低于或齐平于所述栅极结构顶部表面，高于后续形成的源漏掺杂区顶部表面的高度。
需要说明的是，所述隔离结构240高度较高，能够避免后续形成于所述隔离结构240两侧的源漏掺杂区相互接触。
请参考图12，形成隔离结构240之后，去除所述牺牲层230(如图11所示)。
本实施例中，所述牺牲层230与所述隔离结构240的材料不相同，从而可以直接对所述牺牲层230进行刻蚀，去除所述牺牲层230，因此，所述半导体结构的形成方法简单。
在对所述牺牲层230进行去除的工艺中，所述侧墙层230能够对所述栅极结构210进行保护，从而能够减少所述栅极结构210的损伤。
本实施例中，去除所述牺牲层230的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
请参考图13，在所述栅极结构210两侧的器件区衬底200中形成源漏掺杂区。
本实施例中，所述隔离结构240顶部表面高于所述源漏掺杂区顶部表面。所述隔离结构240顶部表面高于所述源漏掺杂区顶部表面能够防止所述隔离结构240两侧的源漏掺杂区接触，从而能够改善半导体结构性能。
本实施例中，所述第一晶体管区A1用于形成PMOS晶体管，所述第二晶体管区A2用于形成NMOS晶体管，则所述第一晶体管区A1源漏掺杂区的材料为硅锗或硅；所述第二晶体管区A2的源漏掺杂区的材料为硅或硅碳。
在其他实施例中，所述第一晶体管区用于形成NMOS晶体管，所述第二晶体管区用于形成PMOS晶体管，则所述第一晶体管区的源漏掺杂区的材料为硅碳或硅；所述第二晶体管区的源漏掺杂区的材料为硅或硅锗。或者，所述第一晶体管区用于形成NMOS晶体管，所述第二晶体管区用于形成NMOS晶体管，则所述第一晶体管区的源漏掺杂区的材料为硅碳或硅；所述第二晶体管区的源漏掺杂区的材料为硅碳或硅；所述第一晶体管区用于形成PMOS晶体管，所述第二晶体管区用于形成PMOS晶体管，则所述第一晶体管区的源漏掺杂区的材料为硅锗或硅；所述第二晶体管区的源漏掺杂区的材料为硅锗或硅。
本实施例中，形成所述源漏掺杂区的步骤包括：在所述第一晶体管区A1衬底200中形成第一源漏掺杂区251；在所述第二晶体管区A2衬底200中形成第二源漏掺杂区252。
本实施例中，形成所述第一源漏掺杂区251的步骤包括：在所述栅极结构210两侧的第一器件区A1衬底200中形成第一凹槽；在所述第一凹槽中形成第一源漏掺杂区251。
本实施例中，形成所述第一凹槽的工艺包括：干法、湿法刻蚀的共同作用。
本实施例中，通过第一外延生长工艺在所述第一凹槽中形成第一源漏掺杂区251，并在所述第一外延生长工艺的过程中对所述第一源漏掺杂区251进行原位掺杂，在所述第一源漏掺杂区251中掺入第一掺杂离子。
本实施例中，所述第一掺杂离子为硼离子或BF2-离子。在其他实施例中，所述第一区域用于形成NMOS，所述第一掺杂离子还可以为砷离子或磷离子。
本实施例中，形成所述第二源漏掺杂区252的步骤包括：在所述栅极结构210两侧的第二器件区A2衬底200中形成第二凹槽；在所述第二凹槽中形成第二源漏掺杂区252。
本实施例中，通过第二外延生长工艺在所述第二凹槽中形成第二源漏掺杂区252，并在所述第二外延生长工艺的过程中对所述第二源漏掺杂区252进行原位掺杂，在所述第二源漏掺杂区252中掺入第二掺杂离子。
本实施例中，所述第二掺杂离子为砷离子或磷离子。在其他实施例中，所述第二区域用于形成NMOS晶体管，所述第二掺杂离子还可以为硼离子或BF2-离子。
需要说明的是，所述隔离结构240顶部表面高于所述源漏掺杂区顶部表面。在形成所述第一源漏掺杂区251和第二源漏掺杂区252的过程中，由于所述隔离结构240的隔离作用，所述第一源漏掺杂区251和第二源漏掺杂区252不容易接触。
本实施例中，形成所述源漏掺杂区之前，还包括：去除所述栅极结构两侧衬底200上的侧墙层220。
本实施例中，去除所述栅极结构两侧衬底200上的侧墙层220的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
图14至图18是本发明的半导体结构的形成方法另一实施例各步骤的结构示意。
本实施例与上一实施例的相同之处在此不做赘述，不同之处包括：所述隔离结构包括：隔离层和位于所述隔离层上的保护层；形成所述隔离结构的步骤包括：在所述第一开口中形成隔离层；在所述隔离层上形成保护层，所述保护层的材料与所述隔离层的材料不相同。
本实施例中，所述牺牲层的材料与所述隔离层的材料相同。具体的，所述牺牲层的材料为氧化硅。氧化硅的刻蚀和形成工艺比较成熟，对氧化硅的刻蚀和形成控制较容易，从而能够改善半导体结构性能。
形成所述隔离结构的步骤如图14至图16所示。
请参考图14，在所述第二开口中形成隔离层340。
所述隔离层340用于实现后续形成的源漏掺杂区之间的隔离。
本实施例中，所述隔离层340表面高于或齐平于所述牺牲层表面。
本实施例中，所述隔离层340的材料与所述牺牲层230的材料相同。具体的，所述隔离层340和牺牲层230的材料为氧化硅。
后续在所述隔离层340上形成保护层，所述保护层的材料与所述隔离层340的材料不相同。
本实施例中，形成保护层的步骤如图15和图16所示。
请参考图15，对所述隔离层340进行刻蚀，去除部分厚度的隔离层340，在所述牺牲层230中形成第三开口311。
对所述隔离层340进行刻蚀使所述隔离层340顶部表面低于所述氧化硅层顶部表面，能够使后续形成的保护层顶部表面不至于过高，从而能够减少隔离结构对后续工艺的影响。
需要说明的是，本实施例中，所述隔离层340表面高于或齐平于所述牺牲层230表面，则形成保护层之前需要对所述隔离层340进行刻蚀，形成所述第三开口。
在其他实施例中，所述隔离层表面还可以低于所述牺牲层表面，所述形成方法还可以不包括对所述隔离层进行刻蚀的步骤。可以在所述隔离层上直接形成保护层。
本实施例中，对所述隔离层340进行刻蚀的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
请参考图16，在所述第三开口311(如图15所示)中形成保护层310。
所述保护层310用于在后续去除所述牺牲层230的过程中，对所述隔离层340进行保护，减少所述隔离层340的损耗。
本实施例中，所述保护层310的材料为氮化硅或氮氧化硅。氮化硅或氮氧化硅的隔离性能好，后续不需要去除，能够简化工艺流程。在其他实施例中，所述保护层还可以为光刻胶或抗反射涂层。
本实施例中，形成保护层310的步骤包括：在所述第三开口311和掩膜层231上形成初始保护层；对所述初始保护层进行平坦化处理，去除所述掩膜层231上的初始保护层，形成保护层310。
本实施例中，形成初始保护层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本实施例中，对所述初始保护层进行平坦化处理的工艺包括化学机械研磨工艺。
本实施例中，所述隔离层340与所述保护层310构成所述隔离结构。
请参考图17，去除所述掩膜层231(如图16所示)。
本实施例中，去除所述掩膜层231的工艺包括化学机械研磨工艺。在其他实施例中，还可以通过干法刻蚀工艺或湿法刻蚀工艺去除所述掩膜层。
本实施例中，在去除所述掩膜层231的过程中，高于所述硬掩膜顶部表面的部分保护层310也被去除，从而使所述保护层310顶部表面与所述硬掩膜顶部表面齐平。在其他实施例中，还可以不去除高于所述硬掩膜顶部表面的部分保护层。
请参考图18，去除所述牺牲层230(如图17所示)。
本实施例中，去除所述牺牲层230的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
需要说是明的是，在去除所述牺牲层230的过程中，所述保护层310能够保护所述隔离层340，从而减少所述隔离层340的损耗，从而保证所述隔离结构具有很好的隔离性能。
在其他实施例中，去除所述牺牲层之后，所述形成方法还可以包括：去除所述保护层。
综上，本实施例提供的半导体结构的形成方法中，形成隔离结构之前，在所述衬底上形成栅极结构，并通过对隔离区栅极结构和衬底进行刻蚀形成第二开口，在所述第二开口中形成隔离结构，因此所述隔离结构的位置与所述隔离区栅极结构的位置相同。形成所述隔离结构之后，所述隔离结构与所述栅极结构之间的间距等于去除隔离区栅极结构之前栅极结构之间的间距。因此，所述形成方法不容易使隔离结构与所述器件区栅极结构之间的距离缩小，从而不容易缩小所形成的源漏掺杂区在垂直于所述栅极结构延伸方向上的尺寸，因此，所述形成方法能够改善半导体结构性能。
继续参考图13，本发明实施例提供一种半导体结构，包括：衬底200，所述衬底200包括：相邻的器件区和隔离区B；位于所述器件区衬底200上的栅极结构210；位于所述隔离区B衬底200中的隔离结构240，所述隔离结构240表面高于所述衬底200表面；位于所述栅极结构210两侧器件区衬底200中的源漏掺杂区。
本实施例中，所述器件区包括：分别位于所述隔离区B两侧的第一器件区A1和第二器件区A2。
本实施例中，所述栅极结构210包括：位于所述衬底200上的栅介质层；位于所述栅介质层上的栅极；位于所述栅极上的硬掩膜。
本实施例中，所述半导体结构还包括：位于所述隔离结构240和所述栅极结构21侧壁表面的侧墙层220，所述侧墙层220用于保护所述栅极结构210。
本实施例中，所述隔离结构240的材料为氧化硅。氧化硅的绝缘性好，且氧化硅与衬底200之间的粘附性好。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
需要说明的是，在其他实施例中，所述隔离结构上还可以具有保护层。所述保护层的材料为氮化硅或氮氧化硅。
本实施例中，形成所述源漏掺杂区的步骤包括：在所述第一晶体管区A1衬底200中形成第一源漏掺杂区251；在所述第二晶体管区A2衬底200中形成第二源漏掺杂区252。
本发明实施例提供的半导体结构中，所述隔离结构到相邻栅极结构之间的距离相等，从而使所述源漏掺杂区的尺寸相同，从而能够改善半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括：相邻的器件区和隔离区；
分别在所述器件区和隔离区衬底上形成栅极结构；
在所述衬底上形成牺牲层，所述牺牲层覆盖所述栅极结构侧壁；
去除所述隔离区栅极结构，在所述牺牲层中形成第一开口；
对所述第一开口底部的衬底进行刻蚀，在所述隔离区衬底和牺牲层中形成第二开口；
在所述第二开口中形成隔离结构；
形成隔离结构之后，去除所述牺牲层；
在所述栅极结构两侧的衬底中形成源漏掺杂区。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构包括：隔离层和位于所述隔离层上的保护层；形成所述隔离结构的步骤包括：在所述第二开口中形成隔离层；在所述隔离层上形成保护层，所述保护层的材料与所述隔离层的材料不相同。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料与所述隔离层的材料相同。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述隔离层表面高于或齐平于所述牺牲层表面；在所述隔离层上形成保护层的步骤包括：对所述隔离层进行刻蚀，去除部分厚度的隔离层，在所述牺牲层中形成第三开口；在所述第三开口中形成保护层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，对所述隔离层进行刻蚀之前，还包括：在所述牺牲层上形成掩膜层，所述掩膜层暴露出所述隔离层。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，对所述隔离层进行刻蚀的工艺包括：干法刻蚀或湿法刻蚀。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料与所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅；所述保护层的材料为氧化硅或氮氧化硅。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料与所述隔离结构的材料不相同。
10.如权利要求1或9所述的半导体结构的形成方法，其特征在于，去除所述隔离区栅极结构的步骤包括：在所述器件区栅极结构上形成图形化的掩膜层；以所述掩膜层为掩膜对栅极结构进行刻蚀，去除所述隔离区栅极结构，形成第一开口。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为硅、锗或硅锗；所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的工艺包括：化学气相沉积工艺或物理气相沉积工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层之前，还包括：在所述栅极结构侧壁表面形成侧墙层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料为氮化硅、氮氧化硅或氮氧碳化硅。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述隔离区栅极结构的工艺包括：干法刻蚀或湿法刻蚀。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底为平面衬底；
或者，所述衬底包括：基底和位于所述基底上的鳍部；所述栅极结构横跨所述鳍部，所述栅极结构位于所述鳍部部分侧壁和顶部表面；所述源漏掺杂区位于所述栅极结构两侧的鳍部中；所述第二开口位于所述隔离区鳍部中，且所述第二开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；形成鳍部之后，所述形成方法还包括：在所述基底上形成隔离材料层，所述隔离材料层覆盖所述鳍部部分侧壁，且所述隔离材料层表面低于所述鳍部顶部表面。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构顶部表面高于所述源漏掺杂区顶部表面。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离区栅极结构的个数包括：一个或多个。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的步骤包括：在所述器件区和隔离区衬底上形成栅极结构层；在所述栅极结构层上形成图形化的硬掩膜；以所述硬掩膜为掩膜对所述栅极结构层进行刻蚀，形成栅极结构。
20.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括：相邻的器件区和隔离区；
位于所述器件区衬底上的栅极结构；
位于所述隔离区衬底中的隔离结构，所述隔离结构表面高于所述衬底表面；
位于所述栅极结构两侧器件区衬底中的源漏掺杂区。
CN201610979685.8A 2016-11-08 2016-11-08 半导体结构及其形成方法 Pending CN108074867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610979685.8A CN108074867A (zh) 2016-11-08 2016-11-08 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610979685.8A CN108074867A (zh) 2016-11-08 2016-11-08 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN108074867A true CN108074867A (zh) 2018-05-25

Family

ID=62154159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610979685.8A Pending CN108074867A (zh) 2016-11-08 2016-11-08 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108074867A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634798A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112289746A (zh) * 2019-07-24 2021-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113345805A (zh) * 2021-06-04 2021-09-03 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件
CN113823689A (zh) * 2020-06-19 2021-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN116053214A (zh) * 2023-03-29 2023-05-02 合肥新晶集成电路有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061974A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 소자의 제조 방법
CN104681557A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体装置及其制造方法
CN105097521A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9299700B2 (en) * 2014-05-08 2016-03-29 Samsung Electronics Co., Ltd. Semiconductor devices including a dummy gate structure on a fin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061974A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 소자의 제조 방법
CN104681557A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体装置及其制造方法
CN105097521A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9299700B2 (en) * 2014-05-08 2016-03-29 Samsung Electronics Co., Ltd. Semiconductor devices including a dummy gate structure on a fin

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634798A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112289746A (zh) * 2019-07-24 2021-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112289746B (zh) * 2019-07-24 2023-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113823689A (zh) * 2020-06-19 2021-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113345805A (zh) * 2021-06-04 2021-09-03 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件
CN116053214A (zh) * 2023-03-29 2023-05-02 合肥新晶集成电路有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US11682697B2 (en) Fin recess last process for FinFET fabrication
US10692777B2 (en) Semiconductor device
CN108074867A (zh) 半导体结构及其形成方法
CN104916541B (zh) 形成半导体器件和FinFET器件的方法及FinFET器件
CN104576735A (zh) 具有掩埋绝缘层的FinFET及其形成方法
CN105304709A (zh) 鳍式场效应晶体管的结构和形成方法
CN105374874B (zh) 用于FinFET器件的结构和方法
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
CN105280639A (zh) 鳍式场效应晶体管的结构和形成方法
CN103972098A (zh) 用于在体半导体晶片上形成finfet/三栅极器件的方法
US20150093861A1 (en) Method for the formation of cmos transistors
US10236383B2 (en) Method for fabricating semiconductor device
CN103426755A (zh) 半导体器件及其形成方法
CN104425220A (zh) 图案的形成方法
CN103715133A (zh) Mos晶体管及其形成方法
CN103633140A (zh) 两步式浅沟槽隔离（sti）工艺
TWI681462B (zh) 在ｖｆｅｔ結構之處理期間在閘極區中長度的控制
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
US10043675B2 (en) Semiconductor device and method for fabricating the same
US10790282B2 (en) Semiconductor devices
US20150228546A1 (en) Semiconductor device and method of removing spacers on semiconductor device
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
CN103578953B (zh) 半导体集成电路制造的方法
WO2018059108A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN110098150B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525

RJ01 Rejection of invention patent application after publication