CN115528094A - Ldmos器件及其形成方法 - Google Patents

Ldmos器件及其形成方法 Download PDF

Info

Publication number
CN115528094A
CN115528094A CN202211131048.7A CN202211131048A CN115528094A CN 115528094 A CN115528094 A CN 115528094A CN 202211131048 A CN202211131048 A CN 202211131048A CN 115528094 A CN115528094 A CN 115528094A
Authority
CN
China
Prior art keywords
region
field oxide
field
layer
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211131048.7A
Other languages
English (en)
Inventor
金锋
蔡莹
朱宇彤
潘山山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202211131048.7A priority Critical patent/CN115528094A/zh
Publication of CN115528094A publication Critical patent/CN115528094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种LDMOS器件及其形成方法，其中结构包括：位于衬底内的深阱区，深阱区为第二导电类型，第二导电类型与第一导电类型相反；位于深阱区内的场氧结构，场氧结构顶部表面与衬底顶部表面齐平，场氧结构包括第一场氧层、第二场氧层以及位于第一场氧层和第二场氧层之间的若干第三场氧层，第一场氧层、第二场氧层和若干第三场氧层均相互分立；位于深阱区内的体区，体区与第一场氧层相邻，且体区为第一导电类型；位于部分第一场氧层表面和部分体区表面的第一栅场板；位于部分第二场氧层表面的第二栅场板；位于场氧结构两侧的源区和漏区，源区位于体区内，漏区位于深阱区内，源区和漏区为第二导电类型，有利于提高器件的击穿电压性能。

Description

LDMOS器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种LDMOS器件及其形成方法。
背景技术
BCD(Bipolar-CMOS-DMOS)工艺一种单片集成工艺技术，该技术在同一芯片上制作双极晶体管(Bipolar Junction Transistor，BJT)器件、互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)器件和双扩散金属氧化物半导体(Double-diffused Metal-Oxide Semiconductor，DMOS)器件的工艺。采用BCD工艺制造的器件广泛应用于电源管理、显示驱动、汽车电子、工业控制等领域。
目前高压BCD工艺中，采用横向双扩散金属氧化物半导体场效应晶体管(LateralDouble-Diffused Metal Oxide Semiconductor Field Effect Transistor,缩写为LDMOS)器件作为耐压器件。
然而，现有的LDMOS器件技术形成的半导体结构有待进一步改善。
发明内容
本发明解决的技术问题是提供一种LDMOS器件及其形成方法，以提高形成的器件的性能。
为解决上述技术问题，本发明技术方案提供一种LDMOS器件，包括：衬底，所述衬底为第一导电类型；位于所述衬底内的深阱区，所述深阱区为第二导电类型，所述第二导电类型与所述第一导电类型相反；位于所述深阱区内的场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和第二场氧层之间的若干第三场氧层，所述第一场氧层、第二场氧层和若干第三场氧层均相互分立；位于所述深阱区内的体区，所述体区与所述第一场氧层相邻，且所述体区为第一导电类型；位于部分所述第一场氧层表面和部分所述体区表面的第一栅场板；位于部分所述第二场氧层表面的第二栅场板；位于所述场氧结构两侧的源区和漏区，所述源区位于所述体区内，所述漏区位于所述深阱区内，所述源区和所述漏区为第二导电类型。
可选的，所述深阱区内具有凹槽，所述场氧结构位于所述凹槽内；所述LDMOS器件还包括：位于所述凹槽侧壁和底部表面与所述场氧结构之间的氧化层。
可选的，所述场氧结构侧壁和底部具有夹角，所述夹角的范围为30°至90°。
可选的，还包括：位于所述体区的引出区，所述引出区与所述源区相接触，且所述引出区较所述源区远离所述场氧结构，所述引出区为第一导电类型。
可选的，还包括：位于所述衬底上的导电结构，所述导电结构包括第一导电层、第二导电层、第三导电层；所述第一导电层与所述引出区和所述源区电连接，且所述第一导电层延伸至所述第一栅场板上方；所述第二导电层与所述第二栅场板、所述漏区电连接；所述第三导电层浮置，且位于所述第一导电层和所述第二导电层之间。
可选的，所述第三导电层位于至少一个所述第三场氧层上方。
可选的，所述第一场氧层、所述第二场氧层和各个所述第三场氧层均呈环状，所述第一场氧层、若干所述第三场氧层和所述第二场氧层自所述漏区向所述源区方向排布，且环绕所述源区设置。
可选的，包括：所述体区环绕设置在所述漏区的外侧；所述场氧结构，环绕设置在所述漏区的外侧，且位于所述体区内侧的所述深阱区上；所述第二栅场板，环绕设置在所述漏区的外侧，且位于所述体区内侧；所述第一栅场板，环绕设置所述第二栅场板外侧，且位于所述体区内侧，并延伸至部分所述体区表面。
可选的，所述衬底包括沿第一方向排布的第一区、第二区和第三区；所述源区包围所述漏区，所述漏区包括位于第一区的第一漏区、位于所述第二区与所述第一漏区相接的若干第二漏区、以及位于所述第三区与所述第二漏区相接的若干第三漏区，一个第二漏区对应一个第三漏区，所述第一漏区沿第二方向延伸，所述第二方向与所述第一方向垂直，所述第二漏区平行于所述第一方向且沿所述第二方向排布；所述第二栅场板包括位于第一区的第一栅部、位于所述第二漏区外侧的若干第一线栅部和位于所述第三区的第二栅部，一个所述第二漏区对应两条第一线栅部，所述若干第一线栅部平行于所述第一方向，且沿第二方向排布，所述第一栅部、所述第二栅部使所述若干第一线栅部连接到一起，并环绕设置于所述漏区外侧；位于所述源区内侧的所述第一栅场板，所述第一栅场板包括位于第一区的第三栅部、位于所述第二漏区外侧的若干第二线栅部和位于所述第三区的第四栅部，一个所述第二漏区对应两条第二线栅部，所述若干第二线栅部平行于所述第一方向，且沿第二方向排布，所述第三栅部、所述第四栅部使所述若干第二线栅部连接到一起，并环绕设置于所述第二栅场板外侧。
可选的，所述若干第三场氧层的数量范围为0个至50个；在沿自所述源区向所述漏区的方向上，所述第一场氧层的尺寸范围为0.1微米至10微米；在沿自所述源区端向所述漏区的方向上，所述第二场氧层的尺寸范围为0.1微米至10微米；在沿自所述源区向所述漏区的方向上，各个所述第三场氧层的尺寸范围为0.1微米至10微米。
可选的，还包括：位于所述场氧结构下方的所述深阱区内的掺杂区。
相应的，本发明的技术方案还提供一种LDMOS器件的形成方法，包括：提供衬底，所述衬底为第一导电类型；在所述衬底内形成深阱区，所述深阱区为第二导电类型，所述第二导电类型与所述第一导电类型相反；在所述深阱区内形成场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和第二场氧层之间的若干第三场氧层，所述第一场氧层、第二场氧层和若干第三场氧层均相互分立；在所述深阱区内形成体区，所述体区为第一导电类型，所述体区与所述第一场氧层相邻；在部分所述场氧结构表面形成第一栅场板和第二栅场板，所述第一栅场板位于部分所述第一场氧层表面，且还延伸至部分所述体区表面，所述第二栅场板位于部分所述第二场氧层表面；在所述场氧结构两侧形成源区和漏区，所述源区位于所述体区内，所述漏区位于所述深阱区内，所述源区和所述漏区为第二导电类型。
可选的，所述场氧结构的形成工艺包括浅槽隔离工艺。
可选的，所述场氧结构侧壁和底部具有夹角，所述夹角的范围为30°至90°。
可选的，所述场氧结构的形成方法包括：在所述深阱区内形成凹槽；在所述衬底表面和所述凹槽内形成介质材料层；图形化所述介质材料层直到暴露出所述衬底表面。
可选的，所述凹槽的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。
可选的，在形成所述凹槽之后，且在形成所述介质材料层之前，还包括：对所述凹槽侧壁和底部表面进行氧化处理，形成氧化层。
可选的，所述氧化处理工艺的工艺包括原位水汽生成工艺。
可选的，在形成所述源区、所述漏区后，还包括：在所述衬底表面形成层间介质层；在所述层间介质层内形成导电结构，所述导电结构包括第一导电层、第二导电层、第三导电层；所述第一导电层与所述源区电连接，且所述第一导电层延伸至所述第一栅场板上方；所述第二导电层与所述第二栅场板、所述漏区电连接；所述第三导电层浮置，且位于所述第一导电层和所述第二导电层之间。
可选的，所述第一场氧层、所述第二场氧层和各个所述第三场氧层均呈环状，所述第一场氧层、若干所述第三场氧层和所述第二场氧层自所述漏区向所述源区方向排布，且环绕所述源区设置。
可选的，包括：所述体区环绕设置在所述漏区的外侧；所述场氧结构，环绕设置在所述漏区的外侧，且位于所述体区内侧的所述深阱区上；所述第二栅场板，环绕设置在所述漏区的外侧，且位于所述体区内侧；所述第一栅场板，环绕设置所述第二栅场板外侧，且位于所述体区内侧，并延伸至部分所述体区表面。
可选的，所述衬底包括沿第一方向排布的第一区、第二区和第三区；所述源区包围所述漏区，所述漏区包括位于第一区的第一漏区、位于所述第二区与所述第一漏区相接的若干第二漏区、以及位于所述第三区与所述第二漏区相接的若干第三漏区，一个第二漏区对应一个第三漏区，所述第一漏区沿第二方向延伸，所述第二漏区平行于所述第一方向且沿所述第二方向排布，所述第一方向与所述第二方向相互垂直；所述第二栅场板包括位于第一区的第一栅部、位于所述第二漏区外侧的若干第一线栅部和位于所述第三区的第二栅部，一个所述第二漏区对应两条第一线栅部，所述若干第一线栅部平行于所述第一方向，且沿第二方向排布，所述第一栅部、所述第二栅部使所述若干第一线栅部连接到一起，并环绕设置于所述漏区外侧；位于所述源区内侧的所述第一栅场板，所述第一栅场板包括位于第一区的第三栅部、位于所述第二漏区外侧的若干第二线栅部和位于所述第三区的第四栅部，一个所述第二漏区对应两条第二线栅部，所述若干第二线栅部平行于所述第一方向，且沿第二方向排布，所述第三栅部、所述第四栅部使所述若干第二线栅部连接到一起，并环绕设置于所述第二栅场板外侧。
可选的，还包括：在形成所述场氧结构之后，在所述场氧结构下方的所述深阱区内形成掺杂区。
可选的，所述掺杂区的形成工艺包括等离子注入工艺。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的LDMOS器件的形成方法中，在所述深阱区内形成场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和第二场氧层之间的若干第三场氧层，所述第一场氧层、第二场氧层和若干第三场氧层均相互分立。一方面，所述场氧结构可以采用浅槽隔离工艺形成，因此，可以与现有的浅槽隔离工艺的制程相互兼容；另一方面，由于将场氧结构分成多个场氧层，在每个场氧层的始端或末端存在由于氧化层厚度变化带来的电场强度变化，从LDMOS器件漂移区的横向的电场分布上看，所述电场分布在各场氧层的始端或末端处可能会产生若干电场峰值，所述电场峰值的大小可以根据场氧层的尺寸和场氧层的数量来调整，所述若干电场峰值拉大了器件的整体电场，从而在整体上提高器件的击穿电压性能，因此，在同样的击穿电压性能要求下，可以缓和由浅槽隔离工艺带来的场氧结构形貌问题所引起的电场集中，提高器件的整体可靠性；其次，由于将场氧结构分成多个场氧层，各场氧层的尺寸较小，在与现有的浅槽隔离工艺兼容的同时，在形成场氧层的平坦化工艺中，可以减少机械化学研磨过程造成的“碗口效应”(dishing)，有利于保持场氧结构顶部表面的平整度。
进一步，所述场氧结构侧壁和底部具有夹角，所述夹角的范围为30°至90°。通过调整形成所述场氧结构所在凹槽的刻蚀工艺的工艺参数，可以调整场氧结构侧壁和底部的夹角，使自场氧结构到栅氧的氧化层的厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
进一步，在形成所述凹槽之后，且在形成所述介质材料层之前，对所述凹槽侧壁和表面进行氧化处理，形成氧化层，所述氧化处理可以使形成的场氧结构侧壁和底部的夹角变圆润，使自场氧结构到栅氧层的氧化层厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
本发明技术方案提供的LDMOS器件中，位于所述深阱区内的场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和第二场氧层之间的若干第三场氧层，所述第一场氧层、第二场氧层和若干第三场氧层均相互分立。一方面，所述场氧结构可以采用浅槽隔离工艺形成，因此，可以与现有的浅槽隔离工艺的制程相互兼容；另一方面，由于将场氧结构分成多个场氧层，在每个场氧层的始端或末端存在由于氧化层厚度变化带来的电场强度变化，从LDMOS器件漂移区的横向的电场分布上看，所述电场分布在各场氧层的始端或末端处可能会产生若干电场峰值，所述电场峰值的大小可以根据场氧层的尺寸和场氧层的数量来调整，所述若干电场峰值拉大了器件的整体电场，从而在整体上提高器件的击穿电压性能，因此，在同样的击穿电压性能要求下，可以缓和由浅槽隔离工艺带来的场氧结构形貌问题所引起的电场集中，提高器件的整体可靠性。
进一步，所述场氧结构侧壁和底部具有夹角，所述夹角的范围为30°至90°。选取所述夹角范围目的在于，使自场氧结构到栅氧层的氧化层厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
附图说明
图1是一种LDMOS器件的剖面结构示意图；
图2至图9是本发明一实施例的LDMOS器件的形成方法各步骤的结构示意图；
图10至图12是本发明另一实施例的LDMOS器件的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有技术形成的LDMOS器件，性能亟需提升。现结合一种LDMOS器件进行说明分析。
图1是一种LDMOS器件的剖面结构示意图。
请参考图1，所述LDMOS器件包括：衬底101，所述衬底101具有第一导电类型；位于所述衬底101内的深阱区102，所述深阱区102具有第二导电类型；位于所述深阱区102表面的场氧层103；位于所述场氧层103一侧的深阱区102内的体区104，所述体区104具有第一导电类型；位于所述场氧层103另一侧的深阱区102内的漏区105，所述漏区105具有第二导电类型；位于所述场氧层103表面的第一栅场板106和第二栅场板107，所述第一栅场板106还延伸至所述体区104的部分表面,所述第二栅场板107位于所述第一栅场板106和所述漏区105之间；位于所述第一栅场板106一侧的所述体区104内的源区108和与所述源区108相邻的沟道引出区109，所述沟道引出区109相对于所述源区108远离所述场氧层103，所述沟道引出区109具有第一导电类型，所述源区108具有第二导电类型；位于所述衬底101内的衬底引出区110，所述衬底引出区110具有第一导电类型，且所述衬底引出区110位于所述深阱区102以外；位于衬底101表面的介质层(图中未标出)，所述介质层内具有导电层，所述导电层包括第一导电结构111、第二导电结构112，第三导电结构113、第四导电结构114，所述第一导电结构111与所述衬底引出区110电连接，所述第二导电结构112使所述沟道引出区109和所述源区108电连接，所述第三导电结构113与所述第一栅场板106电连接，所述第四导电结构114使所述漏区105和所述第二栅场板107电连接。
上述结构为基于BCD工艺制备得到的超高压LDMOS器件。所述场氧层104采用局部氧化隔离工艺(Local Oxidation of Silicon，简称LOCOS)形成。所述第一栅场板106与所述衬底101之间具有栅氧层100。由于LOCOS工艺的特点，所述场氧层103在和有源区交界处存在鸟嘴区A，使得自场氧层103到栅氧层100的氧化层厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
随着半导体工艺的进一步发展，晶体管尺度持续微缩，浅槽隔离(Shallow TrenchIsolation，简称STI)工艺已取代LOCOS工艺被普遍用于隔离结构的制备中。然而，对LDMOS器件来说，采用STI工艺替代LOCOS工艺会造成以下不可避免的问题：
1)在所述STI工艺中，需要在有源区内形成凹槽，在所述凹槽内填充介质材料层，通过机械化学研磨工艺(CMP)平坦化所述介质材料层，在所述凹槽内形成隔离结构。所述平坦化过程会使形成的隔离结构表面因“碗口效应”(dishing)而呈现中部低而边缘高的缺陷形貌。
2)常规的LOCOS工艺而在STI工艺中，由于所述凹槽采用干法刻蚀工艺形成，所述凹槽的侧壁和底部之间具有较大的角度，因此，采用STI工艺形成的隔离结构具有底部“尖角”问题。
如上所述，STI工艺形成的隔离结构的表面缺陷形貌和底部“尖角”问题均会造成超高压LDMOS器件漂移区耗尽时的电场集中，从而造成器件击穿的风险，难以满足超高压LDMOS器件的需要。
为了解决上述问题，本发明提供的LDMOS器件及其形成方法中，在所述深阱区内形成场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和所述第二场氧层之间的若干第三场氧层，所述第一场氧层、所述第二场氧层和所述若干第三场氧层均相互分立。一方面，所述场氧结构可以采用浅槽隔离工艺形成，因此，可以与现有的浅槽隔离工艺的制程相互兼容；另一方面，由于将场氧结构分成多个场氧层，在每个场氧层的始端或末端存在由于氧化层厚度变化带来的电场强度变化，从LDMOS器件漂移区的横向的电场分布上看，所述电场分布在各场氧层的始端或末端处可能会产生若干电场峰值，所述电场峰值的大小可以根据场氧层的尺寸和场氧层的数量来调整，所述若干电场峰值拉大了器件的整体电场，从而在整体上提高器件的击穿电压性能，因此，在同样的击穿电压性能要求下，可以缓和由浅槽隔离工艺带来的场氧结构形貌问题所引起的电场集中，提高器件的整体可靠性；其次，由于将场氧结构分成多个场氧层，各场氧层的尺寸较小，在与现有的浅槽隔离工艺兼容的同时，在形成场氧层的平坦化工艺中，可以减少机械化学研磨过程造成的“碗口效应”(dishing)，有利于保持场氧结构顶部表面的平整度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明一实施例的LDMOS器件的形成方法各步骤的结构示意图。
请参考图2，提供衬底201，所述衬底201为第一导电类型。
所述第一导电类型包括N型或P型。本实施例中，所述第一导电类型为P型。
本实施例中，所述衬底201的材料包括硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、III-V族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，III-V族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请继续参考图2，在所述衬底201内形成深阱区202，所述深阱区202为第二导电类型，所述第二导电类型与所述第一导电类型相反。
所述第二导电类型包括N型或P型。本实施例中，所述第二导电类型为N型。
本实施例中，所述深阱区202的形成工艺包括：在所述衬底201表面形成第一掩膜层(图中未示出)，所述第一掩膜层暴露出部分所述衬底201表面；以所述第一掩膜层为掩膜，向所述衬底201内注入掺杂离子；在向所述衬底201内注入掺杂离子之后，对所述衬底201进行高温处理，以形成所述深阱区202；在形成所述深阱区202之后，去除所述第一掩膜层。
后续，在部分所述深阱区202表面形成场氧结构，所述场氧结构顶部表面与所述衬底201顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和所述第二场氧层之间的所述若干第三场氧层，所述第一场氧层、所述第二场氧层和所述若干第三场氧层均相互分立。
本实施例中，所述场氧结构的形成工艺包括浅槽隔离工艺。
本实施例中，所述场氧结构的形成方法请参考图3至图6。
请参考图3和图4，图3为图4的俯视结构示意图，图4为图3中虚线框中沿EE1方向的剖面结构示意图，在所述深阱区202内形成凹槽301。
所述凹槽301的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。所述凹槽301用于形成所述场氧结构。本实施例中，所述凹槽301的形成工艺包括干法刻蚀工艺。
所述凹槽301的形成方法包括：在所述衬底201表面形成第二掩膜层(图中未示出)，所述第二掩膜层暴露出部分所述深阱区202表面；以所述第二掩膜层为掩膜，刻蚀所述深阱区202，形成所述凹槽301；在形成所述凹槽301之后，去除所述第二掩膜层。
所述凹槽301侧壁和底部具有夹角，所述夹角的范围为30°至90°。通过调节所述凹槽301的刻蚀工艺的工艺参数，可以调整所述凹槽301侧壁和底部的夹角，使后续形成的场氧结构到栅氧层的氧化层的厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
后续，在所述衬底201表面和所述凹槽301内形成介质材料层。
本实施例中，在形成所述凹槽301之后，且在形成所述介质材料层之前，还对所述凹槽301侧壁和底部表面进行氧化处理，形成氧化层302。
所述氧化处理可以使所述凹槽301侧壁和底部的夹角变圆润，进而使形成的场氧结构侧壁和底部的夹角变圆润，使自后续形成的场氧结构到栅氧层的氧化层厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
本实施例中，所述氧化处理工艺包括原位水汽生成工艺。
具体的，所述凹槽301包括第一凹槽301a、第二凹槽301b以及位于第一凹槽301a和所述第二凹槽301b之间的若干第三凹槽301c。
本实施例中，所述第一凹槽301a、所述第二凹槽301b和各个所述第三凹槽301c均呈环状。具体的，所述第二凹槽301b位于内侧，各个所述第三凹槽301c环绕所述第二凹槽301b，所述第一凹槽301a环绕所述若干第三凹槽301c。
所述掺杂区204使电流在所述掺杂区204上方和下方的漂移区具有两条电路通道，提高了器件的工作电流。
本实施例中，所述掺杂区204的形成工艺包括等离子注入工艺。
请参考图5和图6，图5为图6的俯视结构示意图，图6为图5中虚线框中沿EE1方向的剖面结构示意图，在所述衬底201表面和所述凹槽301内形成介质材料层(图中未示出)；平坦化所述介质材料层直到暴露出所述衬底201表面，形成场氧结构203。
所述场氧结构203包括第一场氧层203a、第二场氧层203b以及位于第一场氧层203a和所述第二场氧层203b之间的所述若干第三场氧层203c，以所述第一凹槽301a内的所述介质材料层为所述第一场氧层203a，以所述第二凹槽301b内的所述介质材料层为所述第二场氧层203b，以所述第三凹槽301c内的所述介质材料层为所述第三场氧层203c。
本实施例中，所述介质材料层的材料包括氧化硅。
本实施例中，所述场氧结构203侧壁和底部具有夹角，所述夹角的范围为30°至90°。
本实施例中，所述第一场氧层203a、所述第二场氧层203b和各个所述第三场氧层203c均呈环状。具体的，所述第二场氧层203b位于内侧，各个所述第三场氧层203c环绕所述第二场氧层203b，所述第一场氧层203a环绕所述若干第三场氧层203c。
本实施例中，在形成所述场氧结构203之后，在所述场氧结构203下方的所述深阱区202内形成掺杂区204。在其他实施例中，所述掺杂区可以在形成所述场氧结构之前形成。
后续，将在所述场氧结构203两侧分别形成源区和漏区，所述第一场氧层203a、所述若干第三场氧层203c和所述第二场氧层203b自所述漏区向所述源区方向排布，且环绕所述漏区设置。
所述若干第三场氧层203c的数量范围为0个至50个；本实施例中，所述第三场氧层203c的数量为两个。在其他实施例中，所述第三场氧层203c的尺寸和数量根据实际需要调整。
本实施例中，在沿自所述源区向所述漏区的方向上，所述第一场氧层203a的尺寸范围为0.1微米至10微米。
本实施例中，在沿自所述源区向所述漏区的方向上，所述第二场氧层203b的尺寸范围为0.1微米至10微米。
本实施例中，在沿自所述源区向所述漏区的方向上，各个所述第三场氧层203c的尺寸范围为0.1微米至10微米。
需要说明的是，本实施例中，所述第一场氧层203a、所述第二场氧层203b和各所述第三场氧层203c均分别呈环状，所述尺寸即为各场氧层所在的环状区域的宽度。
请参考图7和图8，图7为图8中虚线框中沿EE1方向的剖面结构示意图，图8为图7的俯视结构示意图，在所述深阱区202内形成体区205，所述体区205为第一导电类型，所述体区205与所述第一场氧层203a相邻；在部分所述场氧结构203表面形成第一栅场板206和第二栅场板208，所述第一栅场板206位于部分所述第一场氧层203a表面，且还延伸至部分所述体区205表面，所述第二栅场板208位于部分所述第二场氧层203b表面；在所述场氧结构203两侧形成源区209和漏区210，所述源区209位于所述体区205内，所述漏区210位于所述深阱区202内，所述源区209和所述漏区210为第二导电类型。
至此，一方面，所述场氧结构203可以采用浅槽隔离工艺形成，因此，可以与现有的浅槽隔离工艺的制程相互兼容；另一方面，由于将场氧结构203分成多个场氧层，在每个场氧层的始端或末端存在由于氧化层厚度变化带来的电场强度变化，从LDMOS器件漂移区的横向的电场分布上看，所述电场分布在各场氧层的始端或末端处可能会产生若干电场峰值，所述电场峰值的大小可以根据场氧层的尺寸和场氧层的数量来调整，所述若干电场峰值拉大了器件的整体电场，从而在整体上提高器件的击穿电压性能，因此，在同样的击穿电压性能要求下，可以缓和由浅槽隔离工艺带来的场氧结构203形貌问题所引起的电场集中，提高器件的整体可靠性；其次，由于将场氧结构203分成多个场氧层，各场氧层的尺寸较小，在与现有的浅槽隔离工艺兼容的同时，在形成场氧层的平坦化工艺中，可以减少机械化学研磨过程造成的“碗口效应”(dishing)，有利于保持场氧结构顶部表面的平整度。
本实施例中，在形成所述场氧结构203之后形成所述体区205。在另一实施例中，也可以先形成所述体区后形成所述场氧结构。
本实施例中，所述第一栅场板206和所述衬底201之间具有栅氧层207。
本实施例中，所述体区205环绕设置在所述漏区210的外侧。
本实施例中，所述场氧结构203，环绕设置在所述漏区210的外侧，且位于所述体区205内侧的所述深阱区202上；所述第二栅场板208，环绕设置在所述漏区210的外侧，且位于所述体区205内侧；所述第一栅场板206，环绕设置所述第二栅场板208外侧，且位于所述体区205内侧，并延伸至部分所述体区205表面。
本实施例中，还在所述体区205内形成引出区211，所述引出区211与所述源区209相接触，且所述引出区211较所述源区209远离所述场氧结构203，所述引出区211为第一导电类型。
需要说明的是，图7的俯视结构示意图中省略了所述引出区211。
本实施例中，在形成所述源区209、所述漏区210、所述引出区211之后，还请在图8的基础上，继续参考图9。
请参考图9，在所述衬底201表面形成层间介质层(图中未示出)；在所述层间介质层内形成导电结构，所述导电结构包括第一导电层212、第二导电层213和第三导电层214；所述第一导电层212与所述引出区211和所述源区209电连接，且所述第一导电层212延伸至所述第一栅场板206上方；所述第二导电层213与所述第二栅场板208、所述漏区210电连接；所述第三导电层214浮置，且位于所述第一导电层212和所述第二导电层213之间。
所述第一导电层212用于引出所述源区209，所述第二导电层213用于引出所述漏区210；同时，所述第一导电层212、所述第二导电层213和所述第三导电层214起到了金属场板的作用，进一步提高了器件的耐压能力。
本实施例中，在沿自所述源区209至所述漏区210的方向上，所述第三导电层214与所述第二导电层213之间的距离d范围为0.1微米至20微米。
本实施例中，所述第三导电层214位于至少一个所述第三场氧层203c上方。所述第三导电层214位于第三场氧层203c上方，以提高所述第三导电层214的金属场板的作用，增加器件的击穿电压性能。
本实施例中，所述LDMOS器件的形状为圆形。其他实施例中，所述LDMOS器件的形状可以为圆形、椭圆形或子弹型。
相应的，本发明实施例还提供一种采用上述方法所形成的LDMOS器件，请继续参考图7和图9，包括：衬底201，所述衬底201为第一导电类型；位于所述衬底201内的深阱区202，所述深阱区202为第二导电类型，所述第二导电类型与所述第一导电类型相反；位于所述深阱区202表面的场氧结构203，所述场氧结构203顶部表面高于所述衬底201顶部表面，所述场氧结构203包括第一场氧层203a、第二场氧层203b以及位于所述第一场氧层203a和所述第二场氧层203b之间的若干第三场氧层203c，所述第一场氧层203a、所述第二场氧层203b和所述若干第三场氧层203c均相互分立；位于所述深阱区202内的体区205，所述体区205与所述第一场氧层203a相邻，且所述体区205为第一导电类型；位于部分所述第一场氧层203a表面和部分所述体区205表面的第一栅场板206；位于部分所述第二场氧层203b表面的第二栅场板208；位于所述场氧结构203两侧的源区209和漏区210，所述源区209位于所述体区205内，所述漏区210位于所述深阱区202内，所述源区209和所述漏区210为第二导电类型。
一方面，所述场氧结构可以采用浅槽隔离工艺形成，因此，可以与现有的浅槽隔离工艺的制程相互兼容；另一方面，由于将场氧结构分成多个场氧层，在每个场氧层的始端或末端存在由于氧化层厚度变化带来的电场强度变化，从LDMOS器件漂移区的横向的电场分布上看，所述电场分布在各场氧层的始端或末端处可能会产生若干电场峰值，所述电场峰值的大小可以根据场氧层的尺寸和场氧层的数量来调整，所述若干电场峰值拉大了器件的整体电场，从而在整体上提高器件的击穿电压性能，因此，在同样的击穿电压性能要求下，可以缓和由浅槽隔离工艺带来的场氧结构形貌问题所引起的电场集中，提高器件的整体可靠性。
本实施例中，所述深阱区内具有凹槽301(如图4所示)，所述场氧结构203位于所述凹槽301内。具体的，所述凹槽301包括第一凹槽301a、第二凹槽301b以及位于所述第一凹槽301a和所述第二凹槽301b之间的若干第三凹槽301c。
本实施例中，所述第一栅场板206和所述衬底201之间具有栅氧层207。
本实施例中，所述LDMOS器件还包括：位于所述凹槽301侧壁和底部表面与所述场氧结构203之间的氧化层302。
本实施例中，所述场氧结构203侧壁和底部具有夹角，所述夹角的范围为30°至90°。选取所述夹角范围目的在于，使自场氧结构203到栅氧层207的氧化层厚度过渡较为平缓，有利于减缓电场集中，利于提高器件的耐压性能。
本实施例中，所述LDMOS器件还包括：位于所述体区205的引出区211，所述引出区211与所述源区209相接触，且所述引出区211较所述源区209远离所述场氧结构203，所述引出区211为第一导电类型。
本实施例中，所述LDMOS器件还包括：位于所述衬底201上的导电结构，所述导电结构包括第一导电层212、第二导电层213和第三导电层214；所述第一导电层212与所述引出区211和所述源区209电连接，且所述第一导电层212延伸至所述第一栅场板206上方；所述第二导电层213与所述第二栅场板208、所述漏区210电连接；所述第三导电层214浮置，且位于所述第一导电层212和所述第二导电层213之间。
所述第一导电层212、所述第二导电层213和所述第三导电层214起到了金属场板的作用，进一步提高了器件的耐压能力。
本实施例中，所述第三导电层214位于至少一个所述第三场氧层203c上方。所述第三导电层214位于第三场氧层203c上方，以提高所述第三导电层214的金属场板的作用，增加器件的击穿电压性能。
本实施例中，在沿自所述源区209至所述漏区210的方向上，所述第三导电层214与所述第二导电层213之间的距离d范围为0.1微米至20微米。
本实施例中，所述第一场氧层203a、所述第二场氧层203b和各个所述第三场氧层203c均呈环状，所述第一场氧层203a、所述若干第三场氧层203c和所述第二场氧层203b自所述漏区210向所述源区209方向排布，且环绕所述漏区210设置。
本实施例中，所述体区205环绕设置在所述漏区210的外侧；所述场氧结构203，环绕设置在所述漏区210的外侧，且位于所述体区205内侧的所述深阱区202上；所述第二栅场板208，环绕设置在所述漏区210的外侧，且位于所述体区205内侧；所述第一栅场板206，环绕设置所述第二栅场板208外侧，且位于所述体区205内侧，并延伸至部分所述体区205表面。
本实施例中，所述若干第三场氧层203c的数量范围为0个至50个；在沿自所述源区209向所述漏区210的方向上，所述第一场氧层203a的尺寸范围为0.1微米至20微米；在沿自所述源区209向所述漏区210的方向上，所述第二场氧层203b的尺寸范围为0.1微米至20微米；在沿自所述源区209向所述漏区210的方向上，各个所述第三场氧层203c的尺寸范围为0.1微米至20微米。
本实施例中，所述LDMOS器件还包括：位于所述场氧结构203下方的所述深阱区202内的掺杂区204。
所述掺杂区204使电流在所述掺杂区204上方和下方的漂移区具有两条电路通道，提高了器件的工作电流。
本实施例中，所述LDMOS器件的形状为圆形。其他实施例中，所述LDMOS器件的形状可以为圆形、椭圆形或子弹型。
图10至图12是本发明另一实施例的LDMOS器件的形成方法各步骤的结构示意图。
请参考图10至图11，图10为图11的俯视结构示意图，图11为图10中沿DD1方向的剖面结构示意图，提供衬底401，所述衬底401为第一导电类型；在所述衬底401内形成深阱区402，所述深阱区402为第二导电类型，所述第二导电类型与所述第一导电类型相反；在部分所述深阱区402表面形成场氧结构403，所述场氧结构403顶部表面齐平于所述衬底401顶部表面，所述场氧结构403包括第一场氧层403a、第二场氧层403b以及位于第一场氧层403a和第二场氧层403b之间的若干第三场氧层403c，所述第一场氧层403a、第二场氧层403b和若干第三场氧层403c均相互分立；在所述深阱区402内形成体区405，所述体区405为第一导电类型，所述体区405与所述第一场氧层403a相邻；在部分所述场氧结构403表面形成第一栅场板406和第二栅场板408，所述第一栅场板406位于部分所述第一场氧层403a表面，且还延伸至部分所述体区405表面，所述第二栅场板408位于部分所述第二场氧层403b表面；在所述场氧结构403两侧形成源区409和漏区410，所述源区409位于所述体区405内，所述漏区410位于所述深阱区402内，所述源区409和所述漏区410为第二导电类型。
本实施例中，还在所述体区405内形成引出区411，所述引出区411与所述源区409相接触，且所述引出区411较所述源区409远离所述场氧结构403，所述引出区411为第一导电类型。
需要说明的是，在俯视结构图中，图11仅示出了所述体区405内的所述源区409，未示出所述引出区411。
在本实施例中，在形成所述场氧结构403之后，在所述场氧结构403下方的所述深阱区402内形成掺杂区404。在其他实施例中，所述掺杂区可以在形成所述场氧结构之前形成。
本实施例中，所述第一栅场板406和所述衬底401之间具有栅氧层407。
本实施例中，所述体区405环绕设置在所述漏区410的外侧；所述场氧结构403，环绕设置在所述漏区410的外侧，且位于所述体区405内侧的所述深阱区402上；所述第二栅场板408，环绕设置在所述漏区410的外侧，且位于所述体区405内侧；所述第一栅场板406，环绕设置所述第二栅场板408外侧，且位于所述体区405内侧，并延伸至部分所述体区405表面。
本实施例与上一实施例的主要不同在于：LDMOS器件的整体形状不同。
具体的，包括：所述衬底401包括沿第一方向X排布的第一区I、第二区II和第三区III；所述源区409包围所述漏区410，所述漏区410包括位于第一区I的第一漏区、位于所述第二区II与所述第一漏区相接的若干第二漏区、以及位于所述第三区III与所述第二漏区相接的若干第三漏区，一个第二漏区对应一个第三漏区，所述第一漏区沿第二方向Y延伸，所述第二漏区平行于所述第一方向X且沿所述第二方向Y排布，所述第一方向X与所述第二方向Y相互垂直；所述第二栅场板408包括位于第一区I的第一栅部408a、位于所述第二漏区外侧的若干第一线栅部408b和位于所述第三区III的第二栅部408c，一个所述第二漏区对应两条第一线栅部408b，所述若干第一线栅部408b平行于所述第一方向X，且沿第二方向Y排布，所述第一栅部408a、所述第二栅部408c使所述若干第一线栅部408b连接到一起，并环绕设置于所述漏区410外侧；位于所述源区409内侧的所述第一栅场板406，所述第一栅场板406包括位于第一区I的第三栅部406a、位于所述第二漏区外侧的若干第二线栅部406b和位于所述第三区III的第四栅部406c，一个所述第二漏区对应两条第二线栅部406b，所述若干第二线栅部406b平行于所述第一方向X，且沿第二方向Y排布，所述第三栅部406a、所述第四栅部406c使所述若干第二线栅部406b连接到一起，并环绕设置于所述第二栅场板408外侧。
本实施例中，在形成所述源区409、所述漏区410和所述引出区411之后，还请在图11的基础上，继续参考图12。
请参考图12，在所述衬底401表面形成层间介质层(图中未示出)；在所述层间介质层内形成导电结构，所述导电结构包括第一导电层412、第二导电层413和第三导电层414；所述第一导电层412与所述引出区411和所述源区409电连接，且所述第一导电层412延伸至所述第一栅场板406上方；所述第二导电层413与所述第二栅场板408、所述漏区410电连接；所述第三导电层414浮置，且位于所述第一导电层412和所述第二导电层413之间。
本实施例中，所述LDMOS器件具体的形成方法，请参考上一实施例，在此不做赘述。
相应的，本发明实施例还提供一种采用上述方法所形成的LDMOS器件，请继续参考图10和图12。
本实施例与上一实施例的主要区别在于：LDMOS器件的整体形状不同。
具体的，包括：所述衬底401包括沿第一方向X排布的第一区I、第二区II和第三区III；所述源区409包围所述漏区410，所述漏区410包括位于第一区I的第一漏区、位于所述第二区II与所述第一漏区相接的若干第二漏区、以及位于所述第三区III与所述第二漏区相接的若干第三漏区，一个第二漏区对应一个第三漏区，所述第一漏区沿第二方向Y延伸，所述第二漏区平行于所述第一方向X且沿所述第二方向Y排布，所述第一方向X与所述第二方向Y相互垂直；所述第二栅场板408包括位于第一区I的第一栅部408a、位于所述第二漏区外侧的若干第一线栅部408b和位于所述第三区III的第二栅部408c，一个所述第二漏区对应两条第一线栅部408b，所述若干第一线栅部408b平行于所述第一方向X，且沿第二方向Y排布，所述第一栅部408a、所述第二栅部408c使所述若干第一线栅部408b连接到一起，并环绕设置于所述漏区410外侧；位于所述源区409内侧的所述第一栅场板406，所述第一栅场板406包括位于第一区I的第三栅部406a、位于所述第二漏区外侧的若干第二线栅部406b和位于所述第三区III的第四栅部406c，一个所述第二漏区对应两条第二线栅部406b，所述若干第二线栅部406b平行于所述第一方向X，且沿第二方向Y排布，所述第三栅部406a、所述第四栅部406c使所述若干第二线栅部406b连接到一起，并环绕设置于所述第二栅场板408外侧。
需要说明的是，本实施例中仅示出了与所述第一漏区相接的两个第二漏区。在其他实施例中，所述第二漏区的数量可以大于两个。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种LDMOS器件，其特征在于，包括：
衬底，所述衬底为第一导电类型；
位于所述衬底内的深阱区，所述深阱区为第二导电类型，所述第二导电类型与所述第一导电类型相反；
位于所述深阱区内的场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和第二场氧层之间的若干第三场氧层，所述第一场氧层、第二场氧层和若干第三场氧层均相互分立；
位于所述深阱区内的体区，所述体区与所述第一场氧层相邻，且所述体区为第一导电类型；
位于部分所述第一场氧层表面和部分所述体区表面的第一栅场板；
位于部分所述第二场氧层表面的第二栅场板；
位于所述场氧结构两侧的源区和漏区，所述源区位于所述体区内，所述漏区位于所述深阱区内，所述源区和所述漏区为第二导电类型。
2.如权利要求1所述的LDMOS器件，其特征在于，所述深阱区内具有凹槽，所述场氧结构位于所述凹槽内；所述LDMOS器件还包括：位于所述凹槽侧壁和底部表面与所述场氧结构之间的氧化层。
3.如权利要求1所述的LDMOS器件，其特征在于，所述场氧结构侧壁和底部具有夹角，所述夹角的范围为30°至90°。
4.如权利要求1所述的LDMOS器件，其特征在于，还包括：位于所述体区的引出区，所述引出区与所述源区相接触，且所述引出区较所述源区远离所述场氧结构，所述引出区为第一导电类型。
5.如权利要求4所述的LDMOS器件，其特征在于，还包括：位于所述衬底上的导电结构，所述导电结构包括第一导电层、第二导电层、第三导电层；所述第一导电层与所述引出区和所述源区电连接，且所述第一导电层延伸至所述第一栅场板上方；所述第二导电层与所述第二栅场板、所述漏区电连接；所述第三导电层浮置，且位于所述第一导电层和所述第二导电层之间。
6.如权利要求5所述的LDMOS器件，其特征在于，所述第三导电层位于至少一个所述第三场氧层上方。
7.如权利要求1所述的LDMOS器件，其特征在于，所述第一场氧层、所述第二场氧层和各个所述第三场氧层均呈环状，所述第一场氧层、若干所述第三场氧层和所述第二场氧层自所述漏区向所述源区方向排布，且环绕所述源区设置。
8.如权利要求7所述的LDMOS器件，其特征在于，包括：所述体区环绕设置在所述漏区的外侧；所述场氧结构，环绕设置在所述漏区的外侧，且位于所述体区内侧的所述深阱区上；所述第二栅场板，环绕设置在所述漏区的外侧，且位于所述体区内侧；所述第一栅场板，环绕设置所述第二栅场板外侧，且位于所述体区内侧，并延伸至部分所述体区表面。
9.如权利要求7所述的LDMOS器件，其特征在于，所述衬底包括沿第一方向排布的第一区、第二区和第三区；所述源区包围所述漏区，所述漏区包括位于第一区的第一漏区、位于所述第二区与所述第一漏区相接的若干第二漏区、以及位于所述第三区与所述第二漏区相接的若干第三漏区，一个第二漏区对应一个第三漏区，所述第一漏区沿第二方向延伸，所述第二方向与所述第一方向垂直，所述第二漏区平行于所述第一方向且沿所述第二方向排布；所述第二栅场板包括位于第一区的第一栅部、位于所述第二漏区外侧的若干第一线栅部和位于所述第三区的第二栅部，一个所述第二漏区对应两条第一线栅部，所述若干第一线栅部平行于所述第一方向，且沿第二方向排布，所述第一栅部、所述第二栅部使所述若干第一线栅部连接到一起，并环绕设置于所述漏区外侧；位于所述源区内侧的所述第一栅场板，所述第一栅场板包括位于第一区的第三栅部、位于所述第二漏区外侧的若干第二线栅部和位于所述第三区的第四栅部，一个所述第二漏区对应两条第二线栅部，所述若干第二线栅部平行于所述第一方向，且沿第二方向排布，所述第三栅部、所述第四栅部使所述若干第二线栅部连接到一起，并环绕设置于所述第二栅场板外侧。
10.如权利要求1所述的LDMOS器件，其特征在于，所述若干第三场氧层的数量范围为0个至50个；在沿自所述源区向所述漏区的方向上，所述第一场氧层的尺寸范围为0.1微米至10微米；在沿自所述源区端向所述漏区的方向上，所述第二场氧层的尺寸范围为0.1微米至10微米；在沿自所述源区向所述漏区的方向上，各个所述第三场氧层的尺寸范围为0.1微米至10微米。
11.如权利要求1所述的LDMOS器件，其特征在于，还包括：位于所述场氧结构下方的所述深阱区内的掺杂区。
12.一种LDMOS器件的形成方法，其特征在于，包括：
提供衬底，所述衬底为第一导电类型；
在所述衬底内形成深阱区，所述深阱区为第二导电类型，所述第二导电类型与所述第一导电类型相反；
在所述深阱区内形成场氧结构，所述场氧结构顶部表面与所述衬底顶部表面齐平，所述场氧结构包括第一场氧层、第二场氧层以及位于所述第一场氧层和第二场氧层之间的若干第三场氧层，所述第一场氧层、第二场氧层和若干第三场氧层均相互分立；
在所述深阱区内形成体区，所述体区为第一导电类型，所述体区与所述第一场氧层相邻；
在部分所述场氧结构表面形成第一栅场板和第二栅场板，所述第一栅场板位于部分所述第一场氧层表面，且还延伸至部分所述体区表面，所述第二栅场板位于部分所述第二场氧层表面；
在所述场氧结构两侧形成源区和漏区，所述源区位于所述体区内，所述漏区位于所述深阱区内，所述源区和所述漏区为第二导电类型。
13.如权利要求12所述的LDMOS器件的形成方法，其特征在于，所述场氧结构的形成工艺包括浅槽隔离工艺。
14.如权利要求12所述的LDMOS器件的形成方法，其特征在于，所述场氧结构侧壁和底部具有夹角，所述夹角的范围为30°至90°。
15.如权利要求12所述的LDMOS器件的形成方法，其特征在于，所述场氧结构的形成方法包括：在所述深阱区内形成凹槽；在所述衬底表面和所述凹槽内形成介质材料层；图形化所述介质材料层直到暴露出所述衬底表面。
16.如权利要求15所述的LDMOS器件的形成方法，其特征在于，所述凹槽的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。
17.如权利要求15所述的LDMOS器件的形成方法，其特征在于，在形成所述凹槽之后，且在形成所述介质材料层之前，还包括：对所述凹槽侧壁和底部表面进行氧化处理，形成氧化层。
18.如权利要求17所述的LDMOS器件的形成方法，其特征在于，所述氧化处理工艺包括原位水汽生成工艺。
19.如权利要求12所述的LDMOS器件的形成方法，其特征在于，在形成所述源区、所述漏区后，还包括：在所述衬底表面形成层间介质层；在所述层间介质层内形成导电结构，所述导电结构包括第一导电层、第二导电层、第三导电层；所述第一导电层与所述源区电连接，且所述第一导电层延伸至所述第一栅场板上方；所述第二导电层与所述第二栅场板、所述漏区电连接；所述第三导电层浮置，且位于所述第一导电层和所述第二导电层之间。
20.如权利要求19所述的LDMOS器件的形成方法，其特征在于，所述第一场氧层、所述第二场氧层和各个所述第三场氧层均呈环状，所述第一场氧层、若干所述第三场氧层和所述第二场氧层自所述漏区向所述源区方向排布，且环绕所述源区设置。
21.如权利要求20所述的LDMOS器件的形成方法，其特征在于，包括：所述体区环绕设置在所述漏区的外侧；所述场氧结构，环绕设置在所述漏区的外侧，且位于所述体区内侧的所述深阱区上；所述第二栅场板，环绕设置在所述漏区的外侧，且位于所述体区内侧；所述第一栅场板，环绕设置所述第二栅场板外侧，且位于所述体区内侧，并延伸至部分所述体区表面。
22.如权利要求20所述的LDMOS器件的形成方法，其特征在于，所述衬底包括沿第一方向排布的第一区、第二区和第三区；所述源区包围所述漏区，所述漏区包括位于第一区的第一漏区、位于所述第二区与所述第一漏区相接的若干第二漏区、以及位于所述第三区与所述第二漏区相接的若干第三漏区，一个第二漏区对应一个第三漏区，所述第一漏区沿第二方向延伸，所述第二漏区平行于所述第一方向且沿所述第二方向排布，所述第一方向与所述第二方向相互垂直；所述第二栅场板包括位于第一区的第一栅部、位于所述第二漏区外侧的若干第一线栅部和位于所述第三区的第二栅部，一个所述第二漏区对应两条第一线栅部，所述若干第一线栅部平行于所述第一方向，且沿第二方向排布，所述第一栅部、所述第二栅部使所述若干第一线栅部连接到一起，并环绕设置于所述漏区外侧；位于所述源区内侧的所述第一栅场板，所述第一栅场板包括位于第一区的第三栅部、位于所述第二漏区外侧的若干第二线栅部和位于所述第三区的第四栅部，一个所述第二漏区对应两条第二线栅部，所述若干第二线栅部平行于所述第一方向，且沿第二方向排布，所述第三栅部、所述第四栅部使所述若干第二线栅部连接到一起，并环绕设置于所述第二栅场板外侧。
23.如权利要求12所述的LDMOS器件的形成方法，其特征在于，还包括：在形成所述场氧结构之后，在所述场氧结构下方的所述深阱区内形成掺杂区。
24.如权利要求23所述的LDMOS器件的形成方法，其特征在于，所述掺杂区的形成工艺包括等离子注入工艺。
CN202211131048.7A 2022-09-16 2022-09-16 Ldmos器件及其形成方法 Pending CN115528094A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211131048.7A CN115528094A (zh) 2022-09-16 2022-09-16 Ldmos器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211131048.7A CN115528094A (zh) 2022-09-16 2022-09-16 Ldmos器件及其形成方法

Publications (1)

Publication Number Publication Date
CN115528094A true CN115528094A (zh) 2022-12-27

Family

ID=84697706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211131048.7A Pending CN115528094A (zh) 2022-09-16 2022-09-16 Ldmos器件及其形成方法

Country Status (1)

Country Link
CN (1) CN115528094A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959994A (zh) * 2023-09-21 2023-10-27 华南理工大学 双t结构的ldmos器件制备方法
CN118281042A (zh) * 2024-05-29 2024-07-02 无锡芯朋微电子股份有限公司 一种碳化硅结型场效应管、集成器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959994A (zh) * 2023-09-21 2023-10-27 华南理工大学 双t结构的ldmos器件制备方法
CN116959994B (zh) * 2023-09-21 2023-12-29 华南理工大学 双t结构的ldmos器件制备方法
CN118281042A (zh) * 2024-05-29 2024-07-02 无锡芯朋微电子股份有限公司 一种碳化硅结型场效应管、集成器件及其制备方法

Similar Documents

Publication Publication Date Title
US10074743B2 (en) Trench MOSFET shield poly contact
CN112713184B (zh) 具有屏蔽栅的沟槽栅mosfet及其制造方法
TWI512844B (zh) 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
CN115528094A (zh) Ldmos器件及其形成方法
CN105304692B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN113632228B (zh) 整合型沟道分离式功率组件及其制造方法
KR20120084694A (ko) 감소된 온-저항을 가지는 트렌치 전력 ｍｏｒｆｅｔ
CN106549052B (zh) 横向扩散金属氧化物半导体晶体管及其制作方法
WO2019007319A1 (zh) 沟槽型功率器件及其制备方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
CN112909095B (zh) Ldmos器件及工艺方法
US10008573B1 (en) High-voltage metal-oxide-semiconductor transistor device
CN116613212B (zh) 一种沟槽型半导体功率器件及版图
US9704986B2 (en) VDMOS having shielding gate electrodes in trenches and method of making the same
KR20180066708A (ko) 반도체 장치 및 그 제조 방법
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN107978634B (zh) 高压半导体组件以及其制作方法
CN113540216B (zh) 半导体结构及其形成方法
TWI497608B (zh) Gold - oxygen Half - efficiency Electro - crystal Structure and Process Method
CN117558748B (zh) 一种沟槽型半导体功率器件及版图
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
CN111725299B (zh) Soi晶体管及其制造方法
KR101483721B1 (ko) 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination