CN103413762B - 半导体结构及其相应的制造方法 - Google Patents
半导体结构及其相应的制造方法 Download PDFInfo
- Publication number
- CN103413762B CN103413762B CN201310315618.2A CN201310315618A CN103413762B CN 103413762 B CN103413762 B CN 103413762B CN 201310315618 A CN201310315618 A CN 201310315618A CN 103413762 B CN103413762 B CN 103413762B
- Authority
- CN
- China
- Prior art keywords
- opening
- packed layer
- post district
- post
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种半导体结构及其相应的制造方法，半导体结构的制造方法包括：提供一基底；基底上形成相互隔离的多个柱区，柱区与柱区之间的间隔分为第一开口与第二开口，第二开口的宽度大于第一开口的宽度；在柱区表面、第一开口和第二开口内沉积一填充层，填充层在第二开口内形成台阶，填充层填满第一开口；刻蚀填充层，使第二开口内的填充层被完全去除，第一开口内的填充层未被完全去除，以在掺杂时，无需采用光刻掩膜板，便可只在需要掺杂的第二开口区形成掺杂区，而在不需掺杂的第一开口区内没有掺杂区形成，避免了一次光刻工艺，从而减化半导体器件的制造工艺流程，有效地降低半导体器件的制造成本。
Description
技术领域
本发明属于半导体领域，尤其涉及一种半导体结构及其相应的制造方法。
背景技术
低成本的制造工艺一直是半导体器件发展的一个趋势，因此，如何设计出制造工艺简单的半导体结构来降低制造成本一直是研究的重要课题。
常见的半导体器件如MOS晶体管，在用作功率晶体管时，为了保证其抗高压性能，需要给MOS晶体管设置一终端结构，以形成功率MOS晶体管。所以功率MOS晶体管一般由有源区MOS结构和终端区两部分组成，现有的功能MOS晶体管的制造方法，结合图1a至1h进行说明：
参见图1a，在一具有有源区12和终端区13的基底10上形成场氧化层11，所述基底由下至上包括衬底10-1和外延层10-2；参见图1b，进行光刻工艺，去除有源区12上的场氧化层11，而终端区13的场氧化层11形成多个之间具有间隔的柱区14，所述间隔区域曝露出基底10的表面；参见图1c，在基底10的表面淀积栅氧化层15；参见图1d，在栅氧化层15和柱区14的表面淀积多晶硅；参见图1e，对多晶硅进行刻蚀，去除终端区13上的多晶硅，而有源区12上形成多个之间具有间隔的多晶硅栅极16；参见图1f，对基底进行杂质注入和热扩散以在基底中形成阱区17；参见图1g，在有源区12和终端区13的表面上形成掩膜版18，进行光刻工艺，去除有源区12的部分掩膜板18，而保留多晶硅栅极16之间的部分掩膜板18，多晶硅栅极16之间的部分掩膜板18至相邻的多晶硅栅极16之间具有注入间隔，向注入间隔进行离子注入；参见图1h，在有源区的阱区中形成源漏区后，去除终端区13和有源区12上的掩膜板18。
常规的功率MOS晶体管的制造除了形成有源区MOS结构中的有源区（P阱）、以及位于有源区的多晶硅栅极以及金属电极等时需要用到光刻工艺外，在有源区形成N+（P+）源漏区时，为了避免在终端区形成NPN(PNP)型三极管结构，使得半导体器件易击穿而出现不稳定这一现象，还需要在终端区用到单独的光刻掩膜板进行掩模并进行一次光刻。
由此可知，给功率MOS晶体管配置一终端区，虽然能保证其较好的抗高压性能，但为了保护这种终端区，需要增加光刻工艺的次数，增加了制造成本，且过于复杂的制造过程不利于半导体器件性能的保障，因此，现有的制造技术却存在着一些不足之处。
发明内容
本发明的目的在于提供一种半导体结构及其相应的制造方法，以使在第二开口区形成源漏区时，无需通过光刻掩膜板来保护第一开口区，从而减化半导体器件的制造工艺流程，有效地降低半导体器件的制造成本。
为了解决上述问题，本发明提供一种半导体结构的制造方法，包括如下步骤：
提供一基底；
所述基底上形成相互隔离的多个柱区，所述柱区与柱区之间的间隔分为第一开口与第二开口，第二开口的宽度大于第一开口的宽度；
在所述柱区表面、第一开口和第二开口内沉积一填充层，所述填充层在第二开口内形成台阶，所述填充层填满第一开口；
刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去除。
进一步的，所述第一开口的宽度小于所述填充层厚度的两倍，所述第二开口的宽度大于所述填充层厚度的两倍。
进一步的，所述填充层为氧化层。
进一步的，各所述柱区为相同材料制成的柱区，或者不同材料制成的柱区。
进一步的，各所述柱区的宽度相同，或不同。
进一步的，形成所述第一开口的柱区为两种不同宽度交错排列的柱区。
进一步的，形成所述第一开口的柱区为两种不同宽度交错排列的场氧化层柱区。
进一步的，形成所述第二开口的柱区为两种不同材料交错排列的柱区。
进一步的，形成所述第二开口的柱区为场氧化层与多晶硅栅极交错排列的柱区。
本发明为了达到另一目的，还提供一种半导体结构，包括：
一基底；
多个柱区，位于所述基底上且相互隔离；
第一开口和第二开口，所述第一开口和第二开口分别为形成在所述基底上的柱区之间的间隔，所述第二开口的宽度大于所述第一开口的宽度；
一填充层，所述填充层位于第一开口内且不位于第二开口内。
本发明为了达到又一目的，还提供一种半导体结构的制造方法，包括如下步骤：
提供一基底，所述基底包括一衬底和沉积在所述衬底表面的一外延层；
在所述外延层表面沉积一场氧化层；
刻蚀所述场氧化层，使所述场氧化层分成相互隔离的多个第一柱区和多个第二柱区，所述第一柱区之间和所述第二柱区之间分别具有曝露出所述基底表面的第一开口和间隔；
在所述第一开口和间隔所曝露出的基底表面生长一栅绝缘层；
在所述第一柱区、第二柱区和栅绝缘层表面上淀积多晶硅，由上至下依次刻蚀多晶硅和栅绝缘层，以在每一所述间隔中形成一第三柱区，所述第三柱区与相邻的第二柱区之间具有曝露出所述基底表面的第二开口，所述第二开口的宽度大于第一开口的宽度；
在所述第一柱区、第二柱区、第三柱区的表面以及第一开口和第二开口内沉积一填充层，所述填充层在所述第二开口内形成台阶，所述填充层填满第一开口；
刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去除。
进一步的，所述第一开口的宽度小于所述填充层厚度的两倍，所述第二开口的宽度大于所述填充层厚度的两倍。
进一步的，所述填充层为氧化层。
进一步的，所述第一柱区、第二柱区和第三柱区的宽度相同，或不同。
进一步的，所述第二柱区与第三柱区交错排列。
进一步的，所述第一柱区为两种不同宽度交错排列的柱区。
进一步的，在所述半导体器件的制造方法中，在形成所述第二开口的步骤之后、淀积所述填充层的步骤之前还包括：在所述第一开口和第二开口所曝露出的区域进行离子注入和热扩散处理，以在所述外延层的表面上形成互相间隔离的阱区。
进一步的，在所述半导体器件的制造方法中，在刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去掉的步骤之后还包括：向所述基底表面进行掺杂，在所述第二开口对应的阱区表面上形成掺杂区，在所述第一开口对应的阱区表面上无掺杂区形成。
与现有技术相比，本发明公开的一种半导体结构及其相应的制造方法，所述半导体结构的制造方法包括：提供一基底；所述基底上形成相互隔离的多个柱区，所述柱区与柱区之间的间隔分为第一开口与第二开口，第二开口的宽度大于第一开口的宽度；在所述柱区表面、第一开口和第二开口内沉积一填充层，所述填充层在第二开口内形成台阶，所述填充层填满第一开口；刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去除，因此，本发明合理的设计具有不同开口宽度的柱区，利用填充层在宽度较大的第二开口里形成台阶，而填满宽度较小的第一开口，在刻蚀时只会刻蚀掉宽度较大的第二开口里的填充层，而宽度较小的第一开口里的填充层无法被完全刻蚀，使得在掺杂时，无需采用光刻掩膜板，便可只在第二开口区形成掺杂区，而第一开口区内没有掺杂区形成，从而避免了一次光刻工艺。
因此，本发明的半导体结构及其相应的制造方法减化了半导体器件的制造工艺流程，有效地降低了半导体器件的制造成本，且本发明的半导体结构还适合应用于其它如IGBT（绝缘栅双极型晶体管）和Super Junction（超结构）MOS晶体管等所有带有终端结构的半导体器件的形成中，应用广泛。
附图说明
图1a至1h为现有技术一实施例的半导体结构的制造方法的剖面结构示意图；
图2为本发明一实施例的半导体结构的制造方法的流程示意图；
图3a至图3j为本发明一实施例中的半导体结构的制造方法的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
本发明以NMOS器件的形成过程为例，本领域的普通技术人员根据本发明公开的半导体结构的制造方法，应当知晓如何获得PMOS器件，也同样应当知晓如何获得MOS器件。以图2所示的方法流程图为例，结合图3a至图3j，具体阐述和说明本发明公开的半导体结构的制造方法：
步骤S1：提供一基底。
参考图3a，提供一基底100，所述基底100的形成过程为：提供一衬底101，所述衬底101为n+型硅衬底，在所述n+型硅衬底101上生长一外延层102，所述外延层102为载流子浓度较低的n-外延层。
步骤S2：所述基底上形成相互隔离的多个柱区，所述柱区与柱区之间的间隔分为第一开口与第二开口，第二开口的宽度大于第一开口的宽度。
首选，参见图3a，在所述基底100上沉积一场氧化层103。
然后，参见图3b，在所述场氧化层103上涂敷一层光刻胶（图中未示），通过特殊设定的光刻掩膜板刻蚀所述场氧化层103，使所述基底100上的场氧化层103形成相互隔离的多个柱区，如第一柱区103-1、第二柱区103-2，其中所述第一柱区103-1之间的间隔为第一开口，而所述第二柱区103-2之间的间隔X2需较大，以保证在所述第二柱区103-2之间后续淀积形成的第三柱区103-3（图中未示），与其相邻的第二柱区103-2之间的宽度X3（图中未示）大于第一开口的宽度X1。
其中，所述第一柱区103-1和所述第二柱区103-2的宽度既可以相同也可以为不同。在本发明最佳实施例中，可以使一部分所述第一柱区103-1的宽度D1较窄，而是使另一部分所述第一柱区103-1的宽度D2较宽（D2>D1），再使所述第二柱区103-2的宽度为D1，并且使具有宽度D1的第一柱区103-1和具有宽度D2的第一柱区103-1交错排列。
通常形成有所述第一柱区103-1的区域作为终端区F1，而形成有所述第二区域103-2的区域为有源区F2。
其次，参考图3c，在未被所述第一柱区103-1或未被所述第二柱区103-2所覆盖的区域，即曝露在外的基底100的表面氧化生成一薄的栅绝缘层104。
接着，参考图3d，向全部所述第一柱区103-1、第二柱区103-2和栅绝缘层104的表面沉积一多晶硅层105。
再次，参考图3e，以一特殊设定的光刻掩膜板为掩模，刻蚀去除部分所述多晶硅层105和栅绝缘层104，形成了各自隔离的多晶硅栅极，每一所述多晶硅栅极位于部分所述栅绝缘层104上，所述多晶硅栅极作为第三柱区105-1，从而形成具有两种材料交错排列的柱区，即场氧化层形成的第二柱区103-2和多晶硅栅极形成的第三柱区105-1。所述第三柱区105-1与其相邻的第二柱区103-2之间的间隔作为第二开口，所述第二开口的宽度X3大于第一开口的宽度X1。
在其次，参考图3f，在未形成所述第一柱区103-1或者第二柱区103-2或者第三柱区105-1所曝露出的区域进行P型杂质注入，然后进行热扩散处理。在P型杂质的横向扩散作用下，宽度较小的柱区（如所述第一柱区103-1和所述第二柱区103-2中具有宽度为D1的柱区）底下两端所形成的P型区106-1与106-2会交错在一块形成一个完整的P阱106，而宽度的较大的柱区（如所述第三柱区105-1和所述第二柱区103-2中具有宽度为D2的柱区）底下两端形成的P型区无法交错到一块，这样便可在所述外延层表面形成一个个相互隔离开的P阱106。
步骤S3：在所述柱区表面、第一开口和第二开口内沉积一填充层，所述填充层在第二开口内形成台阶，所述填充层填满第一开口。
参考图3g，在所述基底100、第一柱区103-1、第二柱区103-2和第三柱区105-1的表面沉积具有厚度D3的填充层107，所述填充层107为氧化层，且要求：所述宽度X3>2×D3，以使所述第三柱区105-1与第二柱区103-2之间的第二开口所沉积的填充层107具有较大的台阶；所述宽度X1<2×D3，以使所述第一柱区103-1之间的第一开口被所述填充层107填满，只有较小的凹陷108。在本发明的最佳实施例中，所述氧化层是指热氧化形成的二氧化硅，因为二氧化硅的绝缘性及掩蔽性质非常好，杂质很难在里面扩散，且热氧化形成的二氧化硅工艺非常成熟，所以选热氧化形成的二氧化硅作为保护层或者阻挡层。
步骤S4：刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去除。
首先，参考图3h，本发明的最佳实施例中，采用干法刻蚀所述填充层，各柱区表面的填充层被刻蚀掉，且位于所述第三柱区105-1与第二柱区103-2之间的第二开口所沉积的填充层107由于具有较大的台阶也被完全刻蚀掉，而位于所述第一开口内的填充层107由于填满了整个开口，只能被刻蚀一部分。因此，干法刻蚀填充层后，所述第一开口内无法形成暴露在外的离子注入开口109，而只会在第二开口内形成暴露在外的离子注入开口109。
然后，参考图3i，在本发明的最佳实施例中，采用湿法刻蚀所述第三柱区105-1和第二柱区103-2的侧壁上的填充层107，曝露出各自隔离的第三柱区105-1和第二柱区103-2，由此形成了一半导体结构。
在现有的功能MOS晶体管的制造方法中，在形成有源区F1的源漏极掺杂时，为了避免在终端区F2形成三极管结构而造成的器件性能不稳定这一现象，需要单独的对掩膜板进行一次光刻工艺，来保护终端区F2在进行源漏极掺杂时不被掺杂。光刻工艺增加了制造成本，且过于复杂的制造过程不利于半导体器件性能的保障。
而应用本发明的半导体结构的制造方法所制造的MOS器件中，在终端区F2中形成本发明的半导体结构中所述的第一开口，在有源区F1中形成本发明的所述的第二开口，所述第一开口小于所述第二开口，以保障后续沉积的填充层填满终端区F2的所述第一开口，而在有源区F1的所述第二开口中形成台阶，使得在后续的刻蚀工艺中，第一开口中的填充层不能被完全去除，而第二开口内的填充层被完全去除。这样在后续有源区F1中形成源漏掺杂区时，无需额外增加光刻工艺，掺杂区只会在所述第二开口中形成，而所述第一开中由于未被完全刻蚀掉的填充层的阻挡保护作用，而没有形成掺杂区。因此，应用本发明的半导体结构的MOS器件的制造过程中无需增加光刻工艺来保护终端区F2，可有效地降低成本。
之后，参考图3j，在具有所述第二开口的区域F2中，具有使所述基底100的表面曝露在外的所述离子注入开口109，而在具有所述第一开口的区域F1中，没有形成使所述基底100的表面曝露在外的开口，通过所述离子注入开口109注入n型掺杂杂质。n+掺杂区110无需用光刻掩膜板的情况下，也只会在具有所述第二开口的区域F2中形成，而不会出现在具有所述第一开口的区域F1中，避免在具有所述第一开口的区域F1中形成NPN型三极管，从而形成一NMOS器件。
因此，本发明的半导体结构及其相应的制造方法减化了半导体器件的制造工艺流程，有效地降低了半导体器件的制造成本，且本发明的半导体结构还适合应用于其它如IGBT和Super Junction MOS晶体管等所有带有终端结构的半导体器件的形成中，应用广泛。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (16)
1.一种半导体结构的制造方法，其特征在于，包括如下步骤：
提供一基底；
所述基底上形成相互隔离的多个柱区，所述柱区与柱区之间的间隔分为第一开口与第二开口，第二开口的宽度大于第一开口的宽度,形成所述第一开口的柱区为两种不同宽度交错排列的柱区；
在所述柱区表面、第一开口和第二开口内沉积一填充层，所述填充层在第二开口内形成台阶，所述填充层填满第一开口，其中所述填充层为氧化层；
刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去除。
2.如权利要求1所述的半导体结构的制造方法，其特征在于：所述第一开口的宽度小于所述填充层厚度的两倍，所述第二开口的宽度大于所述填充层厚度的两倍。
3.如权利要求1所述的半导体结构的制造方法，其特征在于：各所述柱区为相同材料制成的柱区，或者不同材料制成的柱区。
4.如权利要求1所述的半导体结构的制造方法，其特征在于：形成所述第二开口的柱区的宽度相同或不同。
5.如权利要求3所述的半导体结构的制造方法，其特征在于：形成所述第一开口的柱区为两种不同宽度交错排列的场氧化层柱区。
6.如权利要求4所述的半导体结构的制造方法，其特征在于：形成所述第二开口的柱区为两种不同材料交错排列的柱区。
7.如权利要求4所述的半导体结构的制造方法，其特征在于：形成所述第二开口的柱区为场氧化层与多晶硅栅极交错排列的柱区。
8.一种利用权利要求1-7所述的半导体结构的制造方法制备的半导体结构，其特征在于，包括：
一基底；
多个柱区，位于所述基底上且相互隔离；
第一开口和第二开口，所述第一开口和第二开口分别为形成在所述基底上的柱区之间的间隔，所述第二开口的宽度大于所述第一开口的宽度；
一填充层，所述填充层位于第一开口内且不位于第二开口内，所述填充层为氧化层。
9.一种半导体结构的制造方法，其特征在于，包括如下步骤：
提供一基底，所述基底包括一衬底和沉积在所述衬底表面的一外延层；
在所述外延层表面沉积一场氧化层；
刻蚀所述场氧化层，使所述场氧化层分成相互隔离的多个第一柱区和多个第二柱区，所述第一柱区之间和所述第二柱区之间分别具有曝露出所述基底表面的第一开口和间隔；
在所述第一开口和间隔所曝露出的基底表面生长一栅绝缘层；
在所述第一柱区、第二柱区和栅绝缘层表面上淀积多晶硅，由上至下依次刻蚀多晶硅和栅绝缘层，以在每一所述间隔中形成一第三柱区，所述第三柱区与相邻的第二柱区之间具有曝露出所述基底表面的第二开口，所述第二开口的宽度大于第一开口的宽度；
在所述第一柱区、第二柱区、第三柱区的表面以及第一开口和第二开口内沉积一填充层，所述填充层在所述第二开口内形成台阶，所述填充层填满第一开口；
刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去除。
10.如权利要求9所述的半导体结构的制造方法，其特征在于：所述第一开口的宽度小于所述填充层厚度的两倍，所述第二开口的宽度大于所述填充层厚度的两倍。
11.如权利要求9所述的半导体结构的制造方法，其特征在于：所述填充层为氧化层。
12.如权利要求9所述的半导体结构的制造方法，其特征在于：所述第一柱区、第二柱区和第三柱区的宽度相同，或不同。
13.如权利要求9所述的半导体结构的制造方法，其特征在于：所述第二柱区与第三柱区交错排列。
14.如权利要求9所述的半导体结构的制造方法，其特征在于：所述第一柱区为两种不同宽度交错排列的柱区。
15.如权利要求9所述的半导体结构的制造方法，其特征在于：在形成所述第二开口的步骤之后、淀积所述填充层的步骤之前还包括：
在所述第一开口和第二开口所曝露出的区域进行离子注入和热扩散处理，以在所述外延层的表面上形成互相间隔离的阱区。
16.如权利要求15所述的半导体结构的制造方法，其特征在于：在刻蚀所述填充层，使所述第二开口内的填充层被完全去除，所述第一开口内的填充层未被完全去掉的步骤之后，还包括：
向所述基底表面进行掺杂，在所述第二开口对应的阱区表面上形成掺杂区，在所述第一开口对应的阱区表面上无掺杂区形成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315618.2A CN103413762B (zh) | 2013-07-23 | 2013-07-23 | 半导体结构及其相应的制造方法 |
| TW103113216A TWI573197B (zh) | 2013-07-23 | 2014-04-10 | Semiconductor structure and its corresponding manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315618.2A CN103413762B (zh) | 2013-07-23 | 2013-07-23 | 半导体结构及其相应的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103413762A CN103413762A (zh) | 2013-11-27 |
| CN103413762B true CN103413762B (zh) | 2016-08-10 |
Family
ID=49606761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310315618.2A Active CN103413762B (zh) | 2013-07-23 | 2013-07-23 | 半导体结构及其相应的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103413762B (zh) |
| TW (1) | TWI573197B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241376B (zh) | 2014-09-01 | 2017-12-05 | 矽力杰半导体技术(杭州)有限公司 | 超结结构及其制备方法和半导体器件 |
| CN106328511B (zh) | 2016-10-11 | 2020-07-31 | 南京矽力微电子技术有限公司 | 半导体器件的电极制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237279A (zh) * | 2010-03-24 | 2011-11-09 | 万国半导体股份有限公司 | 用三个或四个掩膜制备的氧化物终止沟槽mosfet |
| CN102956535A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825488B2 (en) * | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
| KR100655435B1 (ko) * | 2005-08-04 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100998948B1 (ko) * | 2008-07-15 | 2010-12-09 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 장치 제조 방법 |
| TWI396240B (zh) * | 2009-05-08 | 2013-05-11 | Anpec Electronics Corp | 製造功率半導體元件的方法 |
-
2013
- 2013-07-23 CN CN201310315618.2A patent/CN103413762B/zh active Active
-
2014
- 2014-04-10 TW TW103113216A patent/TWI573197B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237279A (zh) * | 2010-03-24 | 2011-11-09 | 万国半导体股份有限公司 | 用三个或四个掩膜制备的氧化物终止沟槽mosfet |
| CN102956535A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201505103A (zh) | 2015-02-01 |
| TWI573197B (zh) | 2017-03-01 |
| CN103413762A (zh) | 2013-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426738A (zh) | 具有边缘端部结构的沟槽半导体器件及其制造方法 | |
| CN206022371U (zh) | 绝缘栅双极晶体管(igbt) | |
| JP2005159352A (ja) | Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法 | |
| WO2022095425A1 (zh) | 半导体器件及其制备方法 | |
| CN105742354B (zh) | 具有多个位错面的FinFET及其形成方法 | |
| CN103413762B (zh) | 半导体结构及其相应的制造方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN102569300B (zh) | 半导体器件及其制造方法 | |
| CN104576732B (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN105118857A (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN106409890B (zh) | 鳍式双极结型晶体管的形成方法 | |
| WO2020114072A1 (zh) | 沟槽型功率器件及其形成方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| CN110323138A (zh) | 一种ldmos器件的制造方法 | |
| WO2018094599A1 (zh) | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 | |
| CN108231757A (zh) | 一种半导体器件及其制造方法 | |
| CN103839981B (zh) | 一种半导体器件及其制造方法 | |
| CN103311241A (zh) | 一种双多晶电容和mos管的集成结构及其制造方法 | |
| CN109065624A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN104979376B (zh) | 绝缘栅双极晶体管及其形成方法 | |
| CN103165455A (zh) | 制作鳍形场效应晶体管的方法 | |
| TWI395323B (zh) | 半導體記憶體裝置及其製造方法 | |
| CN106169506A (zh) | Ddd mos器件结构及其制造方法 | |
| CN106298654B (zh) | 金属氧化物功率器件的制备方法及金属氧化物功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200803 Address after: Room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province Patentee after: Hangzhou chuangqin Sensor Technology Co., Ltd Address before: 310012 Wensanlu Road science and technology building, Hangzhou, Zhejiang, No. 90 A1501 Patentee before: Silergy Semiconductor Technology (Hangzhou) Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211215 Address after: 310051 1-1201, No. 6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Hangzhou Xinmai Semiconductor Technology Co.,Ltd. Address before: 311100 room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province Patentee before: Hangzhou chuangqin Sensor Technology Co., Ltd |