JP2000012795A - 半導体プロセスの設計方法及び半導体装置の製造方法 - Google Patents
半導体プロセスの設計方法及び半導体装置の製造方法Info
- Publication number
- JP2000012795A JP2000012795A JP10169994A JP16999498A JP2000012795A JP 2000012795 A JP2000012795 A JP 2000012795A JP 10169994 A JP10169994 A JP 10169994A JP 16999498 A JP16999498 A JP 16999498A JP 2000012795 A JP2000012795 A JP 2000012795A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- thickness
- heat treatment
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】プロセス条件の設計が容易となる方法で異なる
膜厚のシリコン酸化膜を形成する。 【解決手段】素子分離絶縁膜１２によって素子分離され
たシリコン基板１１の表面に熱酸化法を用いて厚さ２０
ｎｍの犠牲酸化膜１３を形成する。薄いシリコン酸化膜
が形成される第２の領域１１ａのシリコン基板１１に選
択的に窒素イオン１５を注入する。レジストパターン１
４及び犠牲酸化膜１３を除去する。乾燥雰囲気中で熱酸
化を行い、第１の領域１１ａのシリコン基板１１の表面
には厚さ３ｎｍのシリコン酸化膜１６1 が形成され、窒
素イオンが注入されていない第２の領域１１ｂには厚さ
６ｎｍのシリコン酸化膜１７1 が形成される。水蒸気を
含む雰囲気中で追加酸化を行い、第１の領域１１ａに、
膜厚５ｎｍのシリコン酸化膜１６2 を、第２の領域１１
ｂに膜厚８ｎｍのシリコン酸化膜１７2 を形成する。
膜厚のシリコン酸化膜を形成する。 【解決手段】素子分離絶縁膜１２によって素子分離され
たシリコン基板１１の表面に熱酸化法を用いて厚さ２０
ｎｍの犠牲酸化膜１３を形成する。薄いシリコン酸化膜
が形成される第２の領域１１ａのシリコン基板１１に選
択的に窒素イオン１５を注入する。レジストパターン１
４及び犠牲酸化膜１３を除去する。乾燥雰囲気中で熱酸
化を行い、第１の領域１１ａのシリコン基板１１の表面
には厚さ３ｎｍのシリコン酸化膜１６1 が形成され、窒
素イオンが注入されていない第２の領域１１ｂには厚さ
６ｎｍのシリコン酸化膜１７1 が形成される。水蒸気を
含む雰囲気中で追加酸化を行い、第１の領域１１ａに、
膜厚５ｎｍのシリコン酸化膜１６2 を、第２の領域１１
ｂに膜厚８ｎｍのシリコン酸化膜１７2 を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、異なる膜厚の酸化
膜を同時に形成する工程を含む半導体プロセスの設計方
法及び半導体装置の製造方法に関する。
膜を同時に形成する工程を含む半導体プロセスの設計方
法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路では、メモリセル部と周
辺回路部とのように、用途に応じて膜厚の異なるゲート
絶縁膜を用いたトランジスタを形成することがある。膜
厚の異なるゲート絶縁膜を形成するために、一度形成し
たゲート電極とゲート絶縁膜の一部を除去してから、再
度ゲート絶縁膜とゲート電極を形成する方法が採られて
いる。しかし、このような方法では、工程数が非常に多
くなり、コストが上昇してしまう。
辺回路部とのように、用途に応じて膜厚の異なるゲート
絶縁膜を用いたトランジスタを形成することがある。膜
厚の異なるゲート絶縁膜を形成するために、一度形成し
たゲート電極とゲート絶縁膜の一部を除去してから、再
度ゲート絶縁膜とゲート電極を形成する方法が採られて
いる。しかし、このような方法では、工程数が非常に多
くなり、コストが上昇してしまう。
【０００３】そこで、特開昭６３−２１５０６１号に、
膜厚の異なるゲート絶縁膜を同一半導体基板上に同時に
形成する技術が開示されている。その技術は、薄いゲー
ト絶縁膜を形成する予定の基板表面に窒素イオンをイオ
ン注入法を用いて選択的に注入した後に、熱酸化法を用
いて半導体基板表面を酸化するというものである。熱酸
化の結果、窒素イオンが注入された領域には、注入され
ていない領域に比べて、薄い酸化膜が形成される。
膜厚の異なるゲート絶縁膜を同一半導体基板上に同時に
形成する技術が開示されている。その技術は、薄いゲー
ト絶縁膜を形成する予定の基板表面に窒素イオンをイオ
ン注入法を用いて選択的に注入した後に、熱酸化法を用
いて半導体基板表面を酸化するというものである。熱酸
化の結果、窒素イオンが注入された領域には、注入され
ていない領域に比べて、薄い酸化膜が形成される。
【０００４】しかし、この技術を用いて１０ｎｍ以下の
膜厚のゲート絶縁膜を形成するには、イオン注入装置か
らの不純物汚染及び半導体基板へのダメージによる絶縁
膜の信頼性低下を抑制するために、窒素イオンの注入量
を５×１０14ｃｍ-2程度以下にする必要がある。また、
膜厚差を生じさせるためには、乾燥酸素雰囲気中で熱酸
化を行う必要がある。
膜厚のゲート絶縁膜を形成するには、イオン注入装置か
らの不純物汚染及び半導体基板へのダメージによる絶縁
膜の信頼性低下を抑制するために、窒素イオンの注入量
を５×１０14ｃｍ-2程度以下にする必要がある。また、
膜厚差を生じさせるためには、乾燥酸素雰囲気中で熱酸
化を行う必要がある。
【０００５】乾燥酸素中で熱酸化を行った場合、図５に
示すように、窒素イオンの注入量が一定であれば、イオ
ン注入と行った領域と行わない領域との膜厚差は、加熱
時間から一義的に決定される。しかし、実際にゲート絶
縁膜を形成するには、所定膜厚の酸化膜を形成しなけれ
ばならないので、窒素イオンの注入量及び酸化条件を決
定して酸化を行わなければならない。従って、パラメー
タが多いために、所定の膜厚差及び膜厚の酸化膜を得る
ための酸化プロセスの条件を決定することが困難である
という問題があった。
示すように、窒素イオンの注入量が一定であれば、イオ
ン注入と行った領域と行わない領域との膜厚差は、加熱
時間から一義的に決定される。しかし、実際にゲート絶
縁膜を形成するには、所定膜厚の酸化膜を形成しなけれ
ばならないので、窒素イオンの注入量及び酸化条件を決
定して酸化を行わなければならない。従って、パラメー
タが多いために、所定の膜厚差及び膜厚の酸化膜を得る
ための酸化プロセスの条件を決定することが困難である
という問題があった。
【０００６】また、図６に示すように、素子分離絶縁膜
６２に接する領域の基板６１の酸化膜６３には、薄膜化
が生じており、この技術を用いて形成されたトランジス
タは、ゲート耐圧が低下したり、静特性にハンプが発生
するという問題があった。
６２に接する領域の基板６１の酸化膜６３には、薄膜化
が生じており、この技術を用いて形成されたトランジス
タは、ゲート耐圧が低下したり、静特性にハンプが発生
するという問題があった。
【０００７】
【発明が解決しようとする課題】上述したように、所定
の膜厚及び膜厚差の酸化膜を形成するためのプロセス条
件を設計することが困難であるという問題があった。ま
た、素子分離絶縁膜に接する領域の絶縁膜に薄膜化が生
じるため、トランジスタの特性が悪いという問題があっ
た。
の膜厚及び膜厚差の酸化膜を形成するためのプロセス条
件を設計することが困難であるという問題があった。ま
た、素子分離絶縁膜に接する領域の絶縁膜に薄膜化が生
じるため、トランジスタの特性が悪いという問題があっ
た。
【０００８】本発明の目的は、膜厚の異なる半導体基板
の酸化膜を同時に形成するに際し、プロセス条件の設計
が容易になり得る半導体プロセスの設計方法及び半導体
装置の製造方法を提供することにある。
の酸化膜を同時に形成するに際し、プロセス条件の設計
が容易になり得る半導体プロセスの設計方法及び半導体
装置の製造方法を提供することにある。
【０００９】また、本発明の別の目的は、膜厚の異なる
半導体基板の酸化膜を同時に形成するに際し、素子分離
絶縁膜に接する領域の酸化膜の薄膜化を抑制し得る半導
体装置の製造方法を提供することにある。
半導体基板の酸化膜を同時に形成するに際し、素子分離
絶縁膜に接する領域の酸化膜の薄膜化を抑制し得る半導
体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。 （１） 本発明（請求項１）の半導体プロセスの設計方
法は、半導体基板に、所望の膜厚がそれぞれ異なる前記
半導体基板の酸化膜を同時に形成するためのプロセス条
件を求める半導体プロセスの設計方法であって、それぞ
れの酸化膜の膜厚の差を求めるステップと、求められた
膜厚の差が得られる窒素イオンのドーズ量及び乾燥酸素
中での熱処理条件を求めるステップと、それぞれの酸化
膜が所望の膜厚となる、水蒸気雰囲気中での加熱処理の
条件を求めるステップとを含むことを特徴とする。 （２） 本発明（請求項２）の半導体装置の製造方法
は、半導体基板の所定領域の表面に窒素イオンを注入す
る工程と、前記半導体基板に対して、乾燥酸素雰囲気中
での加熱処理と、水蒸気を含む雰囲気中での加熱処理と
を行い、前記窒素イオンが注入された領域と該イオンが
注入されていない領域とで、膜厚が異なる該半導体基板
の酸化膜を形成する工程とを含むことを特徴とする。 （３） 本発明（請求項３）の半導体装置の製造方法
は、半導体基板の各素子領域を分離する素子分離絶縁膜
を形成する工程と、半導体基板の所定領域の表面に窒素
イオンを注入する工程と、前記半導体基板に対して、乾
燥酸素雰囲気中での加熱処理と、水蒸気を含む雰囲気中
での加熱処理とを行い、前記窒素イオンが注入された領
域と該イオンが注入されていない領域とで、膜厚が異な
る該半導体基板の酸化膜を形成する工程とを含むことを
特徴とする。
目的を達成するために以下のように構成されている。 （１） 本発明（請求項１）の半導体プロセスの設計方
法は、半導体基板に、所望の膜厚がそれぞれ異なる前記
半導体基板の酸化膜を同時に形成するためのプロセス条
件を求める半導体プロセスの設計方法であって、それぞ
れの酸化膜の膜厚の差を求めるステップと、求められた
膜厚の差が得られる窒素イオンのドーズ量及び乾燥酸素
中での熱処理条件を求めるステップと、それぞれの酸化
膜が所望の膜厚となる、水蒸気雰囲気中での加熱処理の
条件を求めるステップとを含むことを特徴とする。 （２） 本発明（請求項２）の半導体装置の製造方法
は、半導体基板の所定領域の表面に窒素イオンを注入す
る工程と、前記半導体基板に対して、乾燥酸素雰囲気中
での加熱処理と、水蒸気を含む雰囲気中での加熱処理と
を行い、前記窒素イオンが注入された領域と該イオンが
注入されていない領域とで、膜厚が異なる該半導体基板
の酸化膜を形成する工程とを含むことを特徴とする。 （３） 本発明（請求項３）の半導体装置の製造方法
は、半導体基板の各素子領域を分離する素子分離絶縁膜
を形成する工程と、半導体基板の所定領域の表面に窒素
イオンを注入する工程と、前記半導体基板に対して、乾
燥酸素雰囲気中での加熱処理と、水蒸気を含む雰囲気中
での加熱処理とを行い、前記窒素イオンが注入された領
域と該イオンが注入されていない領域とで、膜厚が異な
る該半導体基板の酸化膜を形成する工程とを含むことを
特徴とする。
【００１１】［作用］本発明は、上記構成によって以下
の作用・効果を有する。乾燥酸素雰囲気中で加熱処理を
行うと、窒素イオンのドーズ量及び加熱条件に応じて酸
化膜の膜厚が変化し膜厚差が生じる。また、水蒸気を含
む雰囲気中で加熱処理を行うと、窒素イオンのドーズ量
にはよらず、加熱条件のみに応じて酸化膜の膜厚が変化
する。
の作用・効果を有する。乾燥酸素雰囲気中で加熱処理を
行うと、窒素イオンのドーズ量及び加熱条件に応じて酸
化膜の膜厚が変化し膜厚差が生じる。また、水蒸気を含
む雰囲気中で加熱処理を行うと、窒素イオンのドーズ量
にはよらず、加熱条件のみに応じて酸化膜の膜厚が変化
する。
【００１２】従って、酸化膜が所望の膜厚差となるよう
に窒素イオンのドーズ量及び乾燥雰囲気中での加熱条件
を決定した後、酸化膜が所望の膜厚となるように水蒸気
を含む雰囲気中での加熱条件を決定すれば、所定の膜厚
差及び膜厚の酸化膜を得ることができる。
に窒素イオンのドーズ量及び乾燥雰囲気中での加熱条件
を決定した後、酸化膜が所望の膜厚となるように水蒸気
を含む雰囲気中での加熱条件を決定すれば、所定の膜厚
差及び膜厚の酸化膜を得ることができる。
【００１３】従って、従来のように乾燥酸素中の加熱処
理でそれぞれの酸化膜が所定の膜厚となるようなプロセ
ス条件を決定するのではないので、二つの加熱処理を組
み合わせてそれぞれが所望の膜厚である酸化膜を得られ
るので、プロセス条件の設計が容易である。
理でそれぞれの酸化膜が所定の膜厚となるようなプロセ
ス条件を決定するのではないので、二つの加熱処理を組
み合わせてそれぞれが所望の膜厚である酸化膜を得られ
るので、プロセス条件の設計が容易である。
【００１４】また、素子分離絶縁膜を形成して、乾燥酸
化雰囲気中で加熱処理を行った後に、水蒸気を含む雰囲
気中で加熱処理を行うと、素子分離絶縁膜に隣接して形
成された薄膜化領域の膜厚が薄いため酸化されやすく、
周囲より膜厚が厚く再酸化されるので、薄膜化が抑制さ
れる。
化雰囲気中で加熱処理を行った後に、水蒸気を含む雰囲
気中で加熱処理を行うと、素子分離絶縁膜に隣接して形
成された薄膜化領域の膜厚が薄いため酸化されやすく、
周囲より膜厚が厚く再酸化されるので、薄膜化が抑制さ
れる。
【００１５】また、水蒸気を含む雰囲気中で加熱処理を
行った後に、乾燥酸化雰囲気中で加熱処理を行った場合
にも、素子分離絶縁膜に隣接する端部では水蒸気を含む
雰囲気中で加熱処理でより厚く酸化されるため、薄膜化
が生じることがない。
行った後に、乾燥酸化雰囲気中で加熱処理を行った場合
にも、素子分離絶縁膜に隣接する端部では水蒸気を含む
雰囲気中で加熱処理でより厚く酸化されるため、薄膜化
が生じることがない。
【００１６】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。先ず、異なる膜厚の半導体基板の
酸化膜を得るためのプロセス条件の設計方法について説
明する。例えば、５ｎｍと８ｎｍのゲート絶縁膜を形成
する場合のプロセス条件の決定方法について説明する。
を参照して説明する。先ず、異なる膜厚の半導体基板の
酸化膜を得るためのプロセス条件の設計方法について説
明する。例えば、５ｎｍと８ｎｍのゲート絶縁膜を形成
する場合のプロセス条件の決定方法について説明する。
【００１７】先ず、二つのゲート絶縁膜の膜厚の差を求
める。この場合、ゲート絶縁膜の膜厚の差は３ｎｍであ
る。次いで、３ｎｍの膜厚差が得られる、窒素イオンの
ドーズ量及び乾燥酸素雰囲気中での加熱条件を決定す
る。本実施形態の場合、窒素イオンのドーズ量が２×１
０14ｃｍ-2，加熱温度８５０℃下における、酸化膜厚の
酸化時間依存性を示す特性図（図５）から、上記条件の
下で酸化時間を３０分とした。この条件で得られる酸化
膜の膜厚は、３ｎｍと６ｎｍである。
める。この場合、ゲート絶縁膜の膜厚の差は３ｎｍであ
る。次いで、３ｎｍの膜厚差が得られる、窒素イオンの
ドーズ量及び乾燥酸素雰囲気中での加熱条件を決定す
る。本実施形態の場合、窒素イオンのドーズ量が２×１
０14ｃｍ-2，加熱温度８５０℃下における、酸化膜厚の
酸化時間依存性を示す特性図（図５）から、上記条件の
下で酸化時間を３０分とした。この条件で得られる酸化
膜の膜厚は、３ｎｍと６ｎｍである。
【００１８】次いで、乾燥酸素雰囲気中の加熱処理で得
られるシリコン酸化膜の膜厚は３ｎｍと６ｎｍなので、
不足する酸化膜の膜厚分である２ｎｍの酸化膜が形成さ
れる水蒸気を含む雰囲気中での加熱条件を決定する。本
実施形態では、水蒸気を含む雰囲気中で加熱温度７５０
℃、１０分とした。
られるシリコン酸化膜の膜厚は３ｎｍと６ｎｍなので、
不足する酸化膜の膜厚分である２ｎｍの酸化膜が形成さ
れる水蒸気を含む雰囲気中での加熱条件を決定する。本
実施形態では、水蒸気を含む雰囲気中で加熱温度７５０
℃、１０分とした。
【００１９】次に、上記条件を用いた電界効果トランジ
スタの製造プロセスについて説明する。図１は、本発明
の一実施形態に係わる半導体装置の製造方法を示す工程
断面図である。
スタの製造プロセスについて説明する。図１は、本発明
の一実施形態に係わる半導体装置の製造方法を示す工程
断面図である。
【００２０】先ず、図１（ａ）に示すように、ＳＴＩ
（Shallow Trench Isolation）技術を用いて形成された
素子分離絶縁膜１２によって素子分離されたｐ型シリコ
ン基板１１の表面に熱酸化法を用いて厚さ２０ｎｍの犠
牲酸化膜１３を形成する。
（Shallow Trench Isolation）技術を用いて形成された
素子分離絶縁膜１２によって素子分離されたｐ型シリコ
ン基板１１の表面に熱酸化法を用いて厚さ２０ｎｍの犠
牲酸化膜１３を形成する。
【００２１】次いで、図１（ｂ）に示すように、リソグ
ラフィ法を用いて、厚いゲート絶縁膜を形成する予定の
第１の領域１１ｂの犠牲酸化膜１３上に、レジストパタ
ーン１４を形成する。そして、窒素イオンを加速電圧１
０ＫｅＶ、２×１０14ｃｍ-2程度のドーズ量で照射し、
レジストパターン１４が形成されていない、つまり薄い
ゲート絶縁膜が形成される第２の領域１１ａのシリコン
基板１１の表面に選択的に窒素イオン１５を注入する。
ラフィ法を用いて、厚いゲート絶縁膜を形成する予定の
第１の領域１１ｂの犠牲酸化膜１３上に、レジストパタ
ーン１４を形成する。そして、窒素イオンを加速電圧１
０ＫｅＶ、２×１０14ｃｍ-2程度のドーズ量で照射し、
レジストパターン１４が形成されていない、つまり薄い
ゲート絶縁膜が形成される第２の領域１１ａのシリコン
基板１１の表面に選択的に窒素イオン１５を注入する。
【００２２】次いで、レジストパターン１４を硫酸と過
酸化水素水との混合溶液を用いて除去した後、希弗酸溶
液を用いて、犠牲酸化膜１３を除去する。そして、８５
０℃の乾燥雰囲気中で３０分間熱酸化を行う。この熱酸
化によって、図１（ｃ）に示すように、窒素イオンが注
入された第１の領域１１ａのシリコン基板１１の表面に
は厚さ３ｎｍのシリコン酸化膜１６1 が形成され、窒素
イオンが注入されていない第２の領域１１ｂには厚さ６
ｎｍのシリコン酸化膜１７1 が形成される。
酸化水素水との混合溶液を用いて除去した後、希弗酸溶
液を用いて、犠牲酸化膜１３を除去する。そして、８５
０℃の乾燥雰囲気中で３０分間熱酸化を行う。この熱酸
化によって、図１（ｃ）に示すように、窒素イオンが注
入された第１の領域１１ａのシリコン基板１１の表面に
は厚さ３ｎｍのシリコン酸化膜１６1 が形成され、窒素
イオンが注入されていない第２の領域１１ｂには厚さ６
ｎｍのシリコン酸化膜１７1 が形成される。
【００２３】次いで、温度を７５０℃に下げて、水蒸気
を含む雰囲気中で１０分間追加酸化を行う。この追加酸
化で、図１（ｄ）に示すように、第１の領域１１ａに、
ピーク濃度約２％である窒素を含んだ膜厚５ｎｍのシリ
コン酸化膜１６2 が形成される。また、第２の領域１１
ｂに膜厚８ｎｍのシリコン酸化膜１７2 が形成される。
を含む雰囲気中で１０分間追加酸化を行う。この追加酸
化で、図１（ｄ）に示すように、第１の領域１１ａに、
ピーク濃度約２％である窒素を含んだ膜厚５ｎｍのシリ
コン酸化膜１６2 が形成される。また、第２の領域１１
ｂに膜厚８ｎｍのシリコン酸化膜１７2 が形成される。
【００２４】水蒸気を含む雰囲気中で加熱処理を行って
酸化させた場合、図３に示すように、熱処理条件が同じ
で有れば形成されるシリコン酸化膜の膜厚は、窒素イオ
ンのドーズ量に係わらず、一定である。なお、図示され
てはいないが、ドーズ量が０、すなわち窒素イオンの注
入を行わなかった場合も、窒素イオンのドープを行った
場合と同じ値である。
酸化させた場合、図３に示すように、熱処理条件が同じ
で有れば形成されるシリコン酸化膜の膜厚は、窒素イオ
ンのドーズ量に係わらず、一定である。なお、図示され
てはいないが、ドーズ量が０、すなわち窒素イオンの注
入を行わなかった場合も、窒素イオンのドープを行った
場合と同じ値である。
【００２５】従って、乾燥酸素雰囲気中で形成されたシ
リコン酸化膜１６1 ，１７1 に追加形成されるシリコン
酸化膜の膜厚はほぼ同一である。その為、乾燥酸素中で
先ず所望の膜厚差のシリコン酸化膜１６1 ，１７1 を形
成した後、水蒸気を含む雰囲気中で加熱処理を行うこと
によって、所望の膜厚のシリコン酸化膜１６2 ，１７2
を形成することができる。
リコン酸化膜１６1 ，１７1 に追加形成されるシリコン
酸化膜の膜厚はほぼ同一である。その為、乾燥酸素中で
先ず所望の膜厚差のシリコン酸化膜１６1 ，１７1 を形
成した後、水蒸気を含む雰囲気中で加熱処理を行うこと
によって、所望の膜厚のシリコン酸化膜１６2 ，１７2
を形成することができる。
【００２６】また、図４の断面図に示すように、素子分
離絶縁膜１２に接する領域のシリコン酸化膜１６2 の薄
膜化が抑制される。これは、シリコン酸化膜１６1 の薄
膜化された部分が、周囲より膜厚が薄く酸化されやすい
ので、厚膜化するためである。
離絶縁膜１２に接する領域のシリコン酸化膜１６2 の薄
膜化が抑制される。これは、シリコン酸化膜１６1 の薄
膜化された部分が、周囲より膜厚が薄く酸化されやすい
ので、厚膜化するためである。
【００２７】次いで、図２（ｄ）に示すように、ＬＰＣ
ＶＤ法を用いて、燐を含む厚さ１００ｎｍ多結晶シリコ
ン膜１８1 を堆積する。次いで、図２（ｅ）に示すよう
に、全面にシリコン酸化膜を堆積した後、リソグラフィ
技術とＲＩＥを組み合わせて、シリコン酸化膜，及び多
結晶シリコン膜１８1 をパターニングし、ゲート電極１
８及び絶縁膜１９を形成する。
ＶＤ法を用いて、燐を含む厚さ１００ｎｍ多結晶シリコ
ン膜１８1 を堆積する。次いで、図２（ｅ）に示すよう
に、全面にシリコン酸化膜を堆積した後、リソグラフィ
技術とＲＩＥを組み合わせて、シリコン酸化膜，及び多
結晶シリコン膜１８1 をパターニングし、ゲート電極１
８及び絶縁膜１９を形成する。
【００２８】そして、ゲート電極１８及び絶縁膜１９を
マスクに、ｎ型不純物をイオン注入して加熱処理を行う
ことで、ソース・ドレイン拡散層２０を形成し、電界効
果トランジスタを形成する。その後、側壁絶縁膜，層間
絶縁膜及び配線の形成を行う。
マスクに、ｎ型不純物をイオン注入して加熱処理を行う
ことで、ソース・ドレイン拡散層２０を形成し、電界効
果トランジスタを形成する。その後、側壁絶縁膜，層間
絶縁膜及び配線の形成を行う。
【００２９】本実施形態によれば、所望の膜厚のシリコ
ン酸化膜が同時に形成されるプロセス条件を容易に設計
することができる。また、素子分離絶縁膜に接する領域
の薄膜化を抑制することができる。
ン酸化膜が同時に形成されるプロセス条件を容易に設計
することができる。また、素子分離絶縁膜に接する領域
の薄膜化を抑制することができる。
【００３０】なお、本発明は、上記実施形態に限定され
るものではない。例えば、乾燥酸素雰囲気中での加熱処
理と、水蒸気を含む雰囲気中での加熱処理の順番を逆に
しても、本発明の効果は得られる。
るものではない。例えば、乾燥酸素雰囲気中での加熱処
理と、水蒸気を含む雰囲気中での加熱処理の順番を逆に
しても、本発明の効果は得られる。
【００３１】また、シリコン基板以外にも他の半導体基
板にも本発明を適用することが可能である。また、素子
分離絶縁膜は、ＳＴＩ技術以外にも、ＬＯＣＯＳ法等を
用いて形成することができる。その他、本発明は、その
要旨を逸脱しない範囲で、種々変形して実施することが
可能である。
板にも本発明を適用することが可能である。また、素子
分離絶縁膜は、ＳＴＩ技術以外にも、ＬＯＣＯＳ法等を
用いて形成することができる。その他、本発明は、その
要旨を逸脱しない範囲で、種々変形して実施することが
可能である。
【００３２】
【発明の効果】以上説明したように本発明によれば、乾
燥酸素中での加熱処理と、水蒸気を含む雰囲気中での加
熱処理とを組み合わせることによって、プロセス条件の
設計が容易になる。また、素子分離絶縁膜に接する領域
の薄膜化を防止することができる。
燥酸素中での加熱処理と、水蒸気を含む雰囲気中での加
熱処理とを組み合わせることによって、プロセス条件の
設計が容易になる。また、素子分離絶縁膜に接する領域
の薄膜化を防止することができる。
【図１】本発明の一実施形態に係わる半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図２】本発明の一実施形態に係わる半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図３】酸素膜厚のドーズ量依存性を示す特性図。
【図４】素子分離絶縁膜に隣接する領域の構成を示す断
面図。
面図。
【図５】酸化膜厚と酸化時間依存性を示す特性図。
【図６】従来の製造工程による素子分離絶縁膜に隣接す
る領域の構成を示す断面図。
る領域の構成を示す断面図。
１１…ｐ型シリコン基板 １２…素子分離絶縁膜 １３…犠牲酸化膜 １４…レジストパターン １５…窒素イオン １６…ゲート絶縁膜 １７…ゲート絶縁膜 １８…ゲート電極 １９…絶縁膜 ２０…ソース・ドレイン拡散層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 29/78 ３０１Ｇ 21/8242 29/78 (72)発明者 奥村 勝弥 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4M108 AB04 AB21 AC13 AC20 AC25 AC34 AC39 AC42 AC51 AD13 5F040 DB01 DC01 EC07 EK01 EK05 FC04 FC15 5F048 AA07 AB01 AC01 BA01 BB06 BB16 BG12 BG14 5F083 GA27 JA32 NA01 PR03 PR12 PR21 PR36 PR44 PR54 ZA07
Claims (3)
- 【請求項１】半導体基板に、所望の膜厚がそれぞれ異な
る前記半導体基板の酸化膜を同時に形成するためのプロ
セス条件を求める半導体プロセスの設計方法であって、 それぞれの酸化膜の膜厚の差を求めるステップと、 求められた膜厚の差が得られる窒素イオンのドーズ量及
び乾燥酸素中での熱処理条件を求めるステップと、 それぞれの酸化膜が所望の膜厚となる、水蒸気雰囲気中
での加熱処理の条件を求めるステップとを含むことを特
徴とする半導体プロセスの設計方法。 - 【請求項２】半導体基板の所定領域の表面に窒素イオン
を注入する工程と、 前記半導体基板に対して、乾燥酸素雰囲気中での加熱処
理と、水蒸気を含む雰囲気中での加熱処理とを行い、前
記窒素イオンが注入された領域と該イオンが注入されて
いない領域とで、膜厚が異なる酸化膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】半導体基板の各素子領域を絶縁分離する素
子分離絶縁膜を形成する工程と、 半導体基板の所定領域の表面に窒素イオンを注入する工
程と、 前記半導体基板に対して、乾燥酸素雰囲気中での加熱処
理と、水蒸気を含む雰囲気中での加熱処理とを行い、前
記窒素イオンが注入された領域と該イオンが注入されて
いない領域とで、膜厚が異なる酸化膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169994A JP2000012795A (ja) | 1998-06-17 | 1998-06-17 | 半導体プロセスの設計方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169994A JP2000012795A (ja) | 1998-06-17 | 1998-06-17 | 半導体プロセスの設計方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012795A true JP2000012795A (ja) | 2000-01-14 |
Family
ID=15896632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169994A Pending JP2000012795A (ja) | 1998-06-17 | 1998-06-17 | 半導体プロセスの設計方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244345A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1998
- 1998-06-17 JP JP10169994A patent/JP2000012795A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244345A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8043916B2 (en) | Method of fabricating semiconductor device having multiple gate insulating layer | |
| JP2953897B2 (ja) | 半導体装置の製造方法 | |
| US6465323B1 (en) | Method for forming semiconductor integrated circuit microelectronic fabrication having multiple gate dielectric layers with multiple thicknesses | |
| JP2000294742A (ja) | 半導体装置の製造方法 | |
| JP2004349627A (ja) | 半導体装置の製造方法 | |
| JP2000012795A (ja) | 半導体プロセスの設計方法及び半導体装置の製造方法 | |
| JP2002026299A (ja) | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JPH098123A (ja) | 半導体素子及びその製造方法 | |
| JP2002231819A (ja) | 半導体装置とその製造方法 | |
| JP2003197733A (ja) | 半導体装置およびその製造方法 | |
| JP3478497B2 (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2838693B2 (ja) | 半導体素子の製造方法 | |
| JP2812217B2 (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP2000340644A (ja) | 半導体装置の製造方法 | |
| JPH05291573A (ja) | 半導体装置およびその製造方法 | |
| JP2001007217A (ja) | 半導体装置の製造方法 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| JPH1131814A (ja) | 半導体装置の製造方法 | |
| JPH0358430A (ja) | 半導体装置及びその製造方法 | |
| TW202238822A (zh) | 閘介電層的製造方法 | |
| JP2003229493A (ja) | 半導体装置の製造方法 | |
| JP2003133304A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040205 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040323 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040430 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A045 | Written measure of dismissal of application |
Effective date: 20041026 Free format text: JAPANESE INTERMEDIATE CODE: A045 |