JP2016012690A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016012690A JP2016012690A JP2014134402A JP2014134402A JP2016012690A JP 2016012690 A JP2016012690 A JP 2016012690A JP 2014134402 A JP2014134402 A JP 2014134402A JP 2014134402 A JP2014134402 A JP 2014134402A JP 2016012690 A JP2016012690 A JP 2016012690A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- film
- photoresist
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】第1のフォトレジスト膜のパターン5−1、5−2にUV照射して表面にレジスト硬化層6を形成することで、その後、第2のフォトレジスト膜7を形成しても、第2のフォトレジスト膜7を塗布しても第1のフォトレジスト膜5−1、5−2に溶剤が浸透せず、第1のフォトレジスト膜5−1、5−2のパターンが崩れる事がない、レジスト膜が形成できる。
【選択図】図1
Description
ここで、第1、第2のフォトレジスト膜17、18をマスクとしてP型不純物をイオン注入し、P型イオン注入層19を形成する。
これにより第2のフォトレジスト膜が除去されるNMOSトランジスタ形成領域23内の第1のフォトレジスト膜パターンの崩れ、フォトレジスト膜の薄膜化や残すべき第1のフォトレジスト膜が除去されてしまう事で、後のフィールドチャネルストップ用イオン注入のP型不純物がNMOSトランジスタのアクティブ領域に注入され所望のトランジスタ特性が得られなくなる。
これはリワークの際、通常のフォトリソ工程で使用している有機溶剤で第2のフォトレジスト膜を除去すると、一緒にパターニングされた第1のフォトレジスト膜も除去されてしまう為である。
(1)第1のフォトレジスト膜パターン上に第2のレジストが塗布されても、第2のフォトレジスト膜に含まれる有機溶剤が第1のフォトレジスト膜に浸透せず、第1のフォトレジスト膜パターンが崩れたり、除去されたりする事がない。
(2)第1のフォトレジスト膜のパターンに影響する事なく、第2のフォトレジスト膜のリワークが可能となる。
まず、図1(a)に示すように、例えばP型シリコン基板1にN型ウェル2を形成し、シリコン基板表面に後に形成する耐酸化性膜とシリコン基板との緩衝材としてシリコン酸化膜3を形成したのち、素子分離絶縁膜を形成するため耐酸化性膜として用いる窒化シリコン膜4を形成し、第1のフォトレジスト膜5を塗布し、素子分離対応のマスクで露光を行なう。
ここで第1、第2のフォトレジスト膜の除去にあたって、溶剤によるフォトレジスト膜の除去前に、高濃度イオン注入等処理後のフォトレジストに一般的に適用されるフォトレジストのアッシング処理を実施する。第1のフォトレジスト膜5にはレジスト硬化層6があるが、レジスト表面部分のみなのでアッシング処理により硬化層6の除去が可能であり、硬化層6を除去後は通常のフォトレジスト除去用溶剤で第1、第2のフォトレジスト膜の除去が可能である。
このようにしてフィールド酸化膜9で区画されたNMOSトランジスタ形成領域11、PMOSトランジスタ形成領域12が得られ、同時にP型のフィールドチャネルストッパ10が、フィールド酸化膜9の下所望の部位に形成されることになる。
2、14 Nウェル
3、15 シリコン酸化膜
4、16 シリコン窒化膜
5−1、5−2、17−1、17−2 第1のフォトレジスト膜
6 レジスト硬化層
7、18 第2のフォトレジスト膜
8、19 P型イオン注入層
9、20 フィールド酸化膜
10、21 フィールドチャネルストッパ
Claims (6)
- 半導体基板上にダブルレジスト膜を形成する半導体装置の製造方法において、
前記半導体基板上に下層フォトレジスト膜をパターニングする工程と、
前記下層フォトレジスト膜にUV照射をする工程と、
UV照射を施した前記下層フォトレジスト膜上に上層フォトレジストを塗布して前記上層フォトレジスト膜をパターニングする工程と、
からなることを特徴とする半導体装置の製造方法。 - 前記UV照射をする工程の後であって、前記上層フォトレジスト膜を塗布して前記上層フォトレジスト膜をパターニングする工程の前に、さらに、レジスト用溶剤を滴下して拡げる工程を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記上層フォトレジスト膜をパターニングする工程の後に、さらに、パターニングされた前記上層フォトレジスト膜及び前記下層レジスト膜をマスクとした処理工程と、前記上層フォトレジスト膜及び前記下層フォトレジスト膜を一緒に除去する工程と、を設けることを特徴とする請求項1または請求項2記載の半導体装置の製造方法。
- 前記上層フォトレジスト膜及び前記下層フォトレジスト膜を一緒に除去する工程には、アッシング工程が含まれることを特徴とする請求項3記載の半導体装置の製造方法。
- 半導体基板上にダブルレジスト膜を形成する半導体装置の製造方法において、
前記半導体基板上に下層フォトレジスト膜をパターニングする工程と、
前記下層フォトレジスト膜にUV照射をする工程と、
UV照射を施した前記下層フォトレジスト膜上に上層フォトレジストを塗布して上層フォトレジスト膜をパターニングする工程と、
前記上層フォトレジスト膜をパターニングする工程の後に、前記上層フォトレジスト膜を選択的に除去する工程と、
UV照射を施した前記下層フォトレジスト膜上に第2の上層フォトレジストを塗布して前記第2の上層フォトレジスト膜をパターニングする工程と、
からなることを特徴とする半導体装置の製造方法。 - 前記上層フォトレジスト膜を選択的に除去する工程は、全面露光を用いることを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014134402A JP2016012690A (ja) | 2014-06-30 | 2014-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014134402A JP2016012690A (ja) | 2014-06-30 | 2014-06-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016012690A true JP2016012690A (ja) | 2016-01-21 |
Family
ID=55229207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014134402A Pending JP2016012690A (ja) | 2014-06-30 | 2014-06-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016012690A (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63268266A (ja) * | 1987-04-27 | 1988-11-04 | Oki Electric Ind Co Ltd | 相補型mos半導体装置の製造方法 |
JPH0210636A (ja) * | 1988-06-28 | 1990-01-16 | Toshiba Corp | X線画像診断装置 |
JPH08241967A (ja) * | 1996-03-21 | 1996-09-17 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH0945692A (ja) * | 1995-07-27 | 1997-02-14 | Sharp Corp | 縦型構造トランジスタ及びその製造方法、並びに半導体装置 |
JP2000164693A (ja) * | 1998-11-27 | 2000-06-16 | Sony Corp | 半導体装置の製造方法 |
JP2003059815A (ja) * | 2001-08-21 | 2003-02-28 | Nikon Corp | 基板処理方法及び装置 |
JP2003158062A (ja) * | 2001-11-22 | 2003-05-30 | Murata Mfg Co Ltd | レジストパターンの形成方法、配線形成方法及び電子部品 |
JP2004029689A (ja) * | 2002-04-30 | 2004-01-29 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2012256726A (ja) * | 2011-06-09 | 2012-12-27 | Panasonic Corp | レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム |
JP2013021201A (ja) * | 2011-07-13 | 2013-01-31 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2013232576A (ja) * | 2012-05-01 | 2013-11-14 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2015213156A (ja) * | 2014-04-16 | 2015-11-26 | キヤノン株式会社 | 半導体装置の製造方法及びレジストパターンを形成する方法 |
-
2014
- 2014-06-30 JP JP2014134402A patent/JP2016012690A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63268266A (ja) * | 1987-04-27 | 1988-11-04 | Oki Electric Ind Co Ltd | 相補型mos半導体装置の製造方法 |
JPH0210636A (ja) * | 1988-06-28 | 1990-01-16 | Toshiba Corp | X線画像診断装置 |
JPH0945692A (ja) * | 1995-07-27 | 1997-02-14 | Sharp Corp | 縦型構造トランジスタ及びその製造方法、並びに半導体装置 |
JPH08241967A (ja) * | 1996-03-21 | 1996-09-17 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JP2000164693A (ja) * | 1998-11-27 | 2000-06-16 | Sony Corp | 半導体装置の製造方法 |
JP2003059815A (ja) * | 2001-08-21 | 2003-02-28 | Nikon Corp | 基板処理方法及び装置 |
JP2003158062A (ja) * | 2001-11-22 | 2003-05-30 | Murata Mfg Co Ltd | レジストパターンの形成方法、配線形成方法及び電子部品 |
JP2004029689A (ja) * | 2002-04-30 | 2004-01-29 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2012256726A (ja) * | 2011-06-09 | 2012-12-27 | Panasonic Corp | レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム |
JP2013021201A (ja) * | 2011-07-13 | 2013-01-31 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2013232576A (ja) * | 2012-05-01 | 2013-11-14 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2015213156A (ja) * | 2014-04-16 | 2015-11-26 | キヤノン株式会社 | 半導体装置の製造方法及びレジストパターンを形成する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI549160B (zh) | 晶圓的製備方法 | |
CN108957959B (zh) | 微影图案化的方法 | |
US8349739B2 (en) | Conformal etch material and process | |
US20130045591A1 (en) | Negative tone develop process with photoresist doping | |
KR100937659B1 (ko) | 반도체 소자의 제조 방법 | |
US6780736B1 (en) | Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby | |
US20120202156A1 (en) | Cleaning process for semiconductor device fabrication | |
US9865463B2 (en) | Method of manufacturing a semiconductor device | |
US9287109B2 (en) | Methods of forming a protection layer to protect a metal hard mask layer during lithography reworking processes | |
TW541602B (en) | Semiconductor device production method | |
KR20090126849A (ko) | 반도체 소자 및 이를 위한 sti 형성 방법 | |
JP2007194308A (ja) | 半導体装置およびその製造方法 | |
JP2016012690A (ja) | 半導体装置の製造方法 | |
TW201913730A (zh) | 進行微影製程的方法 | |
US8785115B2 (en) | Photoresist removal method and patterning process utilizing the same | |
TWI682440B (zh) | 半導體裝置的製造方法 | |
US7517640B2 (en) | Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same | |
US20060148219A1 (en) | Method for photomask processing | |
JP4836914B2 (ja) | 高電圧シーモス素子及びその製造方法 | |
US20130029488A1 (en) | Single Liner Process to Achieve Dual Stress | |
JP2015204351A5 (ja) | 半導体装置の製造方法 | |
KR100620649B1 (ko) | 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법 | |
CN117174659A (zh) | 晶体管的制造方法 | |
US20140220780A1 (en) | Resist Technique | |
JP2006295174A (ja) | 半導体素子のソース/ドレイン領域形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181113 |