JPS62193118A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62193118A
JPS62193118A JP3422686A JP3422686A JPS62193118A JP S62193118 A JPS62193118 A JP S62193118A JP 3422686 A JP3422686 A JP 3422686A JP 3422686 A JP3422686 A JP 3422686A JP S62193118 A JPS62193118 A JP S62193118A
Authority
JP
Japan
Prior art keywords
impurity
type
layer
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3422686A
Other languages
English (en)
Inventor
Teruo Tabata
田端 輝夫
Tadayoshi Takada
高田 忠良
Nobuo Ito
信雄 伊藤
Osanori Nishida
西田 修徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3422686A priority Critical patent/JPS62193118A/ja
Publication of JPS62193118A publication Critical patent/JPS62193118A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置の製造方法、詳しくはスピンオン・
ドーパントグラス膜を拡散源膜として不純物拡散層を形
成する方法に関する。
(ロ)従来の技術 例えば特開昭60−74613号公報に2叙されている
如く、IC,LSI等の製造において、半導体基板に不
純物拡散層を形成する際に、拡散源膜としてスピンオン
・ドーパントグラス膜(以下、グラス膜という)を用い
る方法がある。
断る方法を用いた不純物の拡散方法を、ここでは−イク
1として埋込層の形成方法で説明する。
先ず第2図(イ)に示す如く、例えばρ=6〜12Ω・
σ、(100)のP型半導体基板(1)に所定厚さのシ
リコン酸化膜(2)を形成、通常のフォトリソグラフィ
ー技術にてバターニングし、所定の開口部を得る。
次に第2図(ロ)に示す如く、例えばシラン系のS b
CL溶液をスピンコード法により塗布した後に、熱処理
を加えて5bC1,を含む5ift膜、すなわらグラス
膜(3)を形成し、これを拡散源としてNI型の不純物
堆積層(4)を形成する。
そして第2図(ハ)に示す如く、シリコン酸化膜(2)
及びグラス膜(3)を除去してから気相成長法によりN
型のエピタキシャル層(5)を形成し、所定の熱処理を
加えることによって堆積ff1(4’)を上下方向に拡
散し、N3型埋込泗(6)を得る。尚上記した形成方法
において、ドーパントは5bct、に限定されるもので
なく、必要に応じてその他の物質を使用し得る。
(ハ)発明が解決しようとする問題点 しかしながら、この方法で形成した埋込層(6)には、
時としてその周囲に極く低濃度のP−型拡散Ji(7)
が存在することが明らかになった。
第3図はこの事実を証明するもので、実験的に面方BZ
(100)のN型基板を用いてS bC1,溶液による
不蝕物拡散泗を形成し、N型基板の表面からその厚さ方
向に拡がり抵抗を測定したものである。
同図から明らかな如く、N′″型不純物拡散署とN型基
板との間に非常に高抵抗の領域(図示m−11)があり
、ここにi (intrinsic) Jit又は前記
極く低a)I!iのP−型拡散層<7)が存在すること
を示している。この事実は、当然埋込層(6)とエピタ
キシャル層(5)との間にP−型拡散層〈7)が存在す
ることを示唆するものである。
本願発明者による鋭意研究の結果、断る現象は以下の理
由によるものと判明した。
まず第1に、完全に純粋な5bC1,溶液を得ることが
困難であるため、最初から極く微量のボロン(B)が混
入していること、第2に拡散処理治具材料である石英ガ
ラス中等、自然界に多量に存在−するボロン(B)が5
bC1,溶液に混入してしまうことである。そして混入
した微量のボロン(B)が、特に面方位(100)の基
板(1)を用いた場合にはボロン(B)の拡散係数がア
ンチモン(Sb)のそれより犬で且つ港が大きくなるた
めに、埋込層り6)の周囲に低濃度のP−型拡散層(7
)を形成してしまうのである。
そして埋込層(6)の周囲にこのようなP−型拡散層(
7)が形成されると、トランジスタのコレクタ電流を流
すという埋込層(6)の機能が全く失われてしまうとい
う欠点があった。
(ニ)問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第1の不純物堆
積!<14>を付着する前又は後に、第1の不純物であ
るアンチモン(Sb)より拡散係数が大で且つ同導電型
を有する第2の不純物、例えばリン(f’)をイオン注
入する工程を含むどとを特徴とする。
(杓作用 本発明によれば、あらかじめ第2の不純物であるリン(
P)をイオン注入したので、拡散時には不要な不純物で
あるボロン(B)と共にリン(P)が拡散される。面方
位(100)ではボロン(B)とリン(P)の拡散係数
は略等しいので、3価のボロン(B)により形成される
P−型拡散層(7)は5価のリン(P)により相殺され
て減少あるいは消失せしめる。
くべ)実施例 以下、本発明を用いた埋込層(17)の形成方法を、第
1図を参照しながら詳細に説明する。
先ず第1図(イ)に示す如く、ρ−6〜12Ω・印、面
方位(100)のP型半導体基板(11)に所定厚さの
シリコン酸化膜(12)を形成し、周知のフォトリソグ
ラフィー技術にて埋込Jl(17)となるべき領域を開
口する(第1の工程)。
次に第1図(口〉に示す如く、例えばンラン系の5bC
11溶液をスピンフート法により塗布した後に、熱処理
を加えて5bc1.を含むSin、膜、即ちグラス膜(
13)を形成し、且つこれを拡散源としてN°型の第1
の不純物堆積層(14)を形成する(第2の工程)。
続いて第1図(ハ)に示す如く、エツチング液でグラス
膜(13)を除去し、リン(P)をドーズ量1×10′
1〜1×10目Cm−”で加速電圧80KeVでイオン
注入して第2の不純物堆積層(15)を形成する。この
時のマスクは第1図(イ)でパターニングした酸化膜(
12)をそのまま用い、改めてパターニングする必要は
無い(第3の工程)。
そして第1図(ニ)に示す如く、酸化膜(12)を除去
してから気相成長法によりN型のエピタキシャル層(1
6)を形成した後、第1の不純物堆積層(14)を北上
方向に拡散きせてN9型埋込lit (17)を得る(
第4の工程)。
本発明の最も特徴とする点は、上記第3の工程でリン(
P)をイオン注入した点にある。っまりボロン(B)が
混入することが避けられないのであるから、これと反対
の導電型を有し且つ同等の拡散係数を有する不純物をあ
らかじめドープしてボロン(B)の影響を相殺しようと
するものである。この様にすれば、拡散時には第1の不
純物であるアンブモン(Sb)及び不要な不純物である
ボロン(B)と)(に、第2の不純物であるリン(P)
も同時に拡散され、アンチモン(Sb)より拡散係数が
犬なるボロン(B)が形成しようとするP−型拡散層(
7)はそれと同等の拡散係数を有するリン(P)により
阻止され、減少あるいは消失する。そしてリン(P)の
ドース岱を適当な値にしておけば、P−型拡散層(7)
は完全に消失し、代ってリン(P)によるN型の領域が
現れる。埋込層(17)からエピタキシヤル層(16)
までの境界の全てが、N型の領域で連続していれば埋込
層(17)はその機能を十分に達成できる。
尚 本発明の他の実施例として、先にりん(P)をイオ
ン注入し、後にアンチモン(Sb)を拡散しても」−記
実施例と同様の効果が得られる。
〈ト)発明の詳細 な説明した如く、本発明によれば混入するボIJン(B
)によって形成されるP−型拡散層<7)を減少あるい
は消失せしめることができるので、埋込層(17)が埋
込層(17)としての機能を果せないという不良を未然
に防ぐことができる。また不良を未然に堕ぐことができ
るので、歩留りが向上し、工程変動に強くなる。またイ
オン注入する時に用いるマスクは第1の不純物堆積層(
14)を得る時のマスクをそのまま用いることができる
ので、改めてバターニングする必要が無いという利点を
も有する。
【図面の簡単な説明】
第1図(イ)乃至(ニ)は夫々本発明の製造方法を説明
rるための工程断面図、第2図(イ)乃至(ハ)は夫々
従来の製造方法を説明するだめの工程断面図、第3図は
P−型拡散層(7)の存在を証明するための特性図であ
る。 (11)はP型半導体基板、 (12〉は酸化膜、(1
3〉はグラス膜、  (14)(15)は第1、第2の
不純物堆積層、 (17)はN0型埋込着、  (7)
はP−型拡散層である。 出願人 三洋寛機株式会社 外1名 代理人 弁理士  佐 野 静 末 弟1図(イ) 第1図(ロ) 第 1 図(ニ)

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板表面に不純物拡散層を形成する一導電
    型の第1の不純物を付着し、これを拡散して所定の不純
    物拡散層を形成する半導体装置の製造方法において、前
    記第1の不純物を付着する前又は後に前記第1の不純物
    より拡散係数が大で且つ同導電型の第2の不純物をイオ
    ン注入する工程を含むことを特徴とする半導体装置の製
    造方法。
JP3422686A 1986-02-19 1986-02-19 半導体装置の製造方法 Pending JPS62193118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3422686A JPS62193118A (ja) 1986-02-19 1986-02-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3422686A JPS62193118A (ja) 1986-02-19 1986-02-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62193118A true JPS62193118A (ja) 1987-08-25

Family

ID=12408232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3422686A Pending JPS62193118A (ja) 1986-02-19 1986-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62193118A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198120A (ja) * 1986-02-25 1987-09-01 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198120A (ja) * 1986-02-25 1987-09-01 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CA1082373A (en) Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
EP0094482B1 (en) Fabrication process for a shallow emitter, narrow intrinsic base transistor
JPS61237422A (ja) 半導体装置の製造方法
TW507298B (en) Method of manufacturing semiconductor device having shallow junction
JP2000031481A (ja) 半導体装置およびその製造方法
US6593640B1 (en) Bipolar transistor and methods of forming bipolar transistors
JPS62193118A (ja) 半導体装置の製造方法
JPS6133253B2 (ja)
JPS62198120A (ja) 半導体装置の製造方法
JPH03209816A (ja) 半導体装置の製造方法
JPS62162325A (ja) 半導体装置の製造方法
JP2532392B2 (ja) 半導体装置の製造方法
JPH02250315A (ja) 半導体装置の製造方法
JPH0362947A (ja) 半導体装置及びその製造方法
JPS6148974A (ja) トランジスタの製造方法
JPS58199537A (ja) 高抵抗半導体層の製造方法
JPH0563228A (ja) フオトトランジスタの製造方法
JPS6197857A (ja) 半導体集積回路の製造方法
JPS5987856A (ja) 半導体装置の製造方法
JPS5972765A (ja) 半導体装置の製造方法
JP2004327530A (ja) 半導体装置の埋込み層形成方法、ショットキーバリアダイオードおよびその製造方法
JPH02234422A (ja) オートドーピング抑制方法
JPS6129537B2 (ja)
JPH04287978A (ja) バラクタダイオード
JPH03154378A (ja) 耐放射線半導体装置の製造方法