DE2453134A1 - Planardiffusionsverfahren - Google Patents

Planardiffusionsverfahren

Info

Publication number
DE2453134A1
DE2453134A1 DE19742453134 DE2453134A DE2453134A1 DE 2453134 A1 DE2453134 A1 DE 2453134A1 DE 19742453134 DE19742453134 DE 19742453134 DE 2453134 A DE2453134 A DE 2453134A DE 2453134 A1 DE2453134 A1 DE 2453134A1
Authority
DE
Germany
Prior art keywords
diffusion
conductivity type
circuit
concentration
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742453134
Other languages
English (en)
Other versions
DE2453134C3 (de
DE2453134B2 (de
Inventor
Lothar Dipl Ing Blossfeld
Wolfgang Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2453134A priority Critical patent/DE2453134C3/de
Priority to US05/625,339 priority patent/US4043849A/en
Priority to GB45110/75A priority patent/GB1486099A/en
Priority to IT28989/75A priority patent/IT1048824B/it
Priority to CH1441575A priority patent/CH596668A5/xx
Priority to FR7534066A priority patent/FR2290758A1/fr
Priority to JP50133636A priority patent/JPS5910589B2/ja
Publication of DE2453134A1 publication Critical patent/DE2453134A1/de
Publication of DE2453134B2 publication Critical patent/DE2453134B2/de
Application granted granted Critical
Publication of DE2453134C3 publication Critical patent/DE2453134C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG '■ FREIBURG I. BR.
Planardiffusionsverfahren
Die Erfindung beschäftigt sich mit der monolithischen Integration
einer I L-Schaltung mit mindestens einem bipolaren Analogschaltungsteil, wie sie aus der Zeitschrift "Valvo-Berichte" BandXVIII, Heft 1/2 (April 1974) Seiten 215 bis 216, bekannt war. Eine solche Integration wird bekanntlich durch das Planardiffusionsverfahren mit 6 Maskierungsschritten vorgenommen.
Da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen betrieben werden, sind epitaktische Schichten hohen spezifischen Widerstandes (beispielsweise 2-3 SL cm) und großer Dicke (ca. 15/um) erforderlich. Dabei sind aber die für die
2 '
I L-Schaltung erforderlichen Stromverstärkungen der Transistoren, deren Kollektoren bekanntlich an der Halbleiteroberfläche liegen, schwer zu realisieren»
- 2
609 820/0566'
W. Kraft et al 13-9
Der Erfindung l;.egt daher die Aufgabe zugrunde, im I L-Teil eine relativ hohe Stromverstärkung (B = ·=€;· = 20 bis 200) ohne Verminderung der Spannungsfestigkeit im Analogschaltungsteil zu realisieren.
Die Erfindung betrifft somit ein Planardiffusionsverfahren zur
2
monolithischen Integration einer I L-Schaltung mit einem bipolaren Analogschaltungsteil, bei welchem Verfahren durch eine Epitaxschicht des einen Leitungstyps auf einem Substrat des anderen Leitungstyps eine Isolationszonendiffusion mit Dotierungen des anderen Leitungstyps, in die Epitaxschicht eine Basisdiffusion mit Dotierungen des anderen Leitungstyps und in die Basiszonen gleichzeitig während einer Emitterdiffusion die Emitterzonen sow.
gebracht werden.
2 Emitterzonen sowie die Kollektorzonen der I L-Schaltung ein-
Die vorstehend genannte Aufgabe wird erfindungsgemäß durch die im Anspruch 1 genannten Verfahrensmaßnahmen gelöst.
Dabei kann das Dotierungsmaterial des anderen Leitungstyps nach dem Aufbringen vordiffundiert werden oder auch durch eine Ionenimplantation eingebracht werden.
Beim Verfahren nach der Erfindung werden die Diffusionen entsprechend der geforderten Spannungsfestigkeit her Transistoren des bipolaren Analogschaltungsteils in eine Epitaxschicht entsprechender Dicke und Störstellenkonzentration eingebracht. Vorzugsweise wird eine Dicke der Epitaxschicht von größer als 5 ,um, beispielsweise im Bereich von 5 ,um bis etwa 20 ,um, gewählt, Im allgemeinen ist ein spezifischer Widerstand der Epitaxschicht von mehr als 1.£lcm erforderlich.
Durch das Verfahren der Erfindung werden entsprechend den unter-
2 schiedlichen Basiszonenkonzentrationen des I L-Schaltungstexls und des bipolaren Analogschaltungsteils unterschiedliche Basiszonendicken erhalten.
609 820/θεββ
W. Kraft et al 13-9
Die Merkmale der Erfindung und ihre Vorteile ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels, welches anhand der Zeichnung erläutert wird, deren
Figuren 1 bis 9 ausschnittsweise Ansichten senkrecht zur Oberflächenseite eines plattenförmigen Halbleiterkörpers eine
I L-Schaltung A mit einem bipolaren Analogschaltungs^eil B bedeuten und die aufeinanderfolgende Arbeitsprozesse eines
Planardiffusionsverfahrens mit den Merkmalen der Erfindung betreffen. Die beiden Teile können eine beliebige Anzahl an
Transistoren enthalten.
Jas Planardiffusionsverfahren nach der Erfindung geht aus von. einer Anordnung gemäß der Fig. 1 mit einer Epitaxschicht 6 des einen Leitungstyps auf einem Substrat 13, vorzugsweise in Form einer Halbleiterplatte, des anderen Leitungstyps. In das Halbleitersubstrat 13 können vor dem Aufbringen der Epitaxschicht relativ hoch dotierte Zwischenschichten 14 vom. Leitungstyp der Epitaxschicht 6 in bekannter Weise eindiffundiert werden.
Durch die Epitaxschicht 6 ist eine den Teil A der I L-Schaltung und den bipolaren Analogschaltungsteil B trennende Isolationszone 1 eingebracht worden. Auf der Halbleiteroberfläche befindet sich eine geschlossene Schicht aus einem für die Diffusionsmaskierungsschicht 2 des Planardiffusionsverfahrens geeigneten
Material, beispielsweise aus Siliziumdioxid. Vorzugsweise wird Silizium aus Material für das Substrat 13 und die Epitaxschicht gewählt.
Anschließend werden gemäß der Fig.2 entsprechend dem Verfahren nach der Erfindung in der Diffusionsmaskierungsschicht 2 die
Öffnungen 10 und 12 für die Diffusion sämtlicher weiteren
Basiszonen 3 und 4 (vgl. Fig. 7 und 9) des anderen Leitungstyps hergestellt.
609820/0566
2453 1 3A
W. Kraft et al 13-9
Danach werden die Basisdiffusionsöffnungen 10 der I L-Schaltung L mit einer Maskierungsschicht 5 solcher Dicke geschlossen, daß während einer folgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials nach dem Aufbringen von Dotierungen des anderen Leitungstyps zum Herstellen der Basiszonen das Halbleitermaterial innerhalb der Basisdiffusions-
öffnungen 10 der I L-Schaltung A wieder freigelegt werden kann.
Dies erfolgt beim Ausführungsbeispiel dadurch, daß zunächst gemäß der Fig.3 sämtliche öffnungen 10, 11 und 12, beispielsweise durch thermische Oxidation, wieder mit einer Maskierungsschicht der genannten Dicke geschlossen werden und die Maskierungsschicht innerhalb der öffnung 12 für die Diffusion der Basiszone 4 des bipolaren Analogschaltungsteils B durch Anwendung des allgemein bekannten fotolithografischen Ätzprozesses wieder geöffnet wird. Es wird somit die gewänschte Struktur gemäß der Fig. 4 erhalten.
Anschließend wird Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration über die gesamte freiliegende Oberfläche der Anordnung aufgebracht, vordiffundiert und danach die gesamte Anordnung mit einem Ätzmittel zum Entfernen des überschüssigen Dotierungsmaterials auf der Diffusionsmaskierungsschicht 2 behandelt, beispielsweise durch Eintauchen in ein flüssiges Ätzmittel. Aufgrund der besonders gewählten Dicke der Maskierungsschicht 5 wird dabei gleichzeitig die in der DiffusionsmaskierungsGchicht 2 vorhandene Öffnung 5 zur Diffusion der
2
Basiszone 3 im Teil der I L-Schaltung A unter Freilegung der innerhalb der Bewandung der Öffnung 10 befindlichen Halbleiteroberfläche geöffnet. Gleichzeitig wird die Halbleiteroberfläche innerhalb der Öffnung 11 zur Diffusion der Injektorzone 16 (vgl. Fig. 7 bis 9) freigelegt. Somit wird eine Anordnung gemäß der Fig. 5 mit einer freiliegenden Halbleiteroberfläche innerhalb der Öffnungen 10 und 11 und einer Vordiffusionsschicht 15 für die Basiszone 4 im bipolaren Analogschaltungsteil B erhalten.
609820/0566
W. Kraft et al 13-9
Anschließend wird Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration auf die freiliegende Oberfläche aufgebracht. Dies kann aus der Gasphase oder durch Ionenimplantation erfolgen. Anschließend kann auch dieses Dotierungsmaterial des anderen Leitungstyps vordiffundiert werden, so daß eine Anordnung gemäß der Fig. 6 mit einer weiter expandierten Vordiffusionsschicht 15 im bipolaren Analogschaltungsteil B und weitere Vordiffusionsschichten 16 und 17 für die Basiszonen 3 bzw. für
die Injektorzone 16 im Teil der I L-Schaltung A erhalten werden.
Besorders günstige Dotierungskonzentrationen der Basiszonen 3 und 4 ergeben sich, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer r-olchen ersten Konzentration aufgebracht wird, daß nach einer Vordiffusion dieses Dotierungsmaterials ein Flächenwiderstand von 40 bis 60Ü/Derhalten wird. Besonders günstige elektrische Werte zur Lösung der der Erfindung zugrundeliegenden Aufgabe werden erhalten, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach der Vordiffusion sich ein Flächenwiderstand von 65 bis 100.i1/Q ergibt. Eine solche zweite Vordiffusion ist jedoch nicht erforderlich, wie bereits erwähnt. Sie kann aber ausschließlich zur Einstellung der Konzentration bei Vorversuchen durchgeführt werden.
Anschließend erfolgt die eigentliche Basisdiffusion im Teil der
2
I L-Schaltung A gleichzeitig mit der des bipolaren Analogschaltungsteils B, wobei eine Anordnung gemäß der Fig.7 mit den Basiszonen 3 und 4 in der Injektorzone 16 im Teil der I L-Schaltung A gemäß der Fig. 7 erhalten wird. Dabei werden die Öffnungen 10, 11 und 12 in der Diffusionsmaskierungsschicht 2 wieder .geschlossen.
In bekannter Weise wird danach die sogenannte Emitter-Diffusion durchgeführt, während der gleichzeitig die Emitterzone 21 und die
609820/0566 - 6 -
W. Kraft et al 13-9
Kollektoranschl:ißzone 23 im bipolaren Analogteil B sowie die Kollektorzonen 22 und die Emitter-Anschluj3zone 21 im Teil der-
2
I L-Schaltung gemäß der Fig. 9 diffundiert werden. Vorher werden, wie die Fig. 8 veranschaulicht, unter Anwendung des bekannten fotolithografischen Ätzverfahrens in der Diffusionsmaskierungsschicht 2 die Diffusionsöffnungen 18, 19, 20, 24 und hergestellt.
Es wurde festgestellt, daß beim Verfahren nach der Erfindung zur Erzielung besonders günstiger Werte der Unterschied der Basiszonenkonzentrationen zwischen dem bipolaren Analogschal-
tungsteil B und dem Teil der I L-Schaltung A so einzustellen ist, daß nach der Emitterdiffusion der Transistor des Teils der
I L-Schaltung A ein V von mindestens 0,7 V besitzt bzw. der -Wert dieses Transistors deutlich kleiner ist als der entspre-
chende Wert des bipolaren Analogschaltungsteils B. Dabei bedeutet U„, die Knickspannung in der U„„ /I -Kennlinie. Diese
L-IjO LIjO ι»
Regel dient zur Einstellung und zur Kontrolle der beiden Konzentrationen des anzubringenden Dotierungsmaterials.
Das beschriebene Planardiffusionsverfahren nach der Erfindung ist naturgemäß anwendbar zur monolithischen Integration einer
2
I L-Schaltung mit jeder beliebigen Anzahl von Transistoren,
2
sowohl im Teil der I L-Schaltung A als auch im bipolaren Analogschaltungsteil B.
9 Patentansprüche
2 Blatt Zeichnungen mit 9 Figuren
609820/OB66

Claims (2)

  1. W. Kraft et al 13-9
    Patentansprüche
    ' 1.Jpianardiffusionsverfahren zur monolithischen Integration
    einer I L-Schaltung mit einem bipolaren Analogschaltungsteil, bei welchem Verfahren durch eine Epitaxschicht des einen Leitungstyps von einem Substrat des anderen Leitungstyps eine Isolationszonendiffusion mit Dotierungen des anderen Leitungstyps/ in die Epitaxschicht eine Basisdiffusion mit Dotierungen des anderen Leitungstyps und in die Basiszonen gleichzeitig während einer Emitter-Diffusion die Emitter-
    zonen sowie.die Kollektorzonen der I L-Schaltung eingebracht werden, dadurch gekennzeichnet, daß
    nach der Diffusion der Isolationszonen (1) in der Diffusionsmaskierungsschicht (2) die Öffnungen (10,12) für sämtliche weitere Basiszonen (3,4) des anderen Leitungstyps hergestellt werden,
    daß danach die Basisdiffusionsöffnungen (10) des Teils
    ' 2
    der I L-Schaltung (A) mit einer Maskierungsschicht (5) solcher Dicke geschlossen werden, daß während einer folgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials ndch dem Aufbringen von Dotierungen des anderen Leitungstyps das Halbleitermaterial innerhalb der der Basisdiffusionsöffnungen
    2
    (10) des Teils der I L-Schaltung (A) freigelegt werden,
    daß Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration aufgebracht und vordiffundiert wird,
    daß dann die Basisdiffusionsöffnungen (10) des Teils der
    2
    I L-Schaltung (A) durch Behandlung mit dem Ätzmittel geöffnet werden,
    S0982Q/QS66 _ 8 _
    W. Kraft et al 13-9
    daß danach Dotierungsmaterial des anderen Leitungstyps mir einer zweiten kleineren Konzentration als die erste Konzentration aufgebracht wird
    und daß schließlich die Basisdiffusionen des Teils der
    ο
    I L-Schaltung (A) gleichzeitig mit der des bipolaren Analogschaltungsteils (B) der Emitterdiffusion durchgeführt wird.
  2. 2. Planardiffusionsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Aufbringen des Botierungsmaterials des anderen Leitungstyps mit einer zweiten Konzentration r^ls die erste Konzentration eine Vordiffusion dßrchgeführt wird.
    3. Planardiffusionsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration durch Ionenimplantation aufgebracht wird.
    4.. Planardiffusionsverfahren nach eimern der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Dotierungsmaterial des anderen Leitungstyps mit einer solchen ersten Konzentration aufgebracht wird, daß nach einer Vordiffusion ein Flächenwiderstand von 40 bis 60Ü/D erhalten wird.
    5. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach einer Vordiffusion ein Flächenwiderstand von 65 bis 110-Q./Q erhalten wird..
    6. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Diffusionen in eine Epitaxschicht (6) mit einer Dicke und Störstelleakonzentration entsprechend der geforderten Spannungsfestigkeit der Transistoren des bipolaren Analogschaltungsteils (b) eingebracht werden.
    8098 20/0 56 8
    W. Kraft et al 13-9
    7. Planardiffusionsverfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Diffusionen in eine Epitaxschicht (6) mit einer Dicke von mehr als 5/um eingebracht werden.
    8. Planardiffusionsverfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Diffusionen in eine Epitaxschicht mit einem spezifischen Widerstand von mehr als 1 Jl- cm eingebracht werden.
    9. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Unterschied der Basiskonzentrationen zwischen dem Analogschaltungsteil (B) und dem
    2
    Teil der I L-Schaltung (A) so gewählt wird, daß nach der
    Emitterdiffusion der Transistor des Teils der I L-Schaltung (A) ein U-^ zwischen 0,7 V und dem IL11-, -Wert des Transistors des Analogschaltungsteils (B) besitzt.
    609820/0 566
DE2453134A 1974-11-08 1974-11-08 Planardiffusionsverfahren Expired DE2453134C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2453134A DE2453134C3 (de) 1974-11-08 1974-11-08 Planardiffusionsverfahren
US05/625,339 US4043849A (en) 1974-11-08 1975-10-23 Planar diffusion method for an I2 L circuit including a bipolar analog circuit part
GB45110/75A GB1486099A (en) 1974-11-08 1975-10-31 Planar diffusion method for making integrated circuits
IT28989/75A IT1048824B (it) 1974-11-08 1975-11-05 Procedimento di diffusione planare
CH1441575A CH596668A5 (de) 1974-11-08 1975-11-07
FR7534066A FR2290758A1 (fr) 1974-11-08 1975-11-07 Methode de diffusion planaire pour circuit integre en logique a injection
JP50133636A JPS5910589B2 (ja) 1974-11-08 1975-11-08 モノリシック集積ｉ↑２ｌ回路のプレ−ナ拡散方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2453134A DE2453134C3 (de) 1974-11-08 1974-11-08 Planardiffusionsverfahren

Publications (3)

Publication Number Publication Date
DE2453134A1 true DE2453134A1 (de) 1976-05-13
DE2453134B2 DE2453134B2 (de) 1976-11-04
DE2453134C3 DE2453134C3 (de) 1983-02-10

Family

ID=5930397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2453134A Expired DE2453134C3 (de) 1974-11-08 1974-11-08 Planardiffusionsverfahren

Country Status (7)

Country Link
US (1) US4043849A (de)
JP (1) JPS5910589B2 (de)
CH (1) CH596668A5 (de)
DE (1) DE2453134C3 (de)
FR (1) FR2290758A1 (de)
GB (1) GB1486099A (de)
IT (1) IT1048824B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272307A (en) * 1979-03-12 1981-06-09 Sprague Electric Company Integrated circuit with I2 L and power transistors and method for making

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2532608C2 (de) * 1975-07-22 1982-09-02 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
JPS5338276A (en) * 1976-09-20 1978-04-08 Toshiba Corp Semiconductor device
DE2710878A1 (de) * 1977-03-12 1978-09-14 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE2711657C2 (de) * 1977-03-17 1983-08-25 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren mit mindestens zwei aufeinanderfolgenden Diffusionsprozessen
DE2715158A1 (de) * 1977-04-05 1978-10-19 Licentia Gmbh Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung
US4400689A (en) * 1977-04-07 1983-08-23 Analog Devices, Incorporated A-to-D Converter of the successive-approximation type
US4144098A (en) * 1977-04-28 1979-03-13 Hughes Aircraft Company P+ Buried layer for I2 L isolation by ion implantation
US4149906A (en) * 1977-04-29 1979-04-17 International Business Machines Corporation Process for fabrication of merged transistor logic (MTL) cells
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
JPS54113276A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Rpoduction of semiconductor device
DE2835330C3 (de) * 1978-08-11 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Integrierter bipolarer Halbleiterschaltkreis sowie Verfahren zu seiner Herstellung
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
DE2855768C3 (de) * 1978-12-22 1981-10-15 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schaltung
DE3020609C2 (de) * 1979-05-31 1985-11-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
JPS5739567A (en) * 1980-07-18 1982-03-04 Nec Corp Manufacture of semiconductor device
JPS63166793U (de) * 1987-04-17 1988-10-31
SE514707C2 (sv) * 1998-11-04 2001-04-02 Ericsson Telefon Ab L M Metod för halvledartillverkning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3066052A (en) * 1958-06-09 1962-11-27 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
DE1918054A1 (de) * 1968-04-10 1969-10-23 Comp Generale Electricite Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1948921A1 (de) * 1968-10-02 1970-04-09 Nat Semiconductor Corp Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
US3806382A (en) * 1972-04-06 1974-04-23 Ibm Vapor-solid impurity diffusion process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551221A (en) * 1967-11-29 1970-12-29 Nippon Electric Co Method of manufacturing a semiconductor integrated circuit
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
JPS5548704B2 (de) * 1973-06-01 1980-12-08
US3928081A (en) * 1973-10-26 1975-12-23 Signetics Corp Method for fabricating semiconductor devices using composite mask and ion implantation
US3898107A (en) * 1973-12-03 1975-08-05 Rca Corp Method of making a junction-isolated semiconductor integrated circuit device
US3933528A (en) * 1974-07-02 1976-01-20 Texas Instruments Incorporated Process for fabricating integrated circuits utilizing ion implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3066052A (en) * 1958-06-09 1962-11-27 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
DE1918054A1 (de) * 1968-04-10 1969-10-23 Comp Generale Electricite Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1948921A1 (de) * 1968-10-02 1970-04-09 Nat Semiconductor Corp Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
US3806382A (en) * 1972-04-06 1974-04-23 Ibm Vapor-solid impurity diffusion process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Valvo-Berichte", Band XVIII, Heft 1/2, April 1974, Seiten 215 bis 226 *
IBM Technical Disclosure Bulletin, Vol. 14, No. 5, Okt. 1971, Seiten 1612 und 1613 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272307A (en) * 1979-03-12 1981-06-09 Sprague Electric Company Integrated circuit with I2 L and power transistors and method for making

Also Published As

Publication number Publication date
DE2453134C3 (de) 1983-02-10
IT1048824B (it) 1980-12-20
US4043849A (en) 1977-08-23
JPS5910589B2 (ja) 1984-03-09
JPS5169987A (de) 1976-06-17
FR2290758B1 (de) 1981-09-04
CH596668A5 (de) 1978-03-15
GB1486099A (en) 1977-09-14
FR2290758A1 (fr) 1976-06-04
DE2453134B2 (de) 1976-11-04

Similar Documents

Publication Publication Date Title
DE2453134A1 (de) Planardiffusionsverfahren
DE2449688C3 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2636369A1 (de) Feldeffekttransistor mit isolierter steuerelektrode
EP0129045A1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2728845A1 (de) Verfahren zum herstellen eines hochfrequenztransistors
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
EP0028786B1 (de) Ionenimplantationsverfahren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2157633A1 (de) Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung
DE2500184A1 (de) Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE19623822A1 (de) Verfahren zur Verarbeitung einer Halbleitervorrichtung
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2048201B2 (de) Halbleiterbauelement
DE7523234U1 (de) Monolithisch integrierte Schaltung
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KRAFT, WOLFGANG, 7800 FREIBURG, DE BLOSSFELD, LOTHAR, DIPL.-ING., 7801 HOCHDORF, DE

C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee