DE3340583C2 - - Google Patents
Info
- Publication number
- DE3340583C2 DE3340583C2 DE3340583A DE3340583A DE3340583C2 DE 3340583 C2 DE3340583 C2 DE 3340583C2 DE 3340583 A DE3340583 A DE 3340583A DE 3340583 A DE3340583 A DE 3340583A DE 3340583 C2 DE3340583 C2 DE 3340583C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- amorphous silicon
- silicon layer
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer
elektrischen Isolierschicht aus Siliziumdioxid auf einer
Siliziumschicht.
Mehrschichtsysteme mit polykristallinen Siliziumstrukturen
(Polysilizium), in denen Polysiliziumschichten durch
Isolierschichten voneinander getrennt sind, werden in J.
Elektrochem. Soc.: Solid-State Science and Technology,
Band 126, Nr. 10, Okt. 1979, Seiten 1779 bis 1785 (Barnes
et al) sowie Band 127, Nr. 11, Nov. 1980, Seiten 2499 bis
2506 (Sunami et al) beschrieben. Dort werden bei Temperaturen
von 700 bis 900°C auszuführende Verfahren zum Differential-
Oxidieren von polykristallinen Siliziumschichten
diskutiert. Besonders untersucht wird die von der P-
Konzentration abhängige Oxidationsgeschwindigkeit des Po
lysiliziums. Die bei Barnes et al und Sunami et al untersuchten
Polysiliziumschichten werden durch chemisches
Niederdruckaufdampfen (LPCVD = Low pressure chemical
vapor deposition) bei 630°C bzw. 625°C gebildet (vgl.
Barnes et al, Seite 1779, rechte Spalte, Zeilen 3 bis 1
von unten; Sunami et al, Seite 2500, linke Spalte, letzter
Absatz, Zeilen 1/2.
Das isolierende Dielektrikum, nämlich das Siliziumdioxid,
wird in der Praxis entweder durch thermische Oxidation
der darunterliegenden Polysiliziumschicht oder durch chemisches
Aufdampfen auf die Polysiliziumschicht erzeugt.
Das thermisch aufgewachsene Siliziumdioxid wird bevorzugt,
weil es sich einfacher herstellen läßt und in größerer
Reinheit zu erhalten ist.
Aus J. Electrochem. Soc.: Solid-State Science and Technology,
Band 127, Nr. 3, März 1980, Seiten 705 bis 713
(Irene et al) ist es jedoch bekannt (siehe dort die Zu
sammenfassung, Satz 1), daß die isolierenden Eigenschaften
von thermisch auf einer Polysiliziumschicht aufgewachsenem
Siliziumdioxid schlechter sind als diejenigen
von auf einkristallinem Silizium thermisch aufgewachsenem
Siliziumdioxid. Die auf Polysilizium aufgewachsenen Oxide
besitzen eine niedrigere Isolierstärke (Durchschlagfestigkeit
gegenüber einem elektrischen Feld) und einen höheren
Leckstrom bei gegebenem elektrischen Feld. Diese
Erscheinungen werden auf die Oberflächenrauhigkeit der
Grenzschicht Polysilizium/Siliziumdioxid zurückgeführt.
Die Rauhigkeit selbst rührt von der Körnigkeit des Poly
siliziums und der sich daraus ergebenden Textur der Poly
siliziumoberfläche her. Die Oberflächenrauhigkeit hat
eine die Elektronen-Injektion in das Oxid verstärkende
Schwankung des örtlich elektrischen Feldes an die
Grenzfläche Silizium/Siliziumdioxid zur Folge.
Nach der nicht vorveröffentlichten US-PS 44 79 831 (vgl.
z. B. die Zusammenfassung) wird durch Niederschlagen von
Silizium aus einer Silizium enthaltenden Atmosphäre auf
ein Substrat mit einer Temperatur von weniger als 580°C
(siehe dort Spalte 2, Zeile 46) eine amorphe Silizium
schicht mit extrem glatter Oberfläche gebildet. Durch
Tempern bzw. Anlassen dieses amorphen Siliziumfilms bei
einer Temperatur zwischen 800 und 1000°C (siehe dort Anspruch
6) erfolgt die Umwandlung aus dem amorphen Zustand
in den polykristallinen Zustand. Die Korngröße im polykristallinen
Zustand beträgt durchschnittlich etwa
0,05 µm. Das überraschende Ergebnis dieses Verfahrens ist
es, daß die Oberfläche des Polysiliziums extrem glatt
bleibt, obwohl die Korngrößen in der ursprünglich im
amorphen Zustand niedergeschlagenen Polysiliziumschicht
beträchtlich größer sind als in einer von vornherein im
polykristallinen Zustand gebildeten Siliziumschicht.
Daß beim chemischen Abscheiden von Silizium ursprünglich
amorphe Siliziumschichten entstehen, ist auch aus Irene
et al (vgl. den Satz am Übergang von Seite 705/706) und
aus J. Electrochem. Soc.: Solid-State Science and Technology,
Band 125, Nr. 6, Juni 1978, Seiten 927 bis 932
(Kamins et al; siehe dort Seite 928, rechte Spalte, Abs. 4)
bekannt.
In der US-PS 43 58 326 wird ein Temperverfahren zum Vermindern
von Mikrorissen und Mikrolöchern bei der Bildung
von polykristallinen Strukturen aus ursprünglich amorphen
Siliziumschichten beschrieben. Dabei wird amorphes Silizium
auf thermisch gewachsenem oder chemisch abgeschiedenem
Siliziumoxid niedergeschlagen. Diese amorphe Silizum
schicht wird auf etwa 800°C erhitzt, so daß das
amorphe Silizium in Polysilizium übergeht (siehe dort Anspruch 1
und 2). Schließlich wird in der US-PS 39 00 345
ein Verfahren zum Abscheiden einer dünnen "poly
kristallinen, amorphen" Schicht auf einem Substrat
angegeben. Diese polykristalline amorphe Materialschicht
wird durch Tempern in einkristallines Material umgewandelt.
Der Erfindung liegt die Aufgabe zugrunde, ein durch Oxidieren
von Silizium gebildetes Siliziumdioxid mit hoher
elektrischer Durchschlagkraft und niedrigem Leckstrom zu
schaffen. Die erfindungsgemäße Lösung wird im Patentanspruch
1 beschrieben. Verbesserungen und weitere
Ausgestaltungen der Erfindung ergeben sich aus den Unter
ansprüchen.
Bei dem erfindungsgemäßen Verfahren zum Herstellen einer Isolierschicht aus
Siliziumdioxid wird zunächst eine amorphe Silizium
schicht bei einer Temperatur von weniger als etwa 580°C
auf ein Substrat abgeschieden und dann oxidiert. Durch
das Verfahren wird ein Halbleiterbauelement mit einer,
vorzugsweise zu musternden, polykristallinen Siliziumschicht
und darauf liegender Siliziumdioxid-Schicht geschaffen.
Das Oxidieren erfolgt in einer trockenen Sauerstoff-Atmosphäre
bei einer Temperatur zwischen 900 und 1100°C.
Eine nach dem Verfahren hergestellte
Siliziumdioxid-Schicht besitzt bei einer
angelegten Feldstärke von etwa 3×10⁶ V/cm eine Leckstromdichte
von weniger als etwa 10-6 A/cm².
Anhand der schematischen Darstellung in der beiliegenden
Zeichnung werden Einzelheiten der Erfindung erläutert. Es
zeigen:
Fig. 1 einen Schnitt durch ein Halb
leiterbauelement, mit einer Isolierschicht aus
Siliziumdioxid;
Fig. 2 ein Meßschema und eine Versuchsapparatur zum Messen
der Eigenschaften der Silizium
dioxid-Schicht; und
Fig. 3 und 4 graphisch tabellarische Darstellungen der Durch
bruchspannung von auf amorphem Silizium und
polykristallinem Silizium gebildetem Siliziumdioxid.
In Fig. 1 wird ein Teil eines Halbleiterbauelements 10
mit darauf befindlicher Gate-Struktur dargestellt, welche
typisch ist für ladungsgekoppelte Vorrichtungen. Zum Bau
element 10 gehört ein einkristalliner Siliziumkörper 12
mit einer Hauptfläche 14. Auf dieser befindet sich ein
durch thermisches Oxidieren des Siliziumskörpers 12 gebildetes
Gate-Oxid 16. Auf dem Gate-Oxid 16 liegt eine Gate-
Struktur, die aus mehreren Gruppen von jeweils drei verschiedenen
Gates 18, 20 und 22 in einer Mehr-Niveau-Struktur
besteht. Die einzelnen Gates 18, 20 und 22 werden
jedes gegenüber jedem durch ein Dielektrikum 24 aus
Siliziumdioxid elektrisch isoliert.
Früher bestanden die Gates 18, 20, 22 normalerweise aus
Polysilizium, welches von vornherein im polykristallinen
Zustand durch ein chemisches Niederdruckaufdampfen aus einer
Silizium und einen Dotierstoff, vorzugsweise Phosphor,
enthaltenden Atmosphäre bei einer Temperatur von 620°C
oder mehr, gebildet war. Die dielektrische Isolation zwischen
den Gates wurde durch Erhitzen der Polysilizium
schicht in einer trockenen Sauerstoff-Atmosphäre bei einer
Temperatur zwischen etwa 900 und 1100°C erzeugt. Es
konnte auch in Dampf bei einer Temperatur zwischen etwa 800
und 900°C oxidiert werden. Der oxidierenden Atmosphäre
wurden typisch etwa 3 Vol.-% gasförmigen Chlorwasserstoffs
(HCl) beigefügt.
Demgegenüber wird erfindungsgemäß zunächst amorphes Silizium
niedergeschlagen. Dazu wird typischerweise ein chemisches
Niederdruckaufdampfverfahren ausgehend von einer
Silizium in Form von in Stickstoff gelöstem Silan enthaltenden
Atmosphäre eingesetzt. Es kommen jedoch auch andere
Verfahren zum Niederschlagen des amorphen Siliziums in
Frage. Die Temperatur des Substrats wird auf weniger als
580°C, typisch zwischen etwa 550 und 575, vorzugsweise
auf etwa 560°C, eingestellt. Anschließend wird die amorphe
Siliziumschicht durch Tempern bei einer Temperatur
von mehr als etwa 600°C, vorzugsweise zwischen etwa 900
und 1000°C, in dem polykristallinen Zustand umgewandelt.
Als Unterlage zum Aufwachsen des amorphen Siliziums wird
vorzugsweise ein aus einem einkristallinen Siliziumkörper
bestehendes Substrat verwendet, auf dem eine Gate-Oxid
schicht liegt.
Die amorphe Siliziumschicht kann mit einem Leitfähigkeits
modifizierer, typisch Phosphor, dotiert werden, indem
der Silizium enthaltenden Atmosphäre beim Abscheiden eine
Phosphor-haltige Verbindung beigefügt wird. Es wird jedoch
bevorzugt, das amorphe Silizium erst in einem nach
dem Abscheiden folgenden Schritt zu dotieren, da die Oberfläche
der entstehenden dotierten Siliziumschicht dann
glatter wird, als wenn das Dotieren zugleich mit dem Abscheiden
der amorphen Siliziumschicht erfolgt.
Die bereits gebildete amorphe Siliziumschicht kann in
bekannter Weise durch Ionen-Implantation oder durch Diffusion
aus einer den Dotierstoff enthaltenden Atmosphäre
dotiert werden. Bei Diffusionsdotieren kann eine POCl₃
enthaltende Atmosphäre eingesetzt werden; die amorphe
Siliziumschicht ist dabei auf eine Temperatur zwischen
etwa 800 und 1100°C zu erhitzen. Bei Ionen-Implantation
wird der Dotierstoff durch den nachfolgenden Oxidations-
Schritt aktiviert.
Eine mit Phosphor dotierte amorphe Siliziumschicht kann
durch Tempern in einer etwa 0,5% Sauerstoff enthaltenden
Stickstoff-Atmosphäre bei einer Temperatur zwischen etwa
850 und 1000°C in polykristallines Silizium umgewandelt
werden. Durch den geringen Sauerstoffanteil wird eine
dünne Glasschicht auf der Oberfläche erzeugt, welche das
Austreten von Phosphor und das Entstehen eines Nitrids
auf der Oberfläche verhindert. Durch Diffusionsdotieren
der amorphen Siliziumschicht in der POCl₃-Atmosphäre wird
ebenfalls eine dünne Glasschicht auf der Oberfläche der
Schicht gebildet. In jedem Fall wird die Glasschicht normalerweise
zwischen 2 und 10 nm dick und stark mit Phosphor
dotiert. Dieses Glas ist kein zum Isolieren brauchbares
Dielektrikum und wird vor dem Bilden einer Silizium-
Isolierschicht durch Ätzen wieder abgetragen.
Wenn das Dotieren der
Schicht während des Abscheidens oder durch Ionen-Implantation
erfolgte, befindet sich die Siliziumschicht an diesem Punkt des Verfahrens
im amorphen Zustand. Wenn die Schicht jedoch im Anschluß an
das Niederschlagen durch Diffusion dotiert war, genügte
das Erhitzen während des Dotierens zum Umwandeln der
Schicht in den polykristallinen Zustand beim Einsetzen
des Dotierschritts. Auch der unten beschriebene Verfah
rensschritt zum thermischen Oxidieren genügt, die nieder
geschlagene Schicht aus dem amorphen in den polykristallinen
Zustand überzuführen.
Obwohl die amorphe Siliziumschicht unmittelbar zu Beginn
entweder des Dotierens oder Oxidierens in den polykristallinen
Zustand übergeführt wird, zeigt die darauf aufgebrachte
Siliziumdioxid-Schicht eine überraschend größere
dielektrische Durchschlagkraft sowie kleineren Leckstrom
als in Siliziumdioxid-Schichten, die auf ursprünglich
im polykristallinen Zustand gebildeten Polysilizium
schichten erzeugt wurden.
Vor dem Oxidieren wird die niedergeschlagene Silizium
schicht typisch in der gewünschten Konfiguration, z. B.
mit einer oder mehreren Elektroden, gemustert. Das Mustern
kann durch Entfernen eines Teils der Siliziumschicht
unter Verwendung normaler Lithographie- und Ätz
techniken erfolgen.
Die im amorphen oder polykristallinen Zustand befindliche
Siliziumschicht wird durch Erhitzen in einer - wie oben
angegeben - trockenen Sauerstoff enthaltenden
Atmosphäre oxidiert. Die Verwendung einer trockenen Sauerstoff-
Atmosphäre wird bevorzugt.
Die Siliziumdioxid-Schicht wird wenigstens etwa 10 nm
dick, typisch mehr als etwa 15 nm dick, insbesondere
dicker als etwa 25 nm, gemacht.
Das hergestellte Siliziumdioxid wurde in
einer in Fig. 2 schematisch dargestellten Versuchsapparatur
geprüft.
Zu einer für den Versuch vorgesehenen Probe gehören ein
Körper 40 aus einkristallinem Silizium mit einer Haupt
fläche 42 und darauf befindlichem Gate-Oxid 44, welches
mit 0,3 Mikrometern Dicke einen Teil der Hauptfläche 42
bedeckt. Auf dem Gate-Oxid 44 und einem Teil der Hauptfläche
42 des einkristallinen Siliziumkörpers 40 liegt
eine als Phosphor-dotierte Siliziumschicht erfindungsgemäß niedergeschlagene Gate-Elektrode 46. Der Einfachheit
halber war die Gate-Elektrode 46 bei dem Versuch nicht
gemustert. Auf der Gate-Elektrode 46 liegt eine erfindungs
gemäß hergestellte Siliziumdioxid-Schicht 48. Auf
der Siliziumdioxid-Schicht 48 liegen mehrere Testelektroden
50. Jedes Testelektrode 50 besteht aus einer Schicht
von 1 mm Durchmesser aus n-dotiertem polykristallinem
Silizium und einem Aluminiumkontakt der polykristallinen
Siliziumschicht. Die Test-Elektroden 50 bilden daher
Test-Kondensatoren auf der Probe.
Zu der Meßapparatur gehören eine Spannungsquelle 60, ein
strombegrenzender Reihenwiderstand 62 und eine Sonde 64,
die als elektrische Verbindung zu einer der Test-Elektroden
50 dient. Elektrischer Strom fließt von der Spannungsquelle
60 durch den strombegrenzenden Widerstand 62, die
Sonde 64, die Probe und ein Ampèremeter 66 zum Erdpotential.
Zum Messen des Spannungsabfalls an der Probe dient
ein parallel zur Probe geschaltetes Voltmeter 68.
Von der Spannungsquelle 60 kannn die Test-Elektrode 50
entweder mit positiver oder negativer Spannung beaufschlagt
werden. Die Durchbruchspannung und der Leckstrom
für jeden Test-Kondensator werden getrennt gemessen jeweils
sowohl für positive als auch negative Spannung an
der Test-Elektrode. Da der elektrische Stromfluß durch
einen Test-Kondensator in erster Linie von der Elektronen-
Injektion in das Siliziumdioxid aus dem Gate oder der
Test-Elektrode abhängt, liefert der Vergleich der Ergebnisse
der verschiedenen Spannungspolaritäten ein Maß für
die Qualität der Grenzschicht zwischen Gate-Elektrode und
darauf liegender Siliziumdioxid-Schicht.
Anhand der folgenden Versuchsbeispiele werden weitere Einzel
heiten der Erfindung beschrieben.
Es wurden drei Versuchs-Proben durch thermisches Oxidieren
in einer trockenen Sauerstoff-Atmosphäre hergestellt.
Jede Probe besaß - wie oben beschrieben - eine gemeinsame
Gate-Elektrode und mehrere Test-Elektroden. Probe I war
eine nach der chemischen Niederdruck-Aufdampftechnik aus
einer Silan-Atmosphäre auf ein Gate-Oxid bei einer Temperatur
von 560°C niedergeschlagene amorphe Silizium
schicht. Diese wurde anschließend durch Diffusion aus
einer POCl₃-Atmosphäre bei 950°C 15 Minuten lang durch
Diffusion mit Phosphor dotiert. Bei der letztgenannten
Behandlung wurde das Silizium zugleich in den polykristallinen
Zustand mit einem spezifischen Flächenwiderstand
von 16 Ohm/Quadrat übergeführt. Anschließend wurde die
Schicht in einer 3% HCl enthaltenden trockenen Sauerstoff
atmosphäre 1 Stunde lang auf 1000°C erhitzt. Hierbei
bildete sich eine 108 nm dicke Schicht aus Siliziumdioxid
auf der Siliziumschicht.
Auf der Siliziumdioxid-Schicht wurden aus einer Zusatzschicht mehrere Test-Elektroden
in folgenden Verfahrensschritten hergestellt:
- a) Niederschlagen einer Polysiliziumschicht mit etwa 700 nm Dicke auf dem Oxid;
- b) Dotieren des Polysiliziums durch Diffusion von Phosphor aus einer POCl₃-Quelle;
- c) Begrenzen von Polysilizium-Flecken unter Verwendung normaler Photolack- und chemischer Ätzverfahren;
- d) Beschichten der gesamten Oberfläche einschließlich beider Polysilizium-Flecken und des freiliegenden Si liziumdioxids mit Aluminium; und
- e) Begrenzen von Aluminium-Flecken auf den Polysilizium- Flecken mit kleinerem Durchmesser als letztere unter Verwendung normaler Photolack- und chemischer Ätz- Techniken.
Eine Probe II wurde im wesentlichen nach demselben Verfahren
wie die Probe I hergestellt, die amorphe Silizium
schicht wurde jedoch bei 560°C aus einer Silan und Phosphor
wasserstoff enthaltenden Atmosphäre niedergeschlagen,
so daß die Verfahrensschritte zum Herstellen und Dotieren
der amorphen Siliziumschicht kombiniert waren. Die
amorphe Siliziumschicht besaß hierbei einen spezifischen
Flächenwiderstand von 1 Ohm/Quadrat. Die darauf wie bei
Probe I gebildete Siliziumdioxid-Schicht erreichte eine
Dicke von 130 nm. Die Test-Elektroden wurden ebenso, wie
bei Probe I beschrieben, auf der Siliziumdioxid-Schicht
gebildet.
Als Vergleichsbeispiel wurde eine Probe III durch Niederschlagen
aus einer Silan enthaltenden Atmosphäre bei
620°C gebildet. Die entstandene Schicht wurde 15 Minuten
lang bei 950°C aus einer POCl₃-Atmosphäre dotiert, so
daß eine herkömmliche Polysiliziumschicht entstand. Auf
dieser wurde wie bei Probe I eine Siliziumdioxid-Schicht
von 95 nm Dicke und einem spezifischen Flächenwiderstand
von 18 Ohm/Quadrat erzeugt. Die Test-Elektroden wurden
ebenso wie bei Probe I hergestellt.
In den Fig. 3a, b und c werden graphisch-tabellarische
Darstellungen der Prozentanteile von Proben I, II und
III zusammengestellt, bei denen in einem vorgegebenen
Bereich von an die Test-Elektrode angelegten positiven (+)
und negativen (-) Spannungen zerstörende elektrische Durchbrüche
auftraten.
Aus den Figuren ergibt sich, daß das auf einer im amorphen
Zustand niedergeschlagenen Siliziumschicht gebildete
Siliziumdioxid unabhängig davon, ob bei Beginn der Oxidation
der amorphe oder polykristalline Zustand vorlag, im
Mittel Durchbruchsfelder besitzt, die um den Faktor 2
höher sind als diejenigen von Siliziumdioxid, welches auf
ursprünglich im polykristallinen Zustand gebildetem Silizium
erzeugt war.
Bei der Spannung in Sperrichtung tritt Elektronen-Injektion
aus der Test-Elektrode auf. Da die Rauhigkeit der
Grenzfläche zwischen Gate und Siliziumdioxid beim Aufwachsen
des Oxids teilweise verschwindet, wird die Grenzfläche
zwischen Test-Elektrode und Oxid glatter als die
Grenzfläche zwischen Gate- und Siliziumdioxid. In diesem
Fall ist der Unterschied zwischen den Proben mit ursprünglich
amorph niedergeschlagenen Schichten und ursprünglich
polykristallin niedergeschlagenen Schichten nicht groß;
es wird auch ein geringerer Anstieg der Durchbruchspannung
beobachtet.
Die Probe I besitzt für beide Prioritäten der angelegten
Spannung eine höhere mittlere Durchbruchspannung als die
Probe II. Aus diesem Grunde wird das aufeinanderfolgende
Herstellen und Dotieren der amorphen Siliziumschicht dem
gleichzeitigen Abscheiden und Dotieren der Schicht vorgezogen.
Das Ergebnis ist jedoch überraschend, da die Umwandlung
des amorphen Siliziums in den polykristallinen
Zustand bereits beim Einsetzen des Dotierschritts erfolgt.
Die Dotierstoff-Atome treten dann vorzugsweise an
den Korngrenzen in das Polysilizium ein und die nachfolgende
Oxidation tritt wegen des Überschusses an Dotierstoff
bevorzugt an diesen Grenzen auf. Hiernach sollte
erwartet werden, daß eine vermehrt gerauhte Siliziumober
fläche entsteht.
Es wurden drei Versuchs-Proben, jede mit gemeinsamer Gate-
Elektrode und mehreren Test-Elektroden, wie oben beschrieben,
durch thermisches Oxidieren eines Teils der Gate-
Elektrode in einer Dampfatmosphäre hergestellt. Probe
IV enthielt eine aus amorphem Silizium bestehende Gate-
Elektrode, die wie Probe I von Beispiel 1 gebildet und
dotiert war und einen spezifischen Flächenwiderstand von
etwa 19 Ohm/Quadrat besaß. Die in der Dampfatmosphäre
gebildete Siliziumdioxid-Schicht war 175 nm dick. Probe
V wurde im wesentlichen wie Probe IV hergestellt, die
amorphe Siliziumschicht wurde jedoch wie im Fall der Probe
II von Beispiel 1 im selben Verfahrensschritt niedergeschlagen
und dotiert. Der spezifische Flächenwiderstand
der Siliziumschicht betrug 10 Ohm/Quadrat. Das in der
Dampfatmosphäre gebildete Siliziumdioxid hatte eine Dicke
von 161 nm. Probe VI war eine Vergleichsprobe entsprechend
Probe III von Beispiel I; d. h. es wurde eine Silizium
schicht im ursprünglich polykristallinen Zustand bei
620°C und anschließendem Dotieren bei 950°C 15 Minuten
lang in einer POCl₃-Atmosphäre niedergeschlagen. Der spezifische
Flächenwiderstand dieser polykristallinen
Schicht betrug 15 Ohm/Quadrat. Das in der Dampfatmosphäre
bei 850°C gebildete Siliziumdioxid war 200 nm dick.
In den Fig. 4a, b und c werden graphisch-tabellarische
Darstellungen der Prozentanteile der Proben IV, V und
VI mit Durchbruchsfeldern in einem vorgegebenen an die
Test-Elektrode angelegten Bereich von positiven und negativen
Spannungen gezeigt. Für positive Test-Spannungen
an den Test-Elektroden wird ein kleiner - in der Größenordnung
von 25 bis 50% - Anstieg des Durchbruchsfelds
beobachtet. Für eine negative Test-Spannung an der Test-
Elektrode wird ein ähnlicher Anstieg im Durchbruchsfeld
beobachtet.
Ein Vergleich dieser Durchbruchsfelder mit denjenigen
der Proben I, II und III zeigt, daß das Durchbruchsfeld
für jede Probenart konsequent höher ist, wenn die thermische
Oxidation in einer trockenen Sauerstoff-Atmosphäre
und nicht in einer Dampfatmosphäre ausgeführt wird.
Die Leckstromdichten wurden an vier unterschiedlichen
Proben mit einem konstanten angelegten elektrischen Feld
von 3×10⁶ V/cm gemessen. Die Ergebnisse werden in der
nachstehenden Tabelle zusammengestellt.
Probe A wurde durch Niederschlagen im amorphen Zustand,
Dotieren und Oxidieren in trockenem Sauerstoff wie im
Fall von Probe I hergestellt. Die Oxid-Dicke betrug 160 nm.
Probe B wurde durch Niederschlagen im polykristallinen
Zustand, Dotieren und Oxidieren in trockenem Sauerstoff
wie im Fall von Probe III gebildet. Die Oxid-Dicke
betrug 130 nm. Probe C wurde durch Niederschlagen im amorphen
Zustand, Dotieren und Oxidieren im Dampf wie im Fall
von Beispiel IV gebildet. Die Oxid-Dicke betrug 116 nm.
Probe D wurde im polykristallinen Zustand niedergeschlagen,
dotiert und in Dampf oxidiert wie im Fall von Probe
VI. Die Oxid-Dicke betrugt 80 nm.
Aus der Tabelle ergibt sich, daß erfindungsgemäß hergestellte
Siliziumdioxid-Schichten, d. h. Isolierschichten,
die durch Oxidation in trockenem Sauerstoff von im ur
sprünglich amorphen Zustand niedergeschlagenem Silizium
erzeugt waren, Leckströme aufweisen, die mehr als drei
Größenordnungen kleiner sind als diejenigen von nach bekannten
Verfahren hergestellten Siliziumdioxid-Schichten.
Claims (12)
1. Verfahren zum Herstellen einer Isolierschicht aus Si
liziumdioxid auf einer Siliziumschicht, bei dem bei
einer Temperatur unter etwa 580°C eine amorphe Sili
ziumschicht auf einem Substrat abgeschieden wird und
dann ein Teil der abgeschiedenen Siliziumschicht (18,
20, 22, 46) zum Bilden der Isolierschicht (24, 48)
durch Erhitzen der Siliziumschicht auf eine Temperatur
zwischen 900 und 1100°C in trockener Sauerstoff
atmosphäre oxidiert wird.
2. Verfahren nach Anspruch 1, bei dem
die amorphe Siliziumschicht (18, 20, 22, 46) nach
dem Abscheiden und vor dem Oxidieren dotiert wird.
3. Verfahren nach Anspruch 1, bei dem
in einem Verfahrensschritt kombiniert das Abscheiden einer dotierten
amorphen Siliziumschicht (18, 20, 22, 46) erfolgt.
4. Verfahren nach Anspruch 2 oder 3, bei dem
als Dotierstoff Phosphor verwendet wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1
bis 4, bei dem die amorphe Siliziumschicht
(18, 20, 22, 46) bei einer Temperatur
zwischen 550 und 575°C abgeschieden wird.
6. Verfahren nach Anspruch 5, bei dem
die amorphe Siliziumschicht (18, 20, 22, 46) bei
etwa 560°C abgeschieden wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1
bis 6, bei dem die amorphe Siliziumschicht
(18, 20, 22, 46) bei einer Temperatur
zwischen 950 und 1050°C oxidiert wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1
bis 7 zum Herstellen eines Halbleiterbauelements mit
einer polykristallinen Siliziumschicht und darauf
liegender Siliziumdioxidschicht, bei dem
auf die Siliziumdioxidschicht (48) eine Zusatzschicht
(50) jeweils passenden Materials für Elektroden aufgebracht
wird, wobei die zwischen der Siliziumschicht
und der Zusatzschicht eingeschlossene Siliziumdioxid
schicht dünner als 20 nm (Nanometer) gemacht wird.
9. Verfahren nach einem oder mehreren der Ansprüche 1
bis 8, bei dem die amorphe Siliziumdioxidschicht
(18, 20, 22, 46) durch Tempern bei einer
Temperatur von mehr als etwa 600°C, vorzugsweise zwischen
etwa 900 und 1000°C, in den polykristallinen
Zustand umgewandelt wird.
10. Verfahren nach einem oder mehreren der Ansprüche 1
bis 9, bei dem als Unterlage zum
Aufwachsen des amorphen Siliziums (18, 20, 22, 46)
ein aus einem einkristallinen Siliziumkörper (12) bestehendes
Substrat mit darauf liegender Gate-Oxidschicht
(16) verwendet wird.
11. Verfahren nach einem oder mehreren der Ansprüche 1
bis 10, bei dem eine mit Phosphor
dotierte, amorphe Siliziumschicht (18, 20, 22, 46)
durch Tempern in einer etwa 0,5% Sauerstoff enthaltenden
Stickstoff-Atmosphäre bei einer Temperatur
zwischen etwa 850 und 1000°C in polykristallines Silizium
umgewandelt wird.
12. Verfahren nach einem oder mehreren der Ansprüche 1
bis 11, bei dem eine beim Diffusionsdotieren
der amorphen Siliziumschicht (18, 20,
22, 46) in einer POCl₃-Atmosphäre gebildete dünne
Glasschicht auf der Oberfläche des Siliziums vor dem
Bilden einer Silizium-Isolierschicht durch Ätzen abgetragen
wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44137282A | 1982-11-12 | 1982-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3340583A1 DE3340583A1 (de) | 1984-05-17 |
| DE3340583C2 true DE3340583C2 (de) | 1993-04-29 |
Family
ID=23752622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833340583 Granted DE3340583A1 (de) | 1982-11-12 | 1983-11-10 | Verfahren zum herstellen einer isolierschicht und halbleiterbauelement |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH06101466B2 (de) |
| DE (1) | DE3340583A1 (de) |
| FR (1) | FR2536208B1 (de) |
| GB (1) | GB2131407B (de) |
| IT (1) | IT1171798B (de) |
| SE (1) | SE500975C2 (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| US4874716A (en) * | 1986-04-01 | 1989-10-17 | Texas Instrument Incorporated | Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface |
| EP0281233A1 (de) * | 1987-01-30 | 1988-09-07 | AT&T Corp. | Bildung einer isolierenden Schicht auf abgeschiedenem Silizium |
| US5851871A (en) * | 1987-12-23 | 1998-12-22 | Sgs-Thomson Microelectronics, S.R.L. | Process for manufacturing integrated capacitors in MOS technology |
| EP0598410B1 (de) * | 1989-02-14 | 2001-05-23 | Seiko Epson Corporation | Verfahren zum Herstellen einer Halbleitervorrichtung |
| EP0545585A3 (en) * | 1991-12-03 | 1996-11-06 | American Telephone & Telegraph | Integrated circuit fabrication comprising a locos process |
| US5665620A (en) * | 1994-08-01 | 1997-09-09 | Motorola, Inc. | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| US5712177A (en) * | 1994-08-01 | 1998-01-27 | Motorola, Inc. | Method for forming a reverse dielectric stack |
| US6635110B1 (en) * | 1999-06-25 | 2003-10-21 | Massachusetts Institute Of Technology | Cyclic thermal anneal for dislocation reduction |
| CN112992672B (zh) * | 2019-12-16 | 2022-10-14 | 山东有研半导体材料有限公司 | 一种硅基二氧化硅背封薄膜的制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| JPS5910060B2 (ja) * | 1976-03-01 | 1984-03-06 | 株式会社日立製作所 | 半導体装置の製造方法 |
| IT1089298B (it) * | 1977-01-17 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| US4166919A (en) * | 1978-09-25 | 1979-09-04 | Rca Corporation | Amorphous silicon solar cell allowing infrared transmission |
| JPS55115341A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS5676537A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4479831A (en) * | 1980-09-15 | 1984-10-30 | Burroughs Corporation | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
-
1983
- 1983-11-03 GB GB08329380A patent/GB2131407B/en not_active Expired
- 1983-11-04 SE SE8306071A patent/SE500975C2/sv unknown
- 1983-11-10 DE DE19833340583 patent/DE3340583A1/de active Granted
- 1983-11-10 FR FR8317930A patent/FR2536208B1/fr not_active Expired
- 1983-11-11 IT IT23691/83A patent/IT1171798B/it active
- 1983-11-11 JP JP58213177A patent/JPH06101466B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3340583A1 (de) | 1984-05-17 |
| SE8306071L (sv) | 1984-05-13 |
| FR2536208B1 (fr) | 1987-03-20 |
| JPH06101466B2 (ja) | 1994-12-12 |
| IT1171798B (it) | 1987-06-10 |
| SE8306071D0 (sv) | 1983-11-04 |
| IT8323691A0 (it) | 1983-11-11 |
| JPS59103347A (ja) | 1984-06-14 |
| GB8329380D0 (en) | 1983-12-07 |
| GB2131407A (en) | 1984-06-20 |
| GB2131407B (en) | 1987-02-04 |
| FR2536208A1 (fr) | 1984-05-18 |
| SE500975C2 (sv) | 1994-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69122796T2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kondensator, wobei polykristallines Silizium mit mikrorauher Oberfläche verwendet wird | |
| DE3311635C2 (de) | ||
| DE2809233C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE4019219C2 (de) | ||
| DE2655341C2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung | |
| EP1410442A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
| DE69421014T2 (de) | Widerstandsbestimmungsmethode von N-Typ-Siliziumepitaxieschichten | |
| EP0005165A1 (de) | Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen | |
| DE3340583C2 (de) | ||
| DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
| DE3788470T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate. | |
| DE68927925T2 (de) | Supraleitender Transistor | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE4313042C2 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
| DE19681430B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE3884679T2 (de) | Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen. | |
| DE2748222A1 (de) | Kondensatorspeicheranordnung | |
| DE2654979B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE3882882T2 (de) | Verfahren zur Herstellung einer Siliziumstruktur auf einem Isolator. | |
| DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
| DE69025784T2 (de) | Nichtflüchtige Speicher-Halbleiteranordnung | |
| EP0831520B1 (de) | Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC) | |
| DE2916732A1 (de) | Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung | |
| DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |