FR2536208A1 - Procede de formation de bioxyde de silicium et dispositif a semi-conducteurs avec une couche de bioxyde de silicium - Google Patents
Procede de formation de bioxyde de silicium et dispositif a semi-conducteurs avec une couche de bioxyde de silicium Download PDFInfo
- Publication number
- FR2536208A1 FR2536208A1 FR8317930A FR8317930A FR2536208A1 FR 2536208 A1 FR2536208 A1 FR 2536208A1 FR 8317930 A FR8317930 A FR 8317930A FR 8317930 A FR8317930 A FR 8317930A FR 2536208 A1 FR2536208 A1 FR 2536208A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- silicon dioxide
- silicon layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 32
- 239000010703 silicon Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 239000012298 atmosphere Substances 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 75
- 235000012239 silicon dioxide Nutrition 0.000 claims description 37
- 239000000377 silicon dioxide Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 6
- 239000003607 modifier Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000000523 sample Substances 0.000 description 34
- 238000012360 testing method Methods 0.000 description 30
- 229920005591 polysilicon Polymers 0.000 description 26
- 230000008021 deposition Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 241000282320 Panthera leo Species 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 206010034962 Photopsia Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005269 aluminizing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910000065 phosphene Inorganic materials 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE FABRICATION D'UNE COUCHE DIELECTRIQUE ISOLANTE DE BIOXYDE DE SILICIUM SUR UNE COUCHE DE SILICIUM COMPRENANT L'ETAPE DE DEPOSER UNE COUCHE DE SILICIUM AMORPHE SUR UN SUBSTRAT A UNE TEMPERATURE PLUS FAIBLE QU'ENVIRON 580 C. SELON L'INVENTION, LA COUCHE DE SILICIUM 46 EST CHAUFFEE ENTRE 900 ET 1100 C DANS UNE ATMOSPHERE D'OXYGENE SEC POUR OXYDER UNE PARTIE DE LA COUCHE ET FORMER UNE COUCHE DIELECTRIQUE ISOLANTE. L'INVENTION S'APPLIQUE NOTAMMENT AUX SEMI-CONDUCTEURS.
Description
La présente invention se rapporte à un procédé de formation, sur du
silicium déposé, de bioxyde de silicium ayant une forte rigidité diélectrique et un
faible courant de fuite.
Des structures en silicium polycristallin (polysilicium) à plusieurs niveaux, consistant en couches de polysilicium séparées par des diélectriques isolants, sont intensivement utilisées dans des dispositifs en silicium comme des dispositifs à côuplage de charge et des structures de circuits intégrés comme des condensateurs,
des mémoires mortes programmables et effaçables électri-
quement et des dispositifs CMOS (métal oxyde semi-
conducteur complémentaire) Typiquement, les couches de polysilicium, qui peuvent être dopées de phosphore afin d'abaisser leur résistivité, sont formées par dép 8 t de vapeur chimique à basse pression (LPCVD) à une température du substrat d'environ 6200 C O Le diélectrique isolant est
typiquement du bioxyde de silicium formé soit par oxyda-
tion thermique de la couche sous-jacente de polysilicium
ou par dépôt de vapeur chimique sur la couche de poly-
silicium Le bioxyde de silicium tiré thermiquement est préféré pour la simplicité du traitement et pour la
pureté de l'oxyde que l'on obtient.
Cependant, on sait bien que les propriétés isolantes du bioxyde de silicium tiré thermiquement sur une couche de polysilicium sous-jacente sont inférieures à celles du bioxyde de silicium thermiquement tiré sur un silicium monocristallin Enparticulier, de tels oxydes ont une plus faible rigidité diélectrique (le champ électrique auquel se produit une rupture destructive) et présentent un courant accentué de fuite pour un champ électrique appliqué donné Ces effets ont été attribués
à la rugosité de surface de l'interface polysilicium-
bioxyde de silicium provenant de l'état des grains du polysilicium et de la texture résultante de la surface de polysilicium La rugosité de surface produit une variation du champ électrique local à l'interface silicium-bioxyde de silicium qui favorise l'injection des électrons dans l'oxyde. Le silicium, déposé à partir d'une atmosphère contenant du silicium sur un substrat à une température inférieure à 5800 C, forme une couche de silicium amorphe ayant une surface extrêmement lisse Un recuit de cette pellicule à une température entre environ 900 et 10000 C convertit le silicium amorphe de l'état amorphe à un état polycristallin ayant une dimension moyenne du grain d'environ 0,08/P Le résultat surprenant de ce processus réside dans le fait que la surface du polysilicium reste extrêmement lisse malgré le fait que la dimension du grain dans la couche de polysilicium initialement déposée à l'état amorphe est considérablement plus grande que celle
de la couche déposée à l'état polycristallin.
La présente invention concerne un procédé de fabrication d'une couche de bioxyde de silicium comprenant les étapes de déposer une couche de silicium amorphe sur un substrat à une température plus faible qu'environ 5801 C
et d'oxyder la couche.
L'invention comprend également des dispositifs à semi-conducteurs ayant une couche de bioxyde de silicium sur une couche de polysilicium o la couche de bioxyde de silicium est formée par oxydation thermique de silicium amorphe déposé à une température plus faible que 5800 C. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 est une vue en coupe transversale d'un dispositif à semi-conducteurs o est incorporée la présente invention; la figure 2 est une illustration schématique du dispositif d'essai utilisé pour mesurer les propriétés 3. de la couche de bioxyde de-silicium selon l'invention; et les figures 3 et 4 sont des histogrammes montrant la tension de rupture du bioxyde de silicium formé sur des couches de silicium amorphe et de poly- silicium, le champ électrique étant donné sur l'axe des
abscisses et le pourcentage d'essaissur l'axe des ordonnées.
La figure 1 montre une partie 10 d'un dispositif à semi-conducteurs ayant une structure de porte qui est typique de celle trouvée dans un dispositif à couplage de charge La partie 10 comprend un corps 12 en silicium monocristallin ayant une surface majeure 14 e Un oxyde de porte 16, typiquement formé par oxydation thermique du corps en silicium 12, recouvre la surface 14 Une structure de porte comprenant un certain nombre de chacune des trois
portes différentes 18, 20 et 22 en une structure multi-
niveau avec chaque porte isolée des autres par un di-
électrique 24, typiquement du bioxyde de silicium, recouvre
l'oxyde de porte 16.
Dans l'art antérieur, les portes 18, 20 et 22 sont typiquement composées de polysilicium déposé à l'état polycristallin par LPCVD à partir d'une atmosphère contenant du silicium et un dopant, de préférence du phosphore, à une température de 6200 C ou plus L'isolement diélectrique entre les portes est formé en chauffant la couche de polysilicium dans une atmosphère d'oxygène sec à une température comprise entre environ 900 et 11000 C ou dans de la vapeur à une température comprise entre environ 800 et 9000 C Typiquement, l'atmosphère contient
également environ 3 % en volume de H Cl gazeux.
Le procédé selon la présente invention consiste à déposer du silicium amorphe, typiquement par LPCVD, à partir d'une atmosphère contenant du silicium sous forme de silane dilué avec de l'azote, bien que d'autres méthodes de dépôt ne soient pas exclues, o la température du substrat est plus faible que 5800 C, typiquement entre environ 550 et 5750 C et est de préférence de l'ordre de 5600 C Subséquemment, la couche de silicium amorphe est convertie à un état polycristallin par recuit à une température supérieure à environ 6001 C et de préférence comprise entre environ 900 et 1000 C Le substrat sur lequel est déposé le silicium amorphe est typiquement uh corps en silicium monocristallin ayant une couche d'oxyde
de porte.
La couche de silicium amorphe peut être dopée d'un modificateur de conductivité, typiquement du phosphore,
par addition d'un composé contenant du phosphore à l'atmos-
phère pendant le processus de dépôt On a cependant trouvé qu'il était préférable de doper le silicium amorphe dans une étape subséquente parce que la surface de la couche -de silicium dopé résultante est plus lisse que si le dopage est fait simultanément avec le dépôt de la couche
de silicium amorphe.
La couche de silicium amorphe peut être dopée dans une étape subséquente en utilisant une implantation ou une diffusion d'ions à partir d'une atmosphère contenant le dopant en utilisant des techniques bien connues Pour le dopage par diffusion, une atmosphère contenant POC 13 peut être utilisée avec la couche de silicium amorphe chauffée à une température comprise entre environ 800 et 11000 C Avec l'implantation d'ions,-l'étape subséquente
d'oxydation active le dopant.
Une couche de silicium amorphe dopé de phosphore peut être convertie en polysilicium par recuit dans une atmosphère d'azote contenant environ 0,5 % d'oxygène à une température entre environ 850 et 10000 C La faible concentration d'oxygène forme une couche mince de verre sur la surface et empêche l'échappement du phosphore et la formation d'un nitrure à la surface Un dopage par
diffusion de la couche de silicium amorphe dans l'atmos-
phère de POC 13 a également pour résultat la formation
d'une couche mince de verre sur la surface de la couche.
Dans chaque cas, le verre a typiquement entre 2 et 10 nm d'épaisseur et il est fortement dopé de phosphore Ce verre n'est pas un diélectrique isolant utile et il est retiré par des techniques d'attaque avant la formation
d'un diélectrique isolant en bioxyde de silicium.
A ce point du processus, la couche de silicium est à l'état amorphe si le dopage de la couche a été effectué pendant le processus de dépôt ou par implantation d'ions Si la couche est dopée subséquemment au dépôt par diffusion, le chauffage de la couche pendant le processus de dopage est suffisant pour convertir la couche à un
état polycristallin à l'arrivée de l'étape de dopage.
L'étape d'oxydation thermique décrite ci-après est égale-
ment suffisante pour convertir la couche déposée de l'état
amorphe à l'état polycristallin.
On a trouvé que, malgré le fait que la couche de silicium amorphe subissait une transition à l'état polycristallin tout à fait au début de l'étape de dopage ou d'oxydation, une couche de bioxyde de silicium qui est disposée
par dessus présente une rigidité diélectrique considérable-
ment plus importante et un courant de fuite réduit que ce que l'on trouve pour des couches disposées sur du
polysilicium qui est initialement déposé à l'état poly-
cristallin. Avant l'étape d'oxydation, la couche de silicium déposée reçoit typiquement un motif selon une configuration
souhaitée, comme une ou plusieurs électrodes, par enlève-
ment d'une partie de la couche de silicium en utilisant
des processus standards lithographiques et d'attaque.
La couche de silicium déposée, qu'elle soit à l'état amorphe ou polycristallin, est oxydée par chauffage dans une atmosphère contenant de l'oxygène sec ou en vapeur comme on l'a décrit ci-dessus Cependant, on
préfère l'utilisation d'une atmosphère d'oxygène sec.
La couche de bioxyde de silicium a au moins nm d'épaisseur, typiquement plus d'environ 15 nm d'épaisseur et de préférence plus d'environ 25 nm d'épaisseur. Le bioxyde de silicium formé selon le procédé de l'invention a été testé en utilisant l'appareil
d'essai illustré sur la figure 2.
Un échantillon d'essai comprend un corps 40 en silicium monocristallin ayant une surface 42 avec un oxyde de porte 44 qui a 0,3 yk d'épaisseur recouvrant une partie de la surface 42 Une électrode de porte 46, consistant en une couche de silicium dopé au phosphore déposée selon le procédé de la présente invention, recouvre l'oxyde de porte 44 et une partie de la surface 42 du corps 40 Pour la facilité, aucun motif n'a été formé sur l'électrode de porte 46 Une couche 48 en bioxyde de silicium, fabriquéeselon le procédé de l'invention, recouvre l'électrode de porte 46 Un certain nombre d'électrodes d'essai 50, chacune comprenant une couche de 1 millimètre de diamètre d'un silicium polycristallin du type N et un contact d'aluminium vers la couche en silicium polycristallin, recouvrent la couche de bioxyde de silicium 48, formant ainsi un certain nombre de
condensateurs d'essai sur l'échantillon d'essai.
L'appareil de mesure comprend une source de tension 60, une résistance en série 62 de limitation de courant et une sonde 64 pour former une connexion
électrique vers l'une des diverses électrodes d'essai 50.
Le courant électrique s'écoule de la source de tension 60 à travers la résistance de limitation de courant 62, la sonde 64, l'échantillon d'essai et un ampèremètre 66, jusqu'au potentiel de la masse Un voltmètre 68 est connecté à l'échantillon d'essai pour mesurer la chute
de tension à travers lui.
La source de tension 60 peut appliquer une
tension positive ou négative à l'électrode d'essai 50.
La tension de rupture et le courant de fuite pour chaque condensateur d'essai sont séparément mesurés avec une tension positive et une tension négative sur une électrode d'essai Comme l'écoulement de courant électrique à travers un condensateur d'essai et principalement da à l'injection des électrons dans le bioxyde de silicium, en provenance de l'électrode de porte ou d'essai, la comparaison des résultats pour les polarités de tension différentes donne une mesure de la qualité de l'interface entre l'électrode
de porte et la couche de bioxyde de silicium par-dessus.
Les exemples qui suivent illustrent l'invention
et ne doivent pas en limiter le cadre.
EXEMPLE 1
Trois échantillons d'essai, chacun ayant une électrode de porte commune et un certain nombre d'électrodes d'essai, comme on l'a décrit ci-dessus, ont été préparés
par oxydation thermique dans une atmosphère d'oxygène sec.
L'échantillon I était une couche de silicium amorphe déposée par LPCVD dans une atmosphère de silane sur un oxyde de porte à une température de 5601 C La couche de silicium amorphe a alors été dopée de phosphore par diffusion d'une atmosphère de PO C 13 à 9500 C pendant minutes Ce traitement a également converti la couche de silicium à-l'état polycristallin ayant une résistivité, de feuille de 160 ohms/carré Cette couche a alors été chauffée à 10000 C dans une atmosphère d'oxygène sec plus 3 % de H Cl pendant 1 heure afin de former ainsi une couche de 108 nm d'épaisseur en bioxyde de silicium à la surface
de la couche de silicium.
Un certain nombre d'électrodes d'essai ont été formées sur la couche d'oxyde de silicium par les étapes qui suivent: (a) dépôt d'une couche de polysilicium d'environ 700 nm d'épaisseur sur l'oxyde; (b) dopage du polysilicium par diffusion du phosphore à partir d'une source de POCî 3 (c) définition de points de polysilicium en utilisant un vernis photosensible standard et des techniques d'attaque chimique; (d) aluminisation de toute la surface comprenant à la fois les points de polysilicium et le bioxyde de silicium exposé; et (e) définition de points d'aluminium sur les points de polysilicium ayant un plus petit diamètre que les points de polysilicium en utilisant des techniques standards de vernis photosensible et
d'attaque chimique.
L'échantillon II a été formé en utilisant les mêmes techniques que pour l'échantillon I à l'exception que la couche de silicium amorphe a été déposée à 5600 C en provenance d'une atmosphère contenant du silane et de la phosphène, afin de combiner ainsi les étapes de dépôt et de dopage La couche de silicium amorphe avait une résistivité de feuille de 10 ohms/carré La couche de bioxyde de silicium, formée comme pour l'échantillon I 7 avait 130 nm d'épaisseur Les électrodes d'essai ont été formées sur la couche de bioxyde de silicium comme on l'a
précédemment décrit.
L'échantillon III est un échantillon de comparai-
son formé par dépôt, à partir d'une atmosphère contenant du silane à 6200 C, avec ensuite dopage à partir d'une atmosphère de POC O 13 à 950 WC pendant 15 minutes pour former ainsi une couche conventionnelle de polysilicium La couche de bioxyde de silicium, formée comme pour l'échantillon I, sur la couche de polysilicium avait 95 nm d'épaisseur et avait une résistivité de 180 ohms/carré Les électrodes d'essai ont également été formées comme on l'a décrit ci-dessus pour l'échantillon I.
Les figures 3 (a), (b) et (c) sont des histo-
grammes des pourcentages des dispositifs des échantillons d'essai I, II et III respectivement ayant des champs de rupture destructive dans une plage donnée pour des tensions
positives et négatives appliquées à l'électrode d'essai.
Sur les figuresil est clair que le bioxyde de silicium formé à partir d'une couche de silicium déposée
à l'état amorphe, qu'elle soit à l'état amorphe ou poly-
cristallin au début de l'oxydation, a, en moyenne, un champ de rupture qui est supérieur d'environ un facteur de deux par rapport au bioxyde de silicium formé sur du
silicium déposé à l'état polycristallin.
Pour la polarité de tension inverse, une injection d'électrons se produit à partir de l'électrode d'essai Comme la rugosité de l'interface portebioxyde de silicium est partiellement supprimée pendant la croissance de l'oxyde, l'interface entre l'électrode d'essai et l'oxyde sera plus lisse qu'à l'interface porte-bioxyde de silicium Dans ce cas, la différence entre les couches déposées à l'état amorphe et celles déposées à l'état polycristallin n'est pas aussi importante et on observe une petite augmentation de la tension de rupture. L'échantillon I a une plus forte tension de
rupture moyenne que l'échantillon II pour les deux polari-
tés de tension Ce résultat indique qu'un dopage séquentiel de la couche de silicium amorphe est préféré à un dépôt et un dopage simultanés de la couche de silicium Ce résultat est surprenant par le fait que la conversion du silicium amorphe en polysilicium se produit à l'arrivée de l'étape de dopage Les atomes dopants entrent alors préférentiellement dans le polysilicium aux limites des
grains, et l'oxydation subséquente se produit préféren-
tiellement à de telles limites du fait du dopant en excès.
Cela doit rendre encore plus rugueuse la surface de silicium.
EXEMPLE 2
Trois échantillons d'essai, chacun ayant une
électrode de porte commune et un certains nombre d'élec-
trodes d'essai comme on l'a décrit ci-dessus, ont été
préparés par oxydation thermique d'une partie de l'élec-
trode de porte dans une atmosphère de vapeur L'échantillon IV, comprenant une électrode de porte en silicium amorphe déposée et dopée comme dans le cas dé l'échantillon I de l'exemple 1, avait une résistivité d'environ 19 ohms/carré La couche en bioxyde de silicium formée dans l'atmosphère de vapeur avait 175 nm d'épaisseur L'échantillon V a été
formé en utilisant les mêmes techniques que l'échantil-
lon IV à l'exception que la couche de silicium amorphe a été déposée et dopée dans la même étape, comme cela était le cas pour l'échantillon II de l'exemple 1 La résistivité de feuille de la couche de silicium était de 10 ohms/carré Le bioxyde de silicium formé dans l'atmosphère de vapeur avait une épaisseur de 161 nm.
L'échantillon VI est un échantillon de comparaison corres-
pondant à l'échantillon III de l'exemple 1, formé par dépôt d'une couche de silicium à l'état polycristallin à 620 WC avec dopage subséquent à 950 C pendant 15 minutes dans une atmosphère de PO C 13 La résistivité de feuille
de la couche polycristalline était de 150 ohms/carré.
La couche de silicium formé dans l'atmosphère de vapeur
à 8500 C avait 200 nm d'épaisseur.
Les figures 4 (a), (b) et (c) sont des histo-
grammes du pourcentage des dispositifs pour les échantil-
lons d'essai IV, V et VI, respectivement, ayant des champs
de rupture dans une plage donnée pour des tensions -
positives-et négatives appliquées à l'électrode d'essai.
Pour des tensions positives d'essai sur les électrodes d'essai, on observe une petite augmentation du champ de rupture, de l'ordre de 25 à 50 %O Pour une tension d'essai
négative sur l'électrode d'essai, on observe une augmenta-
tion semblable du champ de rupture.
Une comparaison de ces champs de rupture avec ceux pour les échantillons I, II et III montre que, pour chaque type d'échantillon, le champ de rupture est considérablement plus important si l'oxydation thermique est effectuée dans une atmosphère d'oxygène sec en
opposition à une atmosphère de vapeur'.
EXEMPLE 3
Des densités de courant de fuite ont été mesurées à un champ électrique constant appliqué de
3 mégavolts par centimètre sur quatre échantillons diffé-
rents Les résultats sont indiqués au tableau.
L'échantillon A a été formé par dépôt à l'état amorphe, dopé et oxydé dans l'oxygène sec comme dans le
cas de l'échantillon I L'épaisseur d'oxyde était de 160 nm.
L'échantillon B a été formé par dépôt en phase polycristalline, en dopant et en oxydant dans
l'oxygène sec comme dans le cas de l'échantillon III.
La couche d'oxyde avait 130 nm d'épaisseur.
L'échantillon C a été formé par dépôt en phase amorphe, en dopant et en oxydant à la vapeur comme dans le cas de l'échantillon IV L'épaisseur de l'oxyde
était de 116 nm.
L'échantillon D a été formé par dépôt en phase polycristalline, dopage et oxydation dans la vapeur comme dans le cas de l'échantillon VI L'épaisseur de
l'oxyde était de 80 nm.
TABLEAU
Polarité de Densité du Echantillon la porte courant de fuite A (+) 7,5 x 10-7 A/cm 2 B (+) 1,6 x 10-4 A/cm 2 C (+) 3,1 x 10-4 A/cm 2 D (+) 1,1 X 10 3 A/cm 2 Ainsi, les couches de bioxyde de silicium
formées selon le procédé de la présente invention, c'est-
-à-dire sur du silicium déposé en phase amorphe et oxydé dans l'oxygène sec, présentent des courants de fuite qui ont plus de trois ordres de grandeur deimoins que ceux présentés par des couches en bioxyde de silicium formées
par des techniques conventionnelles.
Claims (10)
1. Procédé de fabrication d'une couche diélectrique isolante de bioxyde de silicium sur une couche de silicium comprenant l'étape de déposer une couche de silicium amorphe sur un substrat à une tempéra- ture plus faible qu'environ 5600 C, caractérisé en ce que ladite couche de silicium est chauffée à une température entre 900 et 11000 C dans une atmosphèred'oxygène sec pour ooxyder une partie de ladite couche et former une
couche diélectrique isolante.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus l'étape de doper la couche
de silicium amorphe avant son oxydation.
3. Procédé selon la revendication 2, caractérisé en ce que les étapes de déposer et de doper la couche de
silicium amorphe sont combinées en une seule étape.
4. Procédé selon la revendication 2, caractérisé
en ce que le dopant est du phosphore.
5. Procédé selon la revendication 1, caractérisé en ce que l'étape de déposer la couche de silicium amorphe est effectuée à une température comprise entre environ 550 et 5750 C.
6. Procédé selon la revendication 5, caractérisé en ce que l'étape de déposer la couche de silicium amorphe est effectuée à une température d'environ 5601 C.
7. Procédé selon la revendication 1, caractérisé en ce que l'étape d'oxyder la couche de silicium amorphe est effectuée à une température entre 950 et 10500 C.
8. Dispositif à semi-conducteurs du type comprenant une couche de silicium polycristallin à motif avec par-dessus une couche de bioxyde de silicium, caractérisé en ce que la couche de bioxyde de silicium ( 46) est formée par oxydation thermique dans une atmosphère d'oxygène sec, d'une couche de silicium déposée à une température plus faible que 5800 C.
9. Dispositif selon la revendication 8, caractérisé en ce qu'il comprend de plus une couche supplémentaire d'un matériau approprié disposée sur ladite couche de bioxyde de silicium, ladite couche de bioxyde de silicium ayant une épaisseur plus faible
qu'environ 200 nm.
10. Dispositif selon la revendication 8, caractérisé en ce que la couche de silicium est déposée à une température entre environ 550 et 5750 C 11 Dispositif selon la revendication 8, caractérisé en ce que la couche de silicium est dopée avec un modificateur de conductivité avant oxydation thermique. 12. Dispositif à semi-conducteurs comprenant une couche de silicium polycristallin à motif, avec une couche de bioxyde de silicium par-dessus, caractérisé en ce que la couche de bioxyde de silicium a une densité de courant de fuite plus faible qu'environ 10-6 ampères par centimètre carré à un champ électrique appliqué
d'environ 3 mégavolts par centimètre.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44137282A | 1982-11-12 | 1982-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2536208A1 true FR2536208A1 (fr) | 1984-05-18 |
| FR2536208B1 FR2536208B1 (fr) | 1987-03-20 |
Family
ID=23752622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8317930A Expired FR2536208B1 (fr) | 1982-11-12 | 1983-11-10 | Procede de formation de bioxyde de silicium et dispositif a semi-conducteurs avec une couche de bioxyde de silicium |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH06101466B2 (fr) |
| DE (1) | DE3340583A1 (fr) |
| FR (1) | FR2536208B1 (fr) |
| GB (1) | GB2131407B (fr) |
| IT (1) | IT1171798B (fr) |
| SE (1) | SE500975C2 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987005152A1 (fr) * | 1986-02-25 | 1987-08-27 | American Telephone & Telegraph Company | Fabrication de dispositifs a semi-conducteurs ayant des couches dielectriques minces |
| EP0281233A1 (fr) * | 1987-01-30 | 1988-09-07 | AT&T Corp. | Formation d'un diélectrique sur du silicium déposé |
| EP0545585A2 (fr) * | 1991-12-03 | 1993-06-09 | AT&T Corp. | Fabrication de circuits intégrés comportant le procédé LOCOS |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874716A (en) * | 1986-04-01 | 1989-10-17 | Texas Instrument Incorporated | Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface |
| US5851871A (en) * | 1987-12-23 | 1998-12-22 | Sgs-Thomson Microelectronics, S.R.L. | Process for manufacturing integrated capacitors in MOS technology |
| SG108807A1 (en) * | 1989-02-14 | 2005-02-28 | Seiko Epson Corp | A semiconductor device and its manufacturing method |
| US5665620A (en) * | 1994-08-01 | 1997-09-09 | Motorola, Inc. | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| US5712177A (en) * | 1994-08-01 | 1998-01-27 | Motorola, Inc. | Method for forming a reverse dielectric stack |
| DE60039875D1 (de) * | 1999-06-25 | 2008-09-25 | Massachusetts Inst Technology | Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen |
| CN112992672B (zh) * | 2019-12-16 | 2022-10-14 | 山东有研半导体材料有限公司 | 一种硅基二氧化硅背封薄膜的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2377703A1 (fr) * | 1977-01-17 | 1978-08-11 | Mostek Corp | Procede de fabrication de dispositif semi-conducteur |
| EP0015677A1 (fr) * | 1979-02-28 | 1980-09-17 | Vlsi Technology Research Association | Procédé de fabrication de dispositifs semiconducteurs |
| JPS5676537A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| GB2120849A (en) * | 1982-05-26 | 1983-12-07 | Western Electric Co | Semiconductor integrated circuit capacitor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| JPS5910060B2 (ja) * | 1976-03-01 | 1984-03-06 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4166919A (en) * | 1978-09-25 | 1979-09-04 | Rca Corporation | Amorphous silicon solar cell allowing infrared transmission |
| US4479831A (en) * | 1980-09-15 | 1984-10-30 | Burroughs Corporation | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
-
1983
- 1983-11-03 GB GB08329380A patent/GB2131407B/en not_active Expired
- 1983-11-04 SE SE8306071A patent/SE500975C2/sv unknown
- 1983-11-10 FR FR8317930A patent/FR2536208B1/fr not_active Expired
- 1983-11-10 DE DE19833340583 patent/DE3340583A1/de active Granted
- 1983-11-11 IT IT23691/83A patent/IT1171798B/it active
- 1983-11-11 JP JP58213177A patent/JPH06101466B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2377703A1 (fr) * | 1977-01-17 | 1978-08-11 | Mostek Corp | Procede de fabrication de dispositif semi-conducteur |
| EP0015677A1 (fr) * | 1979-02-28 | 1980-09-17 | Vlsi Technology Research Association | Procédé de fabrication de dispositifs semiconducteurs |
| JPS5676537A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| GB2120849A (en) * | 1982-05-26 | 1983-12-07 | Western Electric Co | Semiconductor integrated circuit capacitor |
Non-Patent Citations (2)
| Title |
|---|
| JOURNAL OF APPLIED PHYSICS, vol. 51, no. 7, juillet 1980, pages 3746-3750, American Institute of Physics, New York (US); H.-S. LEE: "Electrode shape effects on oxide conduction in films thermally grown from polycrystalline silicon". * |
| PATENTS ABSTRACTS OF JAPAN, vol. 5, no. 141, (E-73)(813), 5 septembre 1981; & JP - A - 56 76 537 (FUJITSU K.K.) (24.06.1981) * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987005152A1 (fr) * | 1986-02-25 | 1987-08-27 | American Telephone & Telegraph Company | Fabrication de dispositifs a semi-conducteurs ayant des couches dielectriques minces |
| EP0281233A1 (fr) * | 1987-01-30 | 1988-09-07 | AT&T Corp. | Formation d'un diélectrique sur du silicium déposé |
| EP0545585A2 (fr) * | 1991-12-03 | 1993-06-09 | AT&T Corp. | Fabrication de circuits intégrés comportant le procédé LOCOS |
| EP0545585A3 (en) * | 1991-12-03 | 1996-11-06 | American Telephone & Telegraph | Integrated circuit fabrication comprising a locos process |
Also Published As
| Publication number | Publication date |
|---|---|
| SE500975C2 (sv) | 1994-10-10 |
| SE8306071D0 (sv) | 1983-11-04 |
| SE8306071L (sv) | 1984-05-13 |
| JPS59103347A (ja) | 1984-06-14 |
| GB8329380D0 (en) | 1983-12-07 |
| GB2131407B (en) | 1987-02-04 |
| GB2131407A (en) | 1984-06-20 |
| FR2536208B1 (fr) | 1987-03-20 |
| IT8323691A0 (it) | 1983-11-11 |
| JPH06101466B2 (ja) | 1994-12-12 |
| DE3340583A1 (de) | 1984-05-17 |
| IT1171798B (it) | 1987-06-10 |
| DE3340583C2 (fr) | 1993-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4166918A (en) | Method of removing the effects of electrical shorts and shunts created during the fabrication process of a solar cell | |
| US5918136A (en) | SOI substrate and method of producing the same | |
| US20100221867A1 (en) | Low cost soi substrates for monolithic solar cells | |
| EP0780889B1 (fr) | Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium | |
| FR2536208A1 (fr) | Procede de formation de bioxyde de silicium et dispositif a semi-conducteurs avec une couche de bioxyde de silicium | |
| CN107026218A (zh) | 制造太阳能电池的方法 | |
| FR2462023A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| TW201818560A (zh) | 矽材料之加工方法 | |
| FR2716749A1 (fr) | Dispositif à semiconducteur possédant une pellicule de silicium fortement dopée. | |
| EP0229574A1 (fr) | Detecteur photovoltaique en HgCdTe a heterojonction et son procédé de fabrication | |
| EP0312466B1 (fr) | Procédé de fabrication d'une structure de silicium sur isolant | |
| JPS62502718A (ja) | ポリサイドプロセス | |
| FR2529384A1 (fr) | Procede de reduction de compose en couche sur un substrat et son application a la fabrication de structure semi-conductrice a effet de champ | |
| Herrera et al. | Structural, compositional and electrical characterization of Si-rich SiOx layers suitable for application in light sensors | |
| KR0173154B1 (ko) | 수소가스 감지용 주석 산화물 박막 센서 및 그 제조방법 | |
| FR3106019A1 (fr) | Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| Chiu et al. | The material properties of silicon nitride formed by low energy ion implantation | |
| Lange et al. | Microscopic Origins of Contact Deterioration During Annealing of Silicon Heterojunction Solar Cell Contacts | |
| EP3669013A1 (fr) | Procédé de fabrication par pulvérisation cathodique magnétron d'un électrolyte pour cellules électrochimiques à oxyde solide | |
| EP0047687B1 (fr) | Dispositif du type cellule électrochimique à électrolyte solide, et son procédé de fabrication | |
| JPH0429319A (ja) | 半導体素子及びその製造方法 | |
| EP0544369B1 (fr) | Méthode pour traiter le silicium poreux pour récupérer la luminescence | |
| JPH03255675A (ja) | 光センサ及び該光センサを有するイメージセンサ | |
| US4551352A (en) | Method of making P-type hydrogenated amorphous silicon | |
| Murarka et al. | Stability of LPCVD polysilicon gates on thin oxides |