JPH03255675A

JPH03255675A - 光センサ及び該光センサを有するイメージセンサ

Info

Publication number: JPH03255675A
Application number: JP2058526A
Authority: JP
Inventors: Hiroyuki Okamoto; 弘之岡本; Nobuaki Kondo; 信昭近藤; Satoshi Komori; 小森　敏
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-10-31
Filing date: 1990-03-09
Publication date: 1991-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕本発明は、多結晶材料と非晶質材料を光電変換素子に用
いた光センサ及びこの光センサを有するイメージセンサ
に関する。

〔従来技術〕

従来、光電変換素子として用いられている非晶質シリコ
ン膜は光吸収が大きいという特徴を持つため、光センサ
として適しているので賞月されている。しかし、多結晶
シリコンを母材としたＴＦＴ部を形成後、非晶質シリコ
ン膜を堆積し、さらにこの非晶質シリコン膜をセンサ部
として機能させる処理工程が必要であり、このため歩留
りの低下、コスト高等に影響を及ぼしている。一方、多
結晶シリコンをＴＦＴ部及び光センサ部の両方に用いる
こととすれば工程数は低減できるが、多結晶シリコンは
光吸収が小さいため光電変換素子としては特性が不十分
である。

特開昭５９−１２６６６６号では、ＴＰＴのドレイン電
極又はドレインからの引き出し電極上に感光体薄膜を設
け、その上に透明電極を形成することを特徴とし、感光
性の薄膜としては、Ｚｎ−３ｅ、Ｃｄ−Ｔｅ、５ｅ−Ａ
ｓ−Ｔｅ、Ｓｉ等のアモルファス膜や、Ｓｉの多結晶膜
がよいことを開示している。

また、特開昭６０−２２８８１号テハ、ＴＦＴのチャン
ネル部が多結晶シリコンから成り、光電変換素子が非晶
質シリコン薄膜であることを開示している。

〔目　　的〕

本発明の目的は、非晶質シリコン膜が光吸収が大きいと
いう特性を充分利用した光センサを提供するとともに、
該光センサ部とＴＦＴ部とを同一工程で形成できる構成
の光センサおよびイメージセンサを提供する点にある。

〔構　　成〕

第１の本発明は、光センサにおいて第１の電極と第２の
電極との間にシリコン酸化層、多結晶シリコン層及び非
晶質シリコン層が順次積層されていることを特徴とする
ものである。

第２の本発明は、光センサにおいて第１の電極と第２の
電極との間に多結晶シリコン層及び少なくとも２種類の
非晶質シリコン層が順次積層されていることを特徴とす
るものである。

第３の本発明は、光センサにおいて第１の電極と第２の
電極との間に窒化シリコン層、シリコン酸化層、多結晶
シリコン層及び非晶質シリコン層が順次積層されている
ことを特徴とするものである。

第４の本発明は、光センサと薄膜トランジスタ（ＴＦＴ
）より構成されるスキャン回路及びスイッチング回路を
備えたイメージセンサにおいて、該スイッチング回路に
前記光センサが接続されていることを特徴とするもので
ある。

本発明の最も重要な点は、光センサ部とＴＦＴ部の両方
に共通して使用する多結晶シリコン層を形成し、光セン
サ部の多結晶シリコン屡の表面層だけを非晶質化した点
である。

前記請求項１の非晶質シリコン層は１種類の非晶質シリ
コンより形成されていてもよいが、２種類の非晶質シリ
コンを用いて形成されていてもよい。

非晶質シリコン層には、水素原子、ハロゲン原子および
不活性ガス原子（Ｈｅ　＋　Ｎ　ｅ　ｙ　Ａ　ｒ　＋　
Ｋ　ｒ　ＨＸｅ、Ｒｎ）よりなる群から選ばれた少くと
も１種の原子（以下Ａという）を含有することが好まし
い。また、少なくとも２種類の非晶質シリコン層を使用
する場合、その１つの非晶質シリコン層としては、前記
Ａを含有することが好ましく、他の１つの非晶質シリコ
ン層としては、前記Ａとボロン原子（以下Ｂという）と
を含有する層であることが好ましい。とくにリン含有層
を設けたことによりａ−８ｉ：Ｈの電気特性（正孔の輸
送特性等）を改善できた。またＰ０Ｂ＋のドープにより
電子、正孔の量をコントロールできる。

請求項３の発明においては、その非晶質シリコン層およ
び／または多結晶シリコン層が前記Ａを含有することが
好ましい。

前記多結晶シリコン層は単一成分でもよいが、前記Ａを
、あるいはＡとリン原子（以下Ｐという）とを含有させ
ることができる。これらの添加による効果は非晶質シリ
コン層への添加による効果と同様である。

これらの原子導入方法をつぎに説明する。

・Ｈの導入；　Ｓ　ｉ　Ｈｏｔ　Ｓ　ｉ　Ｈ４／Ｈ２等
の混合ガスより、・Ｆの導入；　Ｓ　ｉ　Ｆ４．　Ｓ　
ｉ　Ｆ２／Ｈ２等の混合ガスより、・ＣＱの導入；５ｉ
Ｈ２ＣＱ、等より。

・Ａｒの導入；ＳｉＨ，／Ａｒ等の混合ガスより、・Ｈ
ｅの導入；ＳｉＨ，／Ｈｅ等の混合ガスより行う。

また、水素原子を含有させるにはＨ２プラズマ処理方法
、水素イオン注入（法）等がある。たとえばＨ２プラズ
マ処理をする場合の条件としてはＨ２Ｏ，１〜１Ｔｏｒ
ｒの雰囲気中で１．０〜２．０ｋＷのＲＦパワーにより
、基板温度２００〜３００℃で行なうとよい。また、ハ
ロゲン原子を含有させる場合には、ＣＶＤ（法）、イオ
ン注入（法）などがあり、その場合の処理条件としては
、例えばＣＶＤ法では母型の多結晶作成時に原料ガスと
してＳｉＨ２Ｆ２を混入すればよい。なお、ハロゲン原
子は、特にＦはＨと同様にａ−８ｉの構造欠陥を補償す
る役割をする。イオン注入法の場合は２〜４Ｘ１０”／
ｃｕｔのドープを行う。これにより非晶部及びＴＰＴの
特性が向上する。

本発明を図面を参照しながら詳細に説明する。

第１図は、本発明にかかるＴＰＴより構成されるスキャ
ン回路及びスイッチング回路を備え、該スイッチング回
路に光センサ部を接続したイメージセンサの具体例を示
している。

石英ガラスなどの絶縁基板１上には活性層２が必要に応
じてバッファ層（図示せず）を介して形成されている。

この活性層２は、たとえば減圧ＣＶＤ法により多結晶シ
リコン薄膜を６３０℃の温度で約１　、０００〜５，０
００人堆積してパターニングすることにより、ソース２
１．チャンネル２２、ドレイン２３、センサ電極２４領
域を形成する。この形成部分は、イオン注入法、塗布（
法）、ガラス形成（法）などにより、ソース、ドレイン
及びセンサ電極２１，２３．２４としてＰ型又はＮ型域
を作る。ドーズ量は通常Ｂ０又はＰ＋を２〜４Ｘ１０１
ｓ／ｄである。

この活性層２のセンサ電極２４が第１の電極であり、前
記多結晶シリコンのほか、マイクロクリスタルシリコン
等で形成し得、好ましくは多結晶シリコンである。

前記活性層２上には、その後、ゲート絶縁膜３が形成さ
れる。活性層２が多結晶シリコン層の場合には、熱酸化
又はＣＶＤ法によりゲート絶縁用のシリコン酸化膜３を
形成する。熱酸化膜の場合１０２０〜１０７０℃で５０
０〜１，０００人程度を形成する。シリコン酸化層を１
０〜２００人という程度に極めて薄く、実質的にないと
等しい程度に薄くしたい場合は、エツチングにより所望
の厚みとする。シリコン酸化層の下層に窒化シリコン層
を設ける場合にはシリコン酸化層の厚みは１０〜２００
人、とくに１０〜１００人とすることが好ましい。

その後前記酸化膜上に多結晶シリコンを減圧ＣＶＤ法に
より、６３０℃の温度テ２，０００〜８，０００人堆積
して、パターニングをし、ゲート部４およびセンサ部の
母体（４′と５に相当）を形成する。センサ部の母体（
４′と５）領域にはイオン注入法等により、たとえばＳ
ｉ０をＩ×１０１５〜５Ｘ１０１″／ａｄの範囲内で打
込み非晶部５を形成する。この際、非晶部５の膜厚を１
　、０００〜７，０００人になるようにするとよい。ゲ
ート部４にはＢ１又はＰ＋を２〜４×１０１″／ａＩド
ープする。

非晶部５の形成処理後、ＩＴ○、ＳｎＯ，等の透明導電
膜６を５００〜１　、０００人堆積しパターニングする
。この透明導電膜が第２の電極である。

さらに、層間絶縁膜７として５ｉｎ２，５ｉＯＮ、Ｓｉ
Ｎ膜等を約３，０００〜７，０００人ＣＶＤ法により形
成し、ソース部２１及び透明電極６のコンタクトホール
９，１０を形成し、この後Ａｆｉ、ＡΩＳｉ等の金属薄
膜を形成しパターニングし配［８を行ない、本発明の積
層光センサを有するイメージセンサが作製される。

第２図は本発明イメージセンサの別の具体例で、センサ
の下部の電極からコンタク１〜ホール１１を経て金属配
線１２を引き出し、シリコン酸化層３をパターニングで
ＴＦＴ部とセンサ部を個別化している。

この場合の作製方法は、第１図の説明における透明導電
膜６を形成後、層間絶縁膜７′を形成し、さらにコンタ
クトホール１１、金属配線１２を形成する工程が追加さ
れる。

以上の説明から明らかな通り、本発明のイメージセンサ
を作製する際、膜構成材料を特定することによって、Ｔ
ＰＴを構成するＦＥＴのチャンネル部の多結晶シリコン
層と第１の電極の多結晶シリコンと、該ＦＥＴのゲート
絶縁膜とシリコン酸化層と、及び該ＦＥＴのゲート電極
と多結晶シリコン層（４′と５に相当）とを同一工程で
形成することができる。

〔実施例〕

実施例１（第１図参照）（請求項１および４に対応）石
英ガラス１上に減圧ＣＶＤ法により多結晶シリコン薄膜
を６３０℃の温度で約ｉ　、　ｏｏｏ〜５　、０００人
堆積してパターニングすることにより、ソース２１、チ
ャンネル２２、ドレイン２３、センサ電極２４領域を形
成した。そしてイオン注入法により。

ソース、ドレイン及びセンサ電極２１．２３．２４とし
てＰ型又はＮ型領域を形成した。ドーズ量はＢ”又はＰ
ｏを２〜４ｘｔＯ”／ｆｆｌで行なった。

その後、熱酸化又はＣＶＤ法によりゲート絶縁用のシリ
コン酸化膜３を形成した。熱酸化膜の場合１０２０〜１
０７０℃で５００〜１，０００人程度を形成し、さらに
多結晶シリコンを減圧ＣＶＤ法により、６３０℃の温度
で２，０００〜８，０００人堆積して、パターニングを
し、ゲート部４及びセンサ部の母型（４′と５に相当）
を形成した。

センサ部の母型領域にはイオン注入法により、Ｓｉ＋を
Ｉ　Ｘ　１０”　〜５　Ｘ　１０”／ａｌの範囲内で打
込み、非晶質シリコン層を形成した。ゲート電極にはＢ
１又はＰ＋を２〜４　Ｘ　１０”／ｄドープした。その
後、Ｈ２プラズマ処理を行なった。Ｈ。

プラズマ処理条件はＢ２０．１〜Ｉ　Ｔｏｒｒの雰囲気
中で１．０〜２．０ｋｌｔｌのＲＦパワーにより、基板
温度２００〜３００℃で行なった。この後、ＩＴ○、Ｓ
ｎ○２等の透明導電膜６を５００〜１　、０００人堆積
し、パターニングし、さらに眉間絶縁膜７としてＳｉｎ
、、５ｉＯＮ、ＳｉＮ膜等を約３，０００〜７．０００
人ＣＶＤ法により形成しソース部及び透明電極６のコン
タクトホール９，１０を形成し、この後ＡＱ、ＡＱＳｉ
等の金属薄膜を形成しパターニングし配線８を行なった
。

このイメージセンサのｎ−ＴＰＴの特性を第３図に、非
晶質シリコンの単層での電流特性の照度依存性を第４図
に示す。

実施例２（第５図参照）（請求項１および４に対応）石
英ガラス１の上に多結晶シリコン薄膜（２１〜２４）を
６３０℃の温度で約１　、０００〜５，０００人堆積し
てパターニングすることによりソース２１、チャンネル
２２、ドレイン２３、センサ電極２４領域を形成する。

そしてイオン注入法により、ソース、ドレイン及びセン
サ電極２１，２３，２４としてＰ型又はＮ型域を作る。

ドーズ量はＢｏ又はＰ＋を２〜４　Ｘ　１０”／ａｍ”
である。その後、熱酸化又はＣＶＤ法によりゲート絶縁
用のシリコン酸化膜３を形成する。熱酸化の場合１０２
０℃〜１０７０℃で５００〜１０００人程度堆積してパ
ターニング、その後多結晶シリコンを減圧ＣＶＤ法によ
り６３０℃の温度で２０００〜８０００人成膜してパタ
ーニングし、ゲート部４及びセンサ部母体（４′と５に
相当）を形成する。次にゲルト部４にＢ１又はＰ＋を２
〜４　Ｘ　１０１５／ｃｍ”でドープする。センサ部母
体領域には最初にＢ３を２〜４×１０１５／ｃｍ２でド
ープして、Ｐ型頭域５′を作りその後（９００℃、０２
．３０分）で活性化する。次にＳｉ＋をｌＸｌ０”〜５
Ｘ　１０１Ｓ／ｃｍ２の範囲内で打込み非晶部５を形成
する。その後、Ｈ２プラズマ処理を行なう。Ｈ２２プラ
ズマ処理件としてはＢ２０．１〜Ｉ　Ｔｏｒｒの雰囲中
で１．０〜２．０ｋｗのＲＦパワーにより基板温度２０
０〜３００℃で行なう。これにより二層にした非晶質シ
リコン及びＴＰＴの特性（第７，８図）が向上する。こ
の後ＩＴＯ，ＳｎＯ，等の透明導電膜６を５００〜１　
、０００人堆積しパターニングする。さらに眉間絶縁膜
７としてＳｉＯ２，５ｉＯＮ、ＳｉＮ膜等を約３，００
０〜７，０ＯＯＡＣＶＤ法により形成し、ソース部２１
及び透明電極６のコンタクトホール９，１０を形成し、
この後ＡＱ、　ＡＱＳｉ等の金属簿膜を形成しパターニ
ングし配線８を行なう。第８図はｎ−ＴＰＴの特性、第
７図は二層にした非晶質シリコン５の単層での電流特性
の照度依存性である。第６図は本発明の別の実施態様で
実施例２のセンサ下部の電極からコンタクトホール１１
を経て金属配線１２を引き出しシリコン酸化層３をパタ
ーニングでＴＦＴ部とセンサ部を個別化している。

実施例３（第５図参照）（請求項２および４に対応）石
英ガラス１上に減圧ＣＶＤ法により多結晶シリコン薄膜
を６３０℃の温度で約１０００〜５０００人堆積してパ
ターニングすることによりソース２１゜チャンネル２２
、ドレイン２３、センサ電極２４領域を形成する。そし
てイオン注入法により、ソース２１、ドレイン２３、及
びセンサ電極２４としてＰ型又はＮ型域を作る。ドーズ
量はＢ″″又はＢ４を２〜４　Ｘ　１０”／ｃｍ２であ
る。その後、熱酸化又はＣＶＤ法によりゲート絶縁用の
シリコン酸化膜３を形成する。熱酸化膜の場合１０２０
℃〜１０７０℃で５００〜１０００人程度堆積してパタ
ーニングし。

この際センサ部の熱酸化により生じたＳ　ｉ　０２層を
エツチングして除去する。その後多結晶シリコンを減圧
ＣＶＤ法により６３０℃の温度で２．０００〜８，００
０人堆積してパターニングをし、ゲート部及びセンサ部
の母体（４’、５．５’に相当）を形成する。次にゲー
トにＢ＋又はＢ３を２〜４Ｘ　１０”／ａｍ”でドープ
する。センサ部の母体領域には、最初にＰ″″を２〜４
　Ｘ　１０１５／ｃｍ”でドープしてＮ型のＰｏ１ｙ−
８ｉ４’を形成し、次にＢ１を２〜４×１０１５／ｃ１
１２でドープし、Ｐ型のａ−５ｉ層５′を形成し、次に
活性化（０２，９００℃、３０分）を行う。Ｓｉ＋をｌ
Ｘｌ０”〜５Ｘ１０”／ｃｍ２の範囲内で打込み非晶部
５を形成する。

その後、Ｏ２プラズマ処理を行なう。Ｏ２プラズマ処理
条件としてはＨ，０，１〜Ｉ　Ｔｏｒｒの雰囲中で１．
０〜２．０にすのＲＦパワーにより基板温度２００℃〜
３００℃で実施した。この後ＩＴ○、５ｎ０２等の透明
電極膜６を５００〜ｌ　、　０００人堆積しパターニン
グする。さらに眉間絶縁膜７としてＳ　ｉ　Ｏ２，５ｉ
ＯＮ、ＳｉＮ膜等を約３，０００〜７，０００人ＣＶＤ
法により形成し、ソース部２１及び透明電極６のコンタ
クトホール９，１０を形成し、この後ＡΩ、ＡＱＳ　ｊ
等の金属簿膜を形成し、パターニングし配線８を行なう
。第１０図はｎ−ＴＰＴの特性、第９図は非晶質シリコ
ン５の単層での電流特性の照度依存性である。

第６図は、本発明の別の実施態様で実施例３のセンサ下
部の電極からコンタクトホール１１をへて金属配線１２
を引き出したものである。

実施例４（第１１図参照）（請求項３および４に対応）
石英ガラス１上に減圧ＣＶＤ法により多結晶シリコン薄
膜を６３０℃の温度で約１０００〜５０００人堆積して
パターニングすることによりソース２１、チャンネル２
２、ドレイン２３．センサ電極２４領域を形成する。そ
してイオン注入法により、ソース２１、ドレイン２３、
及びセンサ電極２４としてＰ型又はＮ型域を作る。ドー
ズ量はＢ＋又はＰｌを２〜４　Ｘ　１０”／ｃｍ２であ
る。

その後、ＬＰＣＶＤ法によって前記の多結晶シリコン領
域（２１〜２４）上にＳ　ｉ３Ｎ　４（窒化シリコン）
３１を堆積する。次に９００℃のドライ酸化によって、
前記Ｓｉ、Ｎ、３１上にＳｉＯ□（酸化シリコン）３２
を形成する。ＳＬ、Ｎ４３１の膜厚は１００〜１，００
０人の範囲が好ましい。又、５ｉｎ２３２の膜厚は１０
〜１００人の範囲が好ましい。

このあと、多結晶シリコンを減圧ＣＶＤ法により６３０
℃の温度で２，０００〜８，０００人堆積してパターニ
ングをし、ゲート部及びセンサ部の母体（４′と５に相
当）を形成する。

まずゲートにはＢ＋又はＰ“を２〜４Ｘ１０１５／ｄド
ープし、その後９００℃で３０分、熱アニールを行なう
。そして、センサ部の母型領域にはイオン注入法により
、Ｓｉ”をｌＸｌ０１５〜５Ｘ１０”／ｄの範囲内で打
込み、１０００〜７０００人の非晶質部５を形成する。

このあとＯ２プラズマ処理を行なう。Ｉ−１２プラズマ
処理としては、Ｏ２が０．１〜１丁ｏｒｒの雰囲気中、
１．０〜３．ＯＫＷのＲ，Ｆパワーにより基板温度２０
０〜４００℃で行なう。これにより非晶質シリコン及び
ＴＰＴの特性が向上する（その程度は、実施例２の場合
とはＳ“同様でグラフ化すれば第７図、第８図に相当す
る。）。

この後ＩＴＯ，ＳｎＯ，等の透明導電膜６を５００〜１
　、０００人堆積しパターニングする。さらに、眉間絶
縁膜７として５ｉｎ２，５ｉＯＮ、ＳｉＮ膜等を約３，
０００〜７，０００人ＣＶＤ法により形成し、ソース部
２１及び透明電極６のコンタクトホール９，１０を形成
し、この後Ａｆ１．Ａ氾Ｓｉ等の金属薄膜を形成しパタ
ーニングし配＃！８を行なう。第１２図は本発明の別の
実施態様で実施例４のセンサ下部の電極からコンタクト
ホール１１“を経て金属配線１２を引き出し、窒化シリ
コン層３１、シリコン酸化Ｊｌ１３２をパターニングで
ＴＦＴ部とセンサ部を個別化している。

〔効　　果〕

本発明の積層光センサにおいては、非晶質シリコン膜が
あるので光吸収特性が大きく、かつ積層順がＴＦＴ部と
一部同一なので工程数の低減が図れる。

また、本発明のイメージセンサは、光センサとＴＦＴ部
を一部同一工程で作成することができるので、工程数の
低減と共に歩留りの向上が図れる。

【図面の簡単な説明】

第１図は、本発明のイメージセンサの具体例の断面図、
第２図は別の具体例の断面図、第３図は実施例で作製し
たイメージセンサのｎ−ＴＰＴの特性を示す図、第４図
は非晶部の電流特性の照度依存性を示す図、第５図は、
本発明のイメージセンサの別の実施態様の断面図、第６
図はさらに別の実施態様の断面図、第７図は二層にした
非晶質シリコン５の単層での電流特性の照度依存性を示
す図、第８図はｎ−ＴＰＴの特性を示す図、第９図は非
晶質シリコン５の単層での電流特性の照度依存性を示す
図、第１０図はｎ−ＴＰＴの特性を示す図である。第１
１図は、本発明のイメージセンサのもう１つの具体例の
断面図、第１２図は、第１１図の変形例である。１・・・絶縁基板２・・・活性層３・・・ゲート絶縁膜（酸化シリコン層）４・・・ゲー
ト部４′・・・センサ部（多結晶シリコン層）５・・・セン
サ部（非晶質シリコン暦）５′・・・センサ部（他の非
晶質シリコンＭ）６・・・透明導電膜（第２の電極）７．７′・・・層間絶縁膜８・・・配線９．１０．１１・・・コンタクトホール１２・・・金属
配線２１・・・ソース領域２２・・・チャンネル領域２３・・・ドレイン領域２４・・・センサ電極（第１の電極）３１・・・窒化シリコン層３２・・・酸化シリコン層第１図特許出頭六　株式会社リコー

Claims

【特許請求の範囲】１、第１の電極と第２の電極との間にシリコン酸化層、
多結晶シリコン層及び非晶質シリコン層が順次積層され
ていることを特徴とする光センサ。２、第１の電極と第２の電極との間に多結晶シリコン層
及び少なくとも２種類の非晶質シリコン層が順次積層さ
れていることを特徴とする光センサ。３、第１の電極と第２の電極との間に窒化シリコン層、
シリコン酸化層、多結晶シリコン層及び非晶質シリコン
層が順次積層されていることを特徴とする光センサ。４、光センサと薄膜トランジスタ（ＴＦＴ）より構成さ
れるスキャン回路及びスイッチング回路を備えたイメー
ジセンサにおいて、該スイッチング回路に前記請求項１
、２または３の光センサが接続されていることを特徴と
するイメージセンサ。