KR20000076851A - 실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조의 제조 방법 - Google Patents

실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조의 제조 방법 Download PDF

Info

Publication number
KR20000076851A
KR20000076851A KR1020000012773A KR20000012773A KR20000076851A KR 20000076851 A KR20000076851 A KR 20000076851A KR 1020000012773 A KR1020000012773 A KR 1020000012773A KR 20000012773 A KR20000012773 A KR 20000012773A KR 20000076851 A KR20000076851 A KR 20000076851A
Authority
KR
South Korea
Prior art keywords
interface
silicon
metal
layer
alkaline
Prior art date
Application number
KR1020000012773A
Other languages
English (en)
Inventor
유지이
라빈드라나쓰 드루패드
코레이다니엘 오버가드
자맬 람다니
제이에이 컬리스
제랄드알렌 할마크
윌리엄제이 옴스
준 왕
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR20000076851A publication Critical patent/KR20000076851A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • C30B29/22Complex oxides
    • C30B29/30Niobates; Vanadates; Tantalates

Abstract

반도체 구조를 제조하는 방법은, 표면(12)을 가지는 실리콘 기판(10)을 제공하는 단계; 상기 실리콘 기판의 표면 위에 실리콘, 산소, 및 금속의 단일 원자 층을 포함하는 경계면(14)을 형성시키는 단계; 및 상기 경계면 위에 하나 이상의 단결정 옥사이드 층(26)을 형성시키는 단계를 포함한다. 상기 경계면은 XSiO2의 형태로 실리콘, 산소, 및 금속의 원자 층을 포함하는데, 여기서 X 는 금속이다.

Description

실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을 가지는 반도체 구조의 제조 방법{METHOD FOR FABRICATING A SEMICONDUCTOR STRUCTURE HAVING A CRYSTALLINE ALKALINE EARTH METAL OXIDE INTERFACE WITH SILICON}
본 발명은 일반적으로 실리콘 기판과 다른 옥사이드 사이에 결정형의 알칼리성 토류 금속 옥사이드 경계면을 포함하는 반도체 구조를 제조하는 방법에 관한 것으로, 더 상세하게는 알칼리성 토류 금속, 실리콘, 및 산소의 원자층을 포함하는 경계면을 제조하기 위한 방법에 관한 것이다.
예를 들어 불 휘발성의 고 밀도 메모리 및 논리 장치를 위해서는 강유전 물질 또는 높은 유전 상수를 갖는 옥사이드가 바람직하듯이, 다수의 장치 애플리케이션을 위해 실리콘 위에 단결정의 얇은 필름을 계속해서 에피택시얼(epitaxial) 성장(growth)시키기에는 정돈되고 안정적인 실리콘(Si) 표면이 가장 바람직하다. 특히 예를 들어 퍼라브즈키트(perovskites)처럼 단결정 옥사이드의 수반되는 성장을 위해서, 상기 Si 표면위에 정돈된 천이층을 확립하는 것이 중요하다.
Si(1 0 0)위의 BaO 및 BaTiO3와 같은, 이러한 옥사이드에 대한 몇몇 보고된 성장은, 850 ℃보다 더 높은 온도에서의 민감성 에피택시를 이용하여 Si(1 0 0)위에 Ba분자층의 1/4을 증착시킴으로써 BaSiO2(입방) 템플릿에 기초한다. 일례로: R. 맥키(McKee)등에 의한 응용 물리학 회보 59(7), 782-784쪽(1991/8/12); R. 맥키(McKee)등에 의한 응용 물리학 회보 63(20), 2818-2820쪽(1993/11/15); R. 맥키(McKee)등에 의한 재료 연구회 심포지엄 회보 Vol. 21, 131-135쪽(1991); 1993년 7월 6일 등록된 "실리콘 기판 위에 옥사이드를 에피택시얼하게 증착시키기 위한 제조 공정 및 상기 공정에 수반되는 구조"라는 제목의 미국 특허 (등록 번호 제 5,225,031); 및 1996년 1월 9일에 등록된 "기판 위에 에피택시얼 알칼리성 토류 옥사이드를 증착시키기 위한 제조 공정 및 상기 공정에 수반되는 구조"라는 제목의 미국 특허 (등록 번호 제 5,482,003)를 참고하자. 그러나 이렇게 제안된 구조의 원자 레벨 시뮬레이션은, 온도가 높아지면 불안정해지기 쉽다는 것을 나타낸다.
SrO 버퍼층을 사용하여 실리콘(1 0 0)위에 SrTiO3를 성장시키는 것이 완수된다. T. 탐보(Tambo)등에 의한 일본의 응용 물리학 간행물 Vol. 37 (1998), 4454-4459쪽을 참고하자. 그러나 상기 SrO 버퍼층은 두껍기 때문에(100Å) 트랜지스터 필름에 대한 애플리케이션을 제한하고, 성장시키는 동안 결정형이 유지되지는 않는다.
더욱이, SrTiO3는 Sr 또는 Ti의 두꺼운 금속 옥사이드 버퍼층(60-120Å)을 사용하여 실리콘 위에 성장된다. B. K. 문(Moon)등에 의한 일본의 응용 물리학 간행물 Vol. 33 (1994), 1472-1477쪽을 참고하자. 이러한 두꺼운 버퍼층은 트랜지스터에 대한 애플리케이션을 제한 할 것이다.
그러므로, 실리콘과의 얇으며 안정된 결정형의 경계면이 필요하다.
실리콘(Si) 기판과 하나 이상의 단결정 옥사이드 층 사이의 새로운 경계면을 형성하기 위해, 다양한 접근법이 이용될 수 있다. 세척된 표면을 갖는 Si 기판에서 시작하는 것 및 표면 위에 실리콘 다이옥사이드(SiO2)를 갖는 Si 기판에서 시작하는 것 모두에 대해 여러 가지 예가 제공될 것이다. SiO2는 단결정보다는 좀 더 비결정이고, 기판 위에 추가의 단결정 물질을 성장시킬 목적으로 단결정 옥사이드가 경계면으로써 제공되어야함이 바람직하다.
도 1 내지 2는 본 발명에 따라 기판 위에 형성되는 경계면을 가지는, 세척된 반도체 기판의 횡단면을 도시한 도면.
도 3 내지 6은 본 발명에 따라 실리콘 다이옥사이드(dioxide) 층으로부터 형성된 경계면을 가지는 반도체 기판의 횡단면을 도시한 도면.
도 7 내지 8은 본 발명에 따라 도 1 내지 6에서 도시된 구조 위에 형성된 알칼리성-토류-금속 옥사이드 층의 횡단면을 도시한 도면.
도 9 내지 12는 본 발명에 따라 도 1 내지 8의 구조 위에 형성된 퍼라브즈키트(perovskite)의 횡단면을 도시한 도면.
도 13은 본 발명에 따라 도 12의 층들에 대한 일실시예의 원자 구조의 측면도.
도 14는 상기 경계면의 도 13의 관찰선(AA)을 따른 평면도.
도 15는 기판의 인접 원자층 및 경계면을 포함하는, 도 13의 관찰선(AA)을 따른 평면도.
〈도면 주요 부분에 대한 부호의 설명〉
30 : 바륨 원자 32 : 실리콘 원자
34 : 산소 원자 36 : 티타늄 원자
도면 전체에 걸쳐 동일 번호가 동일 요소를 가리키는 도면을 고찰해보면, 도 1 및 도 2는 세척된 표면(12)을 갖는 Si 기판(10)을 포함하는 반도체 구조를 도시한다. 세척된 (2 ×1) 표면(12)은 임의의 기존 세척 과정을 통해 얻을 수도 있는데, 예를 들어 850 ℃ 또는 그 이상의 온도에서 SiO2를 열흡착시키거나 초 고 진공(ultra high vacuum) 상태로 300 ℃ 또는 그 이상의 온도에서 수소로 종결되는(terminated) Si(1 ×1) 표면으로부터 상기 수소를 제거함으로써 얻는다. 수소 종결은, 수소가 상기 결정형 구조를 완성시키기 위해 표면(12)에 실리콘 원자의 댕글링 본드(dangling bond)에 느슨하게 결합되는 것으로써 잘 알려진 제조 공정이다. 결정형 물질의 상기 경계면(14)은, 1 ×10-9mBar 또는 그 이하의 O2부분압(partial pressure)이 존재하는 성장실에서 900℃ 또는 그 이하의 온도로 상기 표면(12)에 동시에 또는 차례차례, 금속, Si, 및 O2의 조절된 양을 제공함으로써(도 1의 화살표로 표시되는 것처럼) 형성될 수 있다. 상기 경계면(14)을 형성하기 위해 상기 표면(12)에 제공된 금속은 임의의 금속일 수 있지만, 바람직한 실시예에서는 바륨(Ba) 또는 스트론튬(Sr)과 같은 알칼리성-토류-금속을 포함한다.
상기 경계면(14)으로써의 BaSiO2의 형태인 Ba, Si, 및 O2의 애플리케이션에 있어서, 그 같은 성장은, 해당 분야에 잘 증명되어 있고 즉 성장실 내부에서 노출시키는 단계를 수행하는 상황에 이용될 수 있는 반사 고 에너지 전자 회절(RHEED: Reflection High Energy Electron Diffraction) 기술을 이용하여 관찰된다. 상기 RHEED 기술은 표면의 결정 구조를 검출하고 감지하는 데에 이용되고, 현 공정에서는 그것은 BaSiO2의 원자층을 형성하여 신속히 강하고 선명한 스트리크(streak)로 변화시키기 위해 사용된다. 일단 하나의 특정 제조 공정이 제공되고 수행되면 모든 기판 위에서 상기 RHEED 기술을 수행할 필요는 없음이 물론 이해될 수 있을 것이다.
상기 경계면(14)의 새로운 원자 구조는 후속하는 문단에서 설명될 것이다.
이러한 제조 공정을 위해 주어지는 상기 온도와 압력은 설명된 상기 특정 실시예에 대해 권장되지만 본 발명이 특정 온도 또는 압력 범위로만 제한되지는 않는다는 사실이 당업자에게는 이해될 수 있을 것이다.
도 3-6을 참조하면, 또 다른 접근법은 표면(12), 및 그 표면 위에 SiO2층(16)을 갖는 Si 기판(10)을 형성하는 단계를 포함한다. 상기 SiO2층(16)은 한번 Si 기판(10)을 공기중(산소)에 노출시켜 자연적으로 발생시키거나(천연적 산소), 해당 분야에 잘 공지된 조절된 양식 예를 들어, 상기 표면(12) 위에 산소를 열적으로 인가(화살표로 나타내어진)함으로써 의도적으로 형성시킬 수 도 있다. 상기 새로운 경계면(14)은 이후의 제시된 두 개의 실시예 중 적어도 하나의 방법으로 형성될 수 있다: 초 고 진공 상태 하에서 SiO2층(16)의 표면(18)에다 700-900℃로 알칼리성-토류-금속을 인가함으로써 형성한다. 더 명확하게는, 상기 Si 기판(10) 및 상기 비결정형의 SiO2층(16)에다 상기 SiO2층(16)이 승화되는 온도 미만(일반적으로 900℃ 미만)의 온도로 열을 가한다. 이것은 분자 광선 에피택시얼 실에서 완수될 수 있고 또는 Si 기판(10)이 성장실로 옮겨져 열 처리가 완성될 수 있는 준비가 갖추어진 후에 준비실에서 Si기판에 최소한 부분적으로는 열을 가할 수 있다. 일단 상기 Si기판(10)에 적당하게 열이 가해지고 성장실의 압력이 적당히 감소되면, Si 기판(10)위에 SiO2층(16)을 가지는 상기 기판의 표면은 금속 광선 즉 바람직하게는 도 5에 도시된 것처럼 알칼리성-토류-금속에 노출된다. 바람직한 실시예에 있어서, 상기 광선은 저항적 열 유출 셀에 의해 생성되거나 전자-광선 발산원으로부터 생성되는 바륨(Ba) 또는 스트론튬(Sr)이다. 특정 예에서, Si 기판(10) 및 SiO2층(16)은 바륨 광선에 노출된다. 상기 바륨은 SiO2와 결합하고, 상기 SiO2층(16)을 결정형의 BaSiO2를 포함하는 경계면(14)으로 변환시킨다. 대안으로, 알칼리성-토류-금속은 더 낮은 온도에서 상기 표면(18)에 제공되고, 초 고 진공 상태에서 그것을 700-900℃로 어닐링(annealing)한다.
일단 상기 경계면(14)이 형성되면, 하나 이상의 단결정 옥사이드층이 상기 경계면(14)의 표면 위에 형성 될 수 있을 것이다. 그러나, BaO 또는 SrO와 같은 알칼리성-토류-금속 옥사이드의 선택 층은 상기 경계면(14)과 상기 단결정 옥사이드 사이에 놓여질 수 있다. 이러한 알칼리성-토류-금속 옥사이드는 낮은 유전 상수(메모리 셀과 같은 특정 용도에 있어서 유리한)를 제공하고, 또한 산소가 단결정 옥사이드에서 Si 기판(10)으로 옮겨가는 것을 막는다.
도 7 및 8을 참조하면, 알칼리성-토류-금속 옥사이드 층(22)의 형성은, 700℃ 또는 그 이하의 온도 및 1 ×10-5mBar 또는 그 이하의 O2부분압 아래에서, 상기 경계면(14)의 표면(20)에 알칼리성-토류-금속 및 산소를 동시에 또는 선택적으로 제공함으로써 완수 될 수 있다. 이러한 알칼리성-토류-금속 옥사이드 층(22)은 예를 들어 50-500Å의 두께를 가질 수 있다.
도 9 내지12를 참조하면, 알칼리성-토류-금속 퍼라브즈키트와 같은, 알칼리성-토류 금속 옥사이드 층인 단결정 옥사이드 층(26)은, 700℃ 또는 그 이하의 온도와 1 ×10-5mBar 또는 그 이하의 산소 부분압하에서, 상기 경계면(14)의 표면(20) 또는 상기 알칼리성-토류-금속 옥사이드 층(22)의 표면(24)에 알칼리성-토류-금속 옥사이드, 산소, 및 티타늄과 같은 천이 금속을 동시에 또는 선택적으로 제공함으로써 형성될 수 있다. 이러한 단결정 옥사이드 층(26)은 예를 들어, 50-1000 Å의 두께를 가질 수 있고, 실질적으로는, 근본이 되는 경계면(14) 또는 알칼리성-토류-금속 옥사이드 층(22)과 매칭되는 격자일 것이다. 단결정 옥사이드 층(26)이 다른 실시예에서는 하나 이상의 층을 포함할 수도 있다는 것이 이해되어야만 한다.
도 13을 참조하면, 상기 Si 기판(10), 경계면(14), 및 알칼리성-토류-금속의 금속 산소층(26)에 대한 원자 구조의 측면도(방향으로 보면)가 도시된다. 도시된 구조는 기술하기 위해, 상대적인 크기에 있어 큰 것에서 작은 것 순인 바륨 원자(30), 실리콘 원자(32), 산소 원자(34) 및 티타늄 원자(36)를 포함한다. 상기 Si 기판(10)은 오직 실리콘 원자(32)만을 포함한다. 상기 경계면(14)은 금속 원자{바람직한 실시예에서는 바륨 원자(30)로 도시되는}, 실리콘 원자(32), 및 산소 원자(34)를 포함한다. 상기 알칼리성-토류-금속의 금속 산소층(26)은 바륨 원자(30), 산소 원자(34), 및 티타늄 원자(36)를 포함한다.
도 14를 참조하면, 도 13의 관찰선(AA)에 따른 상기 경계면의 평면도가 바륨(30), 실리콘(32), 및 산소 원자(34)의 배열을 도시한다.
도 15를 참조하면, 도 13의 관찰선(AA)에 따른 평면도가 상기 Si 기판(10)의 상단 원자층(11) 및 경계면(14)을 도시한다.
이러한 논점에서, 하나의 분자층은 6.8 ×1014개/㎠ 의 원자와 동일하고, 하나의 원자층은 한 개의 원자 두께와 동일하다. 상기 Si 기판(10) 및 상기 알칼리성-토류-금속 금속 옥사이드 층이 다수의 원자층일 수 있는 반면, 상기 도면들에서 보여지는 상기 경계면(14)은 단일 원자층을 포함하지만 하나 이상의 원자층일 수도 있다는 사실이 보여진다 . 도 13에서 상기 Si 기판(10)에 대해서는 오직 4개의 원자층만이 도시되고 상기 알칼리성-토류-금속의 금속 옥사이드 층(26)에 대해서는 오직 3개의 원자층만이 도시되고 있음을 주목하자. 상기 경계면(14)은 절반의 알칼리성-토류-금속 분자층, 절반의 실리콘 분자층, 및 하나의 산소 분자층을 포함한다. 각각의 바륨 원자(30)는 상기 Si 기판(10)에 있는 4개의 실리콘 원자(32)로부터 거의 동일한 거리만큼 떨어져 있다. 상기 경계면(14)에 있는 상기 실리콘 원자(32)는 거의 대등하게 같은 높이로 놓여지고, 〈110〉방향으로는 알칼리성-토류-금속 원자들 사이에 균일하게 위치한다. 상기 Si 기판(10)에 있는 원자 상단층의 각 실리콘 원자(32)는 상기 경계면(14)에 있는 한 개의 산소 원자(34)와 결합되고, 상기 경계면(14)에 있는 각 실리콘 원자(32)는 경계면(14)에 있는 두 개의 산소 원자(34)와 결합된다. 상기 경계면(14)은, Si 기판(10)의 (0 0 1)표면 상의 2 ×1 구조, 즉 1×방향, 2×〈110〉방향으로, 바륨(30), 실리콘(32), 및 산소 원자(34) 열(row)들을 포함한다. 상기 경계면(14)은 2 ×1의 재구성을 가진다.
실리콘 기판(10)과의 얇으며 결정형인 경계면(14)을 제조하는 방법이 본 명세서에서 설명되었다. 상기 경계면(14)은 단일 원자층을 포함할 수도 있다. 보다 나은 트랜지스터 애플리케이션이 경계면(14)이 얇게 됨으로써 달성되고, 중첩되는 옥사이드 층들을 상기 Si 기판에 전기적으로 결합시킨 것이 손상되지 않으면서 그리고 원자들이 제조 공정 동안에 그것들의 결정형을 더욱 수월하게 유지 할 수 있기 때문에 상기 경계면(14)은 더욱 안정된다.
전술한 관점에서 볼 때, 첨부된 청구 범위에 의해 이후 정의된 바와 같이 본 발명의 사상과 범주 내에서 다양한 변형이 이루어질 수 있으며, 그래서 본 발명은 제공된 예들에 한정되지 않는다는 점은 당업자에게 자명할 것이다.

Claims (5)

  1. 반도체 구조를 제조하는 방법에 있어서,
    표면을 가지는 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 위에, 실리콘, 산소, 및 금속의 단일 원자층을 포함하는 경계면을 형성시키는 단계, 및
    상기 경계면 위에 하나 이상의 단결정 옥사이드 층을 형성시키는 단계를 포함하는 반도체 구조를 제조하는 방법.
  2. 제 1항에 있어서, 상기 경계면을 형성시키는 단계는 2 ×1의 재구성 형성 단계를 포함하는, 반도체 구조를 제조하는 방법.
  3. 제 1항에 있어서, 상기 경계면을 형성시키는 단계는
    절반의 알칼리성-토류-금속 분자층을 형성시키는 단계;
    절반의 실리콘 분자층을 형성시키는 단계; 및
    하나의 산소 분자층을 형성시키는 단계를 포함하는, 반도체 구조를 제조하는 방법.
  4. 반도체 구조를 제조하는 방법에 있어서,
    표면을 가지는 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판의 표면 위에 비결정질의 실리콘 다이옥사이드를 형성시키는 단계;
    상기 비결정질의 실리콘 다이옥사이드 위에 알칼리성-토류-금속을 제공하는 단계; 및
    상기 실리콘 기판의 표면에 인접한 단일 원자 층을 포함하는 경계면을 형성시키기 위해 반도체 구조에 열처리를 하는 단계를 포함하는, 반도체 구조를 제조하는 방법.
  5. 반도체 구조를 제조하는 방법에 있어서,
    표면을 가지는 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판의 표면 위에 알칼리성-토류-금속을 제공하는 단계; 및
    상기 실리콘 기판의 표면과의 단일 원자 경계면을 포함하는 경계면을 형성시키기 위해서 실리콘 및 산소를 제공하는 단계를 포함하는, 반도체 구조를 제조하는 방법.
KR1020000012773A 1999-03-22 2000-03-14 실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조의 제조 방법 KR20000076851A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/273,929 1999-03-22
US09/273,929 US6241821B1 (en) 1999-03-22 1999-03-22 Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon

Publications (1)

Publication Number Publication Date
KR20000076851A true KR20000076851A (ko) 2000-12-26

Family

ID=23046026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000012773A KR20000076851A (ko) 1999-03-22 2000-03-14 실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조의 제조 방법

Country Status (5)

Country Link
US (2) US6241821B1 (ko)
EP (1) EP1043426A1 (ko)
JP (1) JP2000294554A (ko)
KR (1) KR20000076851A (ko)
TW (1) TW454246B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG101423A1 (en) * 1999-03-22 2004-01-30 Motorola Inc Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
SG101424A1 (en) * 1999-03-22 2004-01-30 Motorola Inc Semiconductors structure having a crystalline alkaline earth metal oxide interface with silicon
US6652989B2 (en) * 1999-04-06 2003-11-25 Ut-Battelle, Llc Structure and method for controlling band offset and alignment at a crystalline oxide-on-semiconductor interface
SG99871A1 (en) * 1999-10-25 2003-11-27 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6479173B1 (en) * 1999-12-17 2002-11-12 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
SG165139A1 (en) * 2000-07-17 2010-10-28 Freescale Semiconductor Inc Method of preparing crystalline alkaline earth metal oxides on a si substrate
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
EP1176230A1 (en) * 2000-07-26 2002-01-30 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on an Si substrate
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
KR100693781B1 (ko) * 2000-10-25 2007-03-12 주식회사 하이닉스반도체 단원자층 증착법을 이용한 실리케이트 형성 방법
AU2002213173A1 (en) * 2000-11-14 2002-05-27 Motorola, Inc. Semiconductor structure having high dielectric constant material
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US20020140012A1 (en) * 2001-03-30 2002-10-03 Motorola, Inc. Semiconductor structures and devices for detecting far-infrared light and methods for fabricating same
US6908639B2 (en) * 2001-04-02 2005-06-21 Micron Technology, Inc. Mixed composition interface layer and method of forming
US20020175334A1 (en) * 2001-05-22 2002-11-28 Motorola, Inc. Optical data converter
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6806202B2 (en) * 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
DE10303875B4 (de) * 2003-01-31 2006-03-16 Technische Universität Clausthal Struktur, insbesondere Halbleiterstruktur, sowie Verfahren zur Herstellung einer Struktur
DE10340202A1 (de) * 2003-08-28 2005-04-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
JP4826971B2 (ja) * 2009-04-15 2011-11-30 日本電気株式会社 高誘電率薄膜を用いた半導体装置の製造方法
US9269580B2 (en) * 2011-06-27 2016-02-23 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225031A (en) 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
US5482003A (en) 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
DE4120258A1 (de) 1991-06-19 1992-12-24 Siemens Ag Verfahren zur herstellung einer schicht aus einem hochtemperatursupraleiter-material auf einem silizium-substrat
DE69325614T2 (de) 1992-05-01 2000-01-13 Texas Instruments Inc Pb/Bi enthaltende Oxide von hohen Dielektrizitätskonstanten unter Verwendung von Perovskiten als Pufferschicht, die keine Pb/Bi enthalten
US5514484A (en) 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
US5450812A (en) 1993-07-30 1995-09-19 Martin Marietta Energy Systems, Inc. Process for growing a film epitaxially upon an oxide surface and structures formed with the process
JP3095944B2 (ja) * 1994-06-21 2000-10-10 シャープ株式会社 酸化物結晶薄膜の製造方法及び薄膜素子
TW410272B (en) * 1996-05-07 2000-11-01 Thermoscan Lnc Enhanced protective lens cover
JPH09315897A (ja) 1996-05-31 1997-12-09 Sumitomo Electric Ind Ltd 水晶型結晶構造を有する単結晶酸化物薄膜および製造法
US6023082A (en) * 1996-08-05 2000-02-08 Lockheed Martin Energy Research Corporation Strain-based control of crystal anisotropy for perovskite oxides on semiconductor-based material
US5830270A (en) 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
US5767543A (en) 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure

Also Published As

Publication number Publication date
JP2000294554A (ja) 2000-10-20
US6241821B1 (en) 2001-06-05
EP1043426A1 (en) 2000-10-11
TW454246B (en) 2001-09-11
US20010023660A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
KR20000076851A (ko) 실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조의 제조 방법
KR20000076850A (ko) 실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조
KR100676213B1 (ko) 실리콘에 대해 안정적인 결정질의 경계면을 구비하는반도체 구조를 제작하기 위한 방법
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
US6479173B1 (en) Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
EP1069605B1 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6224669B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
JP3754897B2 (ja) 半導体装置用基板およびsoi基板の製造方法
WO2002041378A2 (en) Semiconductor structure and process for fabricating same
KR100611108B1 (ko) 박막 형성 방법
JP3095944B2 (ja) 酸化物結晶薄膜の製造方法及び薄膜素子
JPH02191320A (ja) 結晶物品及びその形成方法
US20080128813A1 (en) Semiconductor Device and Manufacturing Method Thereof
US6693033B2 (en) Method of removing an amorphous oxide from a monocrystalline surface
TW507317B (en) Semiconductor structure having high dielectric constant material
JP2000086400A (ja) 酸化物単結晶基板の製造方法、及び電子デバイス
JP2749945B2 (ja) 固相結晶成長法
JPH057358B2 (ko)
JPH0391234A (ja) 単結晶多面体およびその形成方法
JP2003188167A (ja) 半導体酸化膜の製造方法
JPH07312343A (ja) 多結晶シリコン膜の形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid