JP2007294898A - 高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子 - Google Patents

高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子 Download PDF

Info

Publication number
JP2007294898A
JP2007294898A JP2007067186A JP2007067186A JP2007294898A JP 2007294898 A JP2007294898 A JP 2007294898A JP 2007067186 A JP2007067186 A JP 2007067186A JP 2007067186 A JP2007067186 A JP 2007067186A JP 2007294898 A JP2007294898 A JP 2007294898A
Authority
JP
Japan
Prior art keywords
thin film
highly oriented
layer
oriented
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007067186A
Other languages
English (en)
Other versions
JP5230116B2 (ja
Inventor
Wenxu Xianyu
文旭 鮮于
Young-Soo Park
永洙 朴
Jun-Ho Lee
準浩 李
Hyuk Lim
赫 林
Seei Cho
世泳 趙
Huaxiang Yin
華湘 殷
Original Assignee
Samsung Electronics Co Ltd
三星電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2006-0037219 priority Critical
Priority to KR1020060037219A priority patent/KR100707215B1/ko
Application filed by Samsung Electronics Co Ltd, 三星電子株式会社 filed Critical Samsung Electronics Co Ltd
Publication of JP2007294898A publication Critical patent/JP2007294898A/ja
Application granted granted Critical
Publication of JP5230116B2 publication Critical patent/JP5230116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials

Abstract

【課題】高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子を提供する。
【解決手段】基板上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、高配向性AlN薄膜を酸化させ、AlN薄膜の表面に、高配向性Al層を形成する段階と、高配向性Al層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする高配向性シリコン薄膜を形成する方法である。
【選択図】図3C

Description

本発明は、高配向性シリコン薄膜を形成する方法、3次元半導体素子を製造する方法及び3次元半導体素子に係り、さらに詳細には、複数の層構造を有する3次元半導体素子を製造するのに適した高配向性シリコン薄膜を形成する方法、前記高配向性シリコン薄膜を利用した3次元半導体素子の製造方法、及び前記製造方法で製造された3次元半導体素子に関する。
半導体素子の高集積化に対する要求の高まりに伴い、複数のトランジスタまたはメモリ層を有する3次元半導体素子が製造されている。図1は、一般的な3次元半導体素子の断面構造を概略的に図示している。図1を参照すれば、3次元半導体素子10は、シリコン基板11上に、絶縁層12,14,16と、シリコン薄膜層13,15とをそれぞれ交互に反復的に積層した構造を有する。前記シリコン基板11とシリコン薄膜層13,15との上面には、例えば、CMOSのような薄膜トランジスタTRまたはメモリが多数形成される。そして、それぞれのシリコン層11,13,15は、伝導性プラグ17を介して電気的に接続される。
前述のような構造の3次元半導体素子を製造するためには、絶縁層12,14上に、積層されたシリコン薄膜層13,15が十分なサイズの電荷移動度(mobility)を有さねばならない。従って、前記シリコン薄膜層13,15は、ほぼ単結晶に近い高配向性シリコン薄膜で製造される必要がある。しかし、現在のところ、絶縁層上に配向が制御されたシリコン薄膜をエピタキシャル成長させる技術は開発されていない。
絶縁層上に電荷移動度が高いシリコン薄膜を形成するために、従来では、絶縁層12,14上に、非晶質シリコンまたは多結晶シリコンをまず形成した後、レーザアニーリング技術を介して単結晶シリコンとして再結晶化するか、または伝導性プラグ17を中心として側傍にシリコン薄膜を成長させたり、個別的に形成された単結晶シリコン薄膜を絶縁層12,14に接合(bonding)する方法が使用された。しかし、前述のような従来の方法は、過度に高温で行われたり、または多くの時間がかかり、また製造コストの非常に高いという問題がある。さらに、配向が完全に制御され難く、たとえ数が少ないとしても、依然として粒界が存在するという問題がある。
一方、非特許文献1に、エピタキシャル成長法により、γ−Al層上に<100>方向に配向されたシリコン層を形成する技術が開示されている。前記論文に開示された従来の技術によれば、図2に図示されているように、<001>方向に配向されたシリコン基板21上に、Al層22を形成すれば、前記Alも、やはり<001>方向に配向されたγ−Alになる。そして、前記γ−Al層22上にさらにシリコン層23をエピタキシャル成長させれば、前記シリコン層23は、<001>方向に配向された状態となる。従って、図2に図示されているように、γ−Al層22,24と100−シリコン層23,25とを続けて反復的に積層して形成できる。これは、γ−Al結晶と100−シリコン結晶との格子不整合(lattice mismatch)がわずか2.4%〜3.5%にしかならないために、可能なことである。
しかし、前記従来の技術の場合、<001>方向にすでに配向されているシリコン基板21を必要とする。従って、図1に図示されている3次元半導体素子のように、絶縁層上にシリコン薄膜を形成するには、前記従来の技術を利用し難い。
Japan J. Appl. Phys. Vol. 34(1995) pp.831-835
本発明は、前述のような従来技術の問題点を改善し、低温製造工程が可能であり、一般的な半導体製造工程と互換され、シリコン薄膜の配向を制御できる高配向性シリコン薄膜を形成する方法を提供することを目的とする。
また、本発明の他の目的は、前記高配向性シリコン薄膜を利用して3次元半導体素子を製造する方法、及び前記製造方法により製造された3次元半導体素子を提供することである。
本発明の一類型による高配向性シリコン薄膜を形成する方法は、基板上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、前記高配向性Al層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする。
本発明の良好な実施形態によれば、前記基板は、Si、並びに、SiO、Si、Al及び他の絶縁体材料のうち、少なくとも1つの材料を利用して形成されうる。
例えば、前記高配向性AlN薄膜は、前記基板でc軸配向されたことを特徴とする。望ましくは、前記高配向性AlN薄膜は、<002>方向に配向されることが望ましい。
前記高配向性AlN薄膜は、スパッタリング法、MOCVD(Metal Organic Chemical Vapor Deposition)法、PVD(Physical Vapor Deposition)法、またはCVD(Chemical Vapor Deposition)法により形成されうる。
一方、前記高配向性Al層は、酸素またはオゾンの雰囲気で、前記高配向性AlN薄膜を熱酸化(thermal oxidation)させて形成できる。
その場合、前記高配向性Al層は、γ−Al構造及びα−Al構造のうちいずれか1つの構造であるか、またはγ−Al構造とα−Al構造とが混合された構造でありうる。
前記熱酸化は500℃〜1,000℃の温度で行われることが望ましい。
例えば、前記高配向性Al層は、<001>方向に配向されたことを特徴とする。
前記高配向性Al層を形成した後には、前記高配向性Al層の表面を洗浄する段階をさらに含む。このとき、前記表面の洗浄は、希釈HF溶液により行われうる。
また、前記シリコン薄膜を成長させる段階は、UHV-CVD(Ultra-High Vacuum Chemical Vapor Deposition)法、LPCVD(Low Pressure Chemical VaporDeposition)法またはMBE(Molecular Beam Epitaxy)法で行われうる。
例えば、前記シリコン薄膜は、<001>方向に配向されたことを特徴とする。
一方、本発明の他の類型による半導体素子の製造方法は、基板上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、前記高配向性Al層上に、シリコン薄膜を成長させる段階と、前記シリコン薄膜上に電子素子を形成する段階とを含むことを特徴とする。
また、本発明のさらに他の類型による3次元半導体素子の製造方法は、第1電子素子が形成されたシリコン基板上に、層間絶縁膜を形成する段階と、前記層間絶縁膜上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、前記高配向性Al層上に高配向性シリコン薄膜を成長させる段階と、前記高配向性シリコン薄膜上に第2電子素子を形成する段階とを含むことを特徴とする。
本発明によれば、前記層間絶縁膜は、SiO、Si及びAlのうち、少なくとも一つを含むことができる。
前記3次元半導体素子の製造方法は、また、前記第2電子素子の形成された高配向性シリコン薄膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、前記高配向性Al層上に高配向性シリコン薄膜を成長させる段階と、前記高配向性シリコン薄膜上に第3電子素子を形成する段階とを反復することを特徴とする。
本発明の望ましい実施形態によれば、AlN層をバッファ層として使用することにより、絶縁層上に高配向のシリコン薄膜を形成することが可能である。さらに、本発明による高配向シリコン薄膜の形成方法は、低温工程が可能であり、既存の半導体製造工程と互換されうる。従って、本発明を利用すれば、3次元半導体素子を従来に比べて簡単であり、かつ低コストで製造することが可能である。
前述のように、すでに特定方向に配向されているシリコン層上に、高配向性γ−Al層を形成した後、前記高配向性γ−Al層上にシリコンをエピタキシャル成長させることにより、高配向性シリコン薄膜を形成する技術は公知である。しかし、まだ、絶縁層上に高配向性シリコン薄膜をエピタキシャル成長させる技術は開発されていない。本発明の発明者は、絶縁層上にAlNをバッファ層として積層することにより、高配向性シリコン薄膜を形成することが可能であることを発見した。
図3Aないし図3Cの断面図は、本発明による高配向性シリコン薄膜の製造工程を順次に図示している。
まず、図3Aに図示されているように、シリコン基板31上に、絶縁層としてSiO層32を形成し、その上に、特定の方向に配向された高配向性AlN薄膜33を形成する。ここで、シリコン基板31とSiO層32は、図1に図示されている3次元半導体素子のシリコン基板11と絶縁層12とに対応するように、例示的に図示されている。しかし、AlN薄膜33を形成するための観点だけから見るならば、シリコン基板31なしに、SiO層32を基板として使用することもできる。また、SiO以外に、他の材料、例えば、SiまたはAlを絶縁層32として使用したり、または前述のような材料のうち、少なくとも一つを複合的に積層して絶縁層32として使用することも可能である。必要によっては、基板31がシリコンでない他の半導体材料、または絶縁体材料からなっても、AlN薄膜33の形成には影響を与えない。
本発明の良好な実施形態によれば、前記AlN薄膜33は、例えば、スパッタリング法、MOCVD法、PVD法またはCVD法などで形成されうる。このような方法で、SiOまたはSi上に形成されたAlN薄膜33は、基板31に垂直方向に、すなわち、c軸方向に非常に均一に配向されるということが確認された。図4は、室温で窒素(N)ガスとアルゴン(Ar)ガスとをそれぞれおよそ39sccmと6sccmとの流量で流しつつ、約7,000WのACパワーを使用してスパッタリング法により形成されたAlN薄膜33の配向を示すXRD(X-Ray Deffraction)グラフである。図2のグラフから分かるように、AlN薄膜33は、c軸配向であるために、<002>方向と<004>方向とでのみピークを示している。特に、<002>方向で非常に大きいピークを示しており、ほぼ<002>方向に配向されているということが分かる。
一方、AlN薄膜33の厚さは、特別に制限されるものではないが、3次元半導体素子の製造を考慮するとき、できる限り薄いのがよい。しかし、通常AlN薄膜33の厚さが厚いほど配向が均一であるという点を考慮し、AlN薄膜33の厚さは、30nm〜500nmほどが適当である。
次に、図3Bに図示されているように、前記高配向性AlN薄膜33を酸化させ、AlN薄膜33の表面に、高配向性γ−Al層またはα−Al層34を形成する。例えば、前記高配向性γ−Al層またはα−Al層34は、酸素またはオゾンの雰囲気で、高配向性AlN薄膜33を500℃〜1,000℃ほどの温度に加熱して熱酸化させることにより、簡単に形成されうる。ここで、加熱温度は、前記範囲内でできる限り高いことが望ましい。それにより、AlN薄膜33の表面から窒素(N)が抜け、その代わりに酸素(O)がアルミニウム(Al)と結合し、Alが形成される。このとき、加熱温度及び加熱時間により、γ−Al層またはα−Al層が形成され、またはγ−Alとα−Alとが混合された層が形成されることもある。しかし、いかなる場合でも、シリコン薄膜35を成長させる後の過程には、大きい影響を与えない。このように形成されたAlは、短距離規則性(short-range order)を有する結晶質であり、AlN薄膜33と同様に、基板31にほぼ垂直なc軸方向に配向される。例えば、このときのAlは、<001>方向に配向されたγ−Alまたはα−Alになる。
前述のような方法により、高配向性AlN薄膜33上に、高配向性γ−Al層またはα−Al層34を形成した後には、前記高配向性γ−Al層またはα−Al層34の表面を、例えば、希釈HF溶液で洗浄し、残余不純物を除去する。
最後に、図3Cに図示されているように、前記高配向性γ−Al層またはα−Al層34上にシリコン薄膜35を成長させる。前述のように、高配向性γ−Al層上にシリコンをエピタキシャル成長させることにより、高配向性シリコン薄膜を形成する技術は公知である。γ−Al結晶と100−シリコン結晶との格子不整合がわずか2.4%〜3.5%に過ぎないために、高配向性γ−Al層上にシリコンをエピタキシャル成長させれば、高配向性の100−シリコン薄膜が形成されるのである。一方、前記高配向性γ−Al層よりさらに安定した結晶構造を有する高配向性α−Al層の場合にも、前記高配向性γ−Al層と同じ役割を行える。前記高配向性γ−Al層またはα−Al層34上に、シリコン薄膜35を成長させる方法は、例えば、UHV-CVD法、LPCVD法、またはMBE法を使用できる。例えば、本発明の場合、UHV-CVD装備を利用し、およそ10−3torrの圧力下で、約550℃〜800℃の温度でSiH雰囲気においてシリコン薄膜35を成長させることができた。
前述のように、本発明の望ましい実施形態によれば、AlN層をバッファ層として使用することにより、絶縁層上にもシリコン薄膜を形成することが可能になった。従って、本発明を利用し、高配向性シリコン薄膜を複数層に形成すれば、薄膜トランジスタまたはメモリのような電子素子が多層に形成される3次元半導体素子を、従来に比べて簡単であり、かつ低コストで製造することが可能である。
図5は、本発明により、高配向性シリコン薄膜を複数層に形成した構造を図示する断面図である。図5に図示されているように、シリコン基板100上に、層間絶縁膜(ILD)としてSiO層111を積層し、その上に、順次に高配向性AlN薄膜112、高配向性γ−Al層113及びシリコン薄膜114を形成する。ここで、前記SiO層111、高配向性AlN薄膜112、高配向性γ−Al層113及びシリコン薄膜114は、第1層110をなす。一方、層間絶縁膜としては、SiO層の代わりに、SiやAlを使用することもできる。また、本発明によれば、前記シリコン薄膜114上に、さらにSiO層121、高配向性AlN薄膜122、高配向性γ−Al層123及びシリコン薄膜124からなる第2層120を形成することが可能である。図示されていないが、前記シリコン薄膜124上に、続けて反復的に第3層、第4層を積層することが可能である。
図1に図示されているような3次元半導体素子は、図6に図示されている構造で、前記シリコン基板100の上面と、シリコン薄膜114,124の上面とに、例えば、CMOSのような薄膜トランジスタ、またはメモリのような電子素子を形成することによって製造されうる。さらに具体的に、シリコン基板100の特定領域を公知の方法でn−不純物及びp−不純物でドーピングし、2つのドーピング領域間にゲート絶縁層(図示せず)とゲート電極(図示せず)とを形成することにより、前記シリコン基板100上に薄膜トランジスタまたはメモリのような電子素子を形成できる。その後、薄膜トランジスタまたはメモリのような電子素子の形成されたシリコン基板100上に、SiO層111、高配向性AlN薄膜112、高配向性γ−Al層113及びシリコン薄膜114を順次に形成した後、前記シリコン薄膜114の上面に前記と同じ方法でさらに薄膜トランジスタまたはメモリのような電子素子を形成できる。このような過程を反復することにより、3次元半導体素子を形成することが可能である。
これまで、γ−Al層上にシリコン薄膜をエピタキシャル成長することについてのみ説明したが、前記γ−Al層上には、シリコン薄膜だけではなく、GaN、Feのような他の半導体薄膜を成長させることも可能である。従って、本発明によれば、必要により、シリコン薄膜だけではなく、他の薄膜材料により形成された多層膜を形成することが可能である。
本発明の高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子は、例えば、半導体関連の技術分野に効果的に適用可能である。
3次元半導体素子の一般的な構造を概略的に図示する断面図である。 高配向性シリコン薄膜を形成するための従来の構造を、例示的に図示する断面図である。 本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。 本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。 本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。 <002>方向に配向されたAlN薄膜のXRDグラフである。 本発明により、高配向性シリコン薄膜を複数層に形成した構造を図示する断面図である。
符号の説明
10 3次元半導体素子
11,21,31,100 シリコン基板
12,14,16 絶縁層
13,15,23,25 シリコン層
17 プラグ
22,24,34,113,123 γ−Al
32,111,121 絶縁(SiO)層
33,112,122 AiN薄膜
35,114,124 シリコン薄膜
110 第1層
120 第2層
TR 薄膜トランジスタ

Claims (30)

  1. 基板上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、
    前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、
    前記高配向性Al層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする高配向性シリコン薄膜の形成方法。
  2. 前記基板は、Si、並びに、SiO、Si、Al及び他の絶縁体材料のうち、少なくとも1つの材料を利用して形成されることを特徴とする請求項1に記載の高配向性シリコン薄膜の形成方法。
  3. 前記高配向性AlN薄膜は、前記基板でc軸配向されたことを特徴とする請求項1に記載の高配向性シリコン薄膜の形成方法。
  4. 前記高配向性AlN薄膜は、<002>方向に配向されたことを特徴とする請求項3に記載の高配向性シリコン薄膜の形成方法。
  5. 前記高配向性AlN薄膜は、スパッタリング法、MOCVD法、PVD法またはCVD法により形成されることを特徴とする請求項3に記載の高配向性シリコン薄膜の形成方法。
  6. 前記高配向性Al層は、酸素またはオゾンの雰囲気で、前記高配向性AlN薄膜を熱酸化させて形成されることを特徴とする請求項1に記載の高配向性シリコン薄膜の形成方法。
  7. 前記高配向性Al層は、γ−Al構造及びα−Al構造のうちいずれか1つの構造であるか、またはγ−Al構造とα−Al構造とが混合された構造であることを特徴とする請求項6に記載の高配向性シリコン薄膜の形成方法。
  8. 前記熱酸化が500℃〜1,000℃の温度で行われることを特徴とする請求項6に記載の高配向性シリコン薄膜の形成方法。
  9. 前記高配向性Al層は、<001>方向に配向されたことを特徴とする請求項6に記載の高配向性シリコン薄膜の形成方法。
  10. 前記高配向性Al層を形成した後に、前記高配向性Al層の表面を洗浄する段階をさらに含むことを特徴とする請求項6に記載の高配向性シリコン薄膜の形成方法。
  11. 前記表面の洗浄は、希釈HF溶液で行われることを特徴とする請求項10に記載の高配向性シリコン薄膜の形成方法。
  12. 前記シリコン薄膜を成長させる段階は、UHV-CVD法、LPCVD法またはMBE法により行われることを特徴とする請求項1に記載の高配向性シリコン薄膜の形成方法。
  13. 前記シリコン薄膜は、<001>方向に配向されたことを特徴とする請求項12に記載の高配向性シリコン薄膜の形成方法。
  14. 基板上に一定の方向に配向された高配向性AlN薄膜を形成する段階と、
    前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、
    前記高配向性Al層上に、シリコン薄膜を成長させる段階と、
    前記シリコン薄膜上に電子素子を形成する段階とを含むことを特徴とする半導体素子の製造方法。
  15. 前記基板は、Si、並びに、SiO、Si、Al及び他の絶縁体材料のうち、少なくとも1つの材料を利用して形成されることを特徴とする請求項14に記載の半導体素子の製造方法。
  16. 第1電子素子が形成されたシリコン基板上に、層間絶縁膜を形成する段階と、
    前記層間絶縁膜上に、一定の方向に配向された高配向性AlN薄膜を形成する段階と、
    前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、
    前記高配向性Al層上に、高配向性シリコン薄膜を成長させる段階と、
    前記高配向性シリコン薄膜上に、第2電子素子を形成する段階とを含むことを特徴とする3次元半導体素子の製造方法。
  17. 前記層間絶縁膜はSiO、Si及びAlのうち少なくとも一つを含むことを特徴とする請求項16に記載の3次元半導体素子の製造方法。
  18. 前記高配向性AlN薄膜は、前記基板でc軸配向されたことを特徴とする請求項16に記載の3次元半導体素子の製造方法。
  19. 前記高配向性AlN薄膜は、<002>方向に配向されたことを特徴とする請求項18に記載の3次元半導体素子の製造方法。
  20. 前記高配向性AlN薄膜は、スパッタリング法、MOCVD法、PVD法またはCVD法により形成されることを特徴とする請求項18に記載の3次元半導体素子の製造方法。
  21. 前記高配向性Al層は、酸素またはオゾンの雰囲気で、前記高配向性AlN薄膜を熱酸化させて形成されることを特徴とする請求項16に記載の3次元半導体素子の製造方法。
  22. 前記高配向性Al層は、γ−Al構造及びα−Al構造のうちいずれか1つの構造であるか、またはγ−Al構造とα−Al構造とが混合された構造であることを特徴とする請求項21に記載の3次元半導体素子の製造方法。
  23. 前記熱酸化が500℃〜1,000℃の温度で行われることを特徴とする請求項21に記載の3次元半導体素子の製造方法。
  24. 前記高配向性Al層は、<001>方向に配向されたことを特徴とする請求項21に記載の3次元半導体素子の製造方法。
  25. 前記高配向性Al層を形成した後に、前記高配向性Al層の表面を洗浄する段階をさらに含むことを特徴とする請求項21に記載の3次元半導体素子の製造方法。
  26. 前記表面の洗浄は、希釈HF溶液で行われることを特徴とする請求項25に記載の3次元半導体素子の製造方法。
  27. 前記シリコン薄膜を成長させる段階は、UHV-CVD法、LPCVD法またはMBE法で行われることを特徴とする請求項16に記載の3次元半導体素子の製造方法。
  28. 前記シリコン薄膜は、<001>方向に配向されたことを特徴とする請求項27に記載の3次元半導体素子の製造方法。
  29. 前記第2電子素子の形成された高配向性シリコン薄膜上に、層間絶縁膜を形成する段階と、
    前記層間絶縁膜上に、一定の方向に配向された高配向性AlN薄膜を形成する段階と、
    前記高配向性AlN薄膜を酸化させ、AlN薄膜の表面に高配向性Al層を形成する段階と、
    前記高配向性Al層上に、高配向性シリコン薄膜を成長させる段階と、
    前記高配向性シリコン薄膜上に、第3電子素子を形成する段階とを反復することを特徴とする請求項16に記載の3次元半導体素子の製造方法。
  30. 請求項16に記載の3次元半導体素子の製造方法により製造されたことを特徴とする3次元半導体素子。
JP2007067186A 2006-04-25 2007-03-15 高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子 Active JP5230116B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2006-0037219 2006-04-25
KR1020060037219A KR100707215B1 (ko) 2006-04-25 2006-04-25 고배향성 실리콘 박막 형성 방법, 3d 반도체소자 제조방법 및 3d 반도체소자

Publications (2)

Publication Number Publication Date
JP2007294898A true JP2007294898A (ja) 2007-11-08
JP5230116B2 JP5230116B2 (ja) 2013-07-10

Family

ID=37772798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007067186A Active JP5230116B2 (ja) 2006-04-25 2007-03-15 高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子

Country Status (5)

Country Link
US (1) US8097499B2 (ja)
EP (1) EP1850373B1 (ja)
JP (1) JP5230116B2 (ja)
KR (1) KR100707215B1 (ja)
CN (1) CN101064258B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389313B2 (en) * 2006-09-29 2013-03-05 Toyoda Gosei Co., Ltd. Deposition method of III group nitride compound semiconductor laminated structure
US8466447B2 (en) 2009-08-06 2013-06-18 Alliance For Sustainable Energy, Llc Back contact to film silicon on metal for photovoltaic cells
US20110030773A1 (en) * 2009-08-06 2011-02-10 Alliance For Sustainable Energy, Llc Photovoltaic cell with back-surface reflectivity scattering
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
EP2832900B8 (en) * 2012-03-28 2019-09-11 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminated substrate of silicon single crystal and group iii nitride single crystal with off angle
CN104247173B (zh) * 2012-06-29 2015-06-24 松下电器产业株式会社 氮化物半导体发光元件
CN103014622A (zh) * 2012-12-11 2013-04-03 常州大学 一种高取向AlN薄膜的制备方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
CN105977136A (zh) * 2016-05-27 2016-09-28 清华大学 半导体结构以及制备半导体结构的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228874A (en) * 1990-02-05 1991-10-09 Hitachi Metals Ltd Production of ceramic substrate
JPH0480945A (en) * 1990-07-24 1992-03-13 Toshiba Corp Manufacture of semiconductor device
JPH05102189A (ja) * 1991-08-13 1993-04-23 Fujitsu Ltd 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法
JPH082998A (ja) * 1994-06-15 1996-01-09 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜及びその製造方法
JPH09295893A (ja) * 1996-04-30 1997-11-18 Makoto Ishida Soi構造体の製造方法
JPH11233440A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 半導体装置
JP2004111883A (ja) * 2002-09-20 2004-04-08 Tokyo Inst Of Technol 薄膜素子およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120037B (en) * 1982-03-11 1987-11-18 Nobuo Mikoshiba Surface acoustic wave device
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
KR20020031379A (ko) * 1999-07-07 2002-05-01 마츠시타 덴끼 산교 가부시키가이샤 적층체, 적층체의 제조방법 및 반도체소자
JP2001196896A (ja) 2000-01-11 2001-07-19 Seiko Epson Corp 表面弾性波素子
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3856300B2 (ja) * 2002-03-11 2006-12-13 ソニー株式会社 半導体レーザ素子
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
JP2004152814A (ja) * 2002-10-29 2004-05-27 Toyota Motor Corp 半導体素子用基板とその製造方法
KR101124503B1 (ko) * 2005-06-24 2012-03-15 삼성전자주식회사 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228874A (en) * 1990-02-05 1991-10-09 Hitachi Metals Ltd Production of ceramic substrate
JPH0480945A (en) * 1990-07-24 1992-03-13 Toshiba Corp Manufacture of semiconductor device
JPH05102189A (ja) * 1991-08-13 1993-04-23 Fujitsu Ltd 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法
JPH082998A (ja) * 1994-06-15 1996-01-09 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜及びその製造方法
JPH09295893A (ja) * 1996-04-30 1997-11-18 Makoto Ishida Soi構造体の製造方法
JPH11233440A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 半導体装置
JP2004111883A (ja) * 2002-09-20 2004-04-08 Tokyo Inst Of Technol 薄膜素子およびその製造方法

Also Published As

Publication number Publication date
CN101064258B (zh) 2012-04-25
EP1850373B1 (en) 2017-06-14
JP5230116B2 (ja) 2013-07-10
EP1850373A3 (en) 2010-02-03
CN101064258A (zh) 2007-10-31
EP1850373A2 (en) 2007-10-31
US8097499B2 (en) 2012-01-17
US20070246802A1 (en) 2007-10-25
KR100707215B1 (ko) 2007-04-13

Similar Documents

Publication Publication Date Title
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子
TWI494973B (zh) 使用氨預流在矽基板上的氮化鋁成核方法
JP6737983B2 (ja) 応力を緩和するアモルファスSiO2中間層
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP4249184B2 (ja) 窒化物半導体成長用基板
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
JP2005294794A (ja) 窒化ガリウム系半導体発光素子
JP2008034834A (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
TW201737462A (zh) 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構
TW200941559A (en) Semiconductor substrate and method of making same
JP6141627B2 (ja) シリコン基板上にGaN層を形成する方法およびGaN基板
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法
TW201133561A (en) Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
KR100611108B1 (ko) 박막 형성 방법
US20190198313A1 (en) Flexible Single-Crystal Semiconductor Heterostructures and Methods of Making Thereof
TW201135886A (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP2002299267A (ja) 半導体基板の製造方法
TWI443062B (zh) 局部隔離漸進加寬奈米柱以製造平坦基底之製造方法
KR100611061B1 (ko) 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법
WO2021079745A1 (ja) 半導体基板の製造方法及び半導体基板
JP4208078B2 (ja) InN半導体及びその製造方法
JP2013161932A (ja) 半導体装置の製造方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

R150 Certificate of patent or registration of utility model

Ref document number: 5230116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250