JPH0738160A - 超電導複合薄膜の製造方法 - Google Patents

超電導複合薄膜の製造方法

Info

Publication number
JPH0738160A
JPH0738160A JP5182866A JP18286693A JPH0738160A JP H0738160 A JPH0738160 A JP H0738160A JP 5182866 A JP5182866 A JP 5182866A JP 18286693 A JP18286693 A JP 18286693A JP H0738160 A JPH0738160 A JP H0738160A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
superconducting
film
crystallinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5182866A
Other languages
English (en)
Other versions
JP3485601B2 (ja
Inventor
Iwao Tako
巌 多湖
Masao Nakao
昌夫 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP18286693A priority Critical patent/JP3485601B2/ja
Publication of JPH0738160A publication Critical patent/JPH0738160A/ja
Application granted granted Critical
Publication of JP3485601B2 publication Critical patent/JP3485601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 酸化物超電導薄膜12上に化合物半導体薄膜
を双方の層に損傷なく形成し、良好な超電導体−半導体
積層構造あるいは超電導体−半導体接合を有する超電導
複合薄膜を提供する。 【構成】 Bi系酸化物超電導体で構成した薄膜12上
にこの結晶性を劣化させないIII−V族化合物半導体で
構成し、0〜200℃程度の成膜温度で結晶化して第1
の半導体薄膜13を積層形成し、この上にInP等の元
素から構成された第2の半導体薄膜14を200〜35
0℃程度の成膜温度で結晶化して積層形成する。更に薄
膜12と薄膜13との間に、バッファ層を介在させる工
程を設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、酸化物超電導薄膜を用
いる超電導電子デバイスの作製の中で特に超電導体−半
導体積層構造、あるいは、超電導体−半導体境界の特性
を要求する高品位の酸化物超電導薄膜の製造方法に関す
る。
【0002】
【従来の技術】酸化物超電導体のデバイス化の研究開発
が進むにつれ、半導体など超電導体とは異なる物性を有
する材料との複合化、中でも、半導体基板上に超電導体
薄膜を積層形成する技術などが試みられている。
【0003】一般に、シリコン単結晶基板からなる半導
体基板上に酸化物超電導体を成長させる場合、高温処理
の工程が入ることで超電導物質と基板材料であるシリコ
ンとが反応し、良好な超電導体−半導体境界を得ること
が困難となる。この場合、半導体基板上にフッ化物バッ
ファ層を積層し、その上に酸化物超電導薄膜を積層成長
させ、超電導体−半導体間の不必要な反応を抑えること
ができる(特開平2−175860号公報参照)。
【0004】一方、酸化物超電導体上に半導体を形成す
る場合、次の方法が知られている。図2に示すガリウム
−ヒ素化合物半導体(以下、GaAs)2段階成長法で
は、まず、第1工程(図2(a)、(b))で、酸化マ
グネシウム(以下、MgO)等の基板21に形成した酸
化物超電導薄膜22上に0〜200℃程度の比較的低温
で第1のGaAs薄膜23を積層し、第2工程(図2
(c))で200〜350℃程度の比較的高温で再び第
2のGaAs薄膜24を積層する。
【0005】GaAsの成膜温度は一般的に450〜6
00℃であり、200〜350℃程度の低い成膜温度で
は、結晶性の高いGaAs薄膜を形成することはできな
い。しかし、真空中で400℃程度の高温で処理した場
合、下地の酸化物超電導薄膜を劣化させる影響を及ぼ
す。
【0006】図3(a)〜(c)は、MgO基板上にそ
れぞれ同じ成膜条件下で積層形成したビスマス系(以
下、Bi系)酸化物超電導薄膜の200℃及び400℃
で熱処理を行った時のX線構造解析の結果を示す。図3
(a)は、処理前(as−depo)のX線回折を示
す。Bi系の酸化物超電導薄膜の結晶性は、真空中で2
00℃程度で処理を行っても、図3(b)に示す如く、
処理前(図3(a))に比べて、Bi系酸化物超電導薄
膜の反射強度を示すピーク(Bi)にほとんど変化は見
られない。しかし、真空中で400℃を越える温度下で
熱処理を行うと、図3(c)に示す如く、BiBi系酸
化物超電導薄膜のピークが減少する。即ち、Bi系酸化
物超電導薄膜は、真空中での400℃程度の熱工程によ
り、その結晶性が阻害されてしまうことを示唆する。こ
のように、高温処理を伴う積層工程では、下地の超電導
層の結晶性を損なう危険性を伴う。
【0007】また、比較的低温で結晶性の高いGaAs
薄膜を形成する方法として、マイグレイション・エンハ
ンスト・エピタキシー法(MEE)があるが、この場
合、GaAs薄膜を成長させるために結晶性の高いGa
Asからなるイニシャル・ステージを必要とする。
【0008】さらに、酸化物超電導薄膜上に積層形成す
る化合物半導体膜の材料として、GaAsの他にインジ
ウム−ヒ素化合物半導体(以下、InAs)を用いても
同様に2段階成長法を用いることができる。一般にIn
Asの成膜温度は一般的に300〜500℃とGaAs
のそれに比べ低く、200〜350℃程度の成膜温度
で、結晶性の高いInAs薄膜を酸化物超電導体上に積
層できることが期待できる。
【0009】図4(b)は、Bi系の酸化物超電導薄膜
上に200℃の成膜温度でInAs薄膜を積層形成した
時の超電導体層のX線構造解析の結果を示す。図4
(a)は、図4(b)と同条件で成膜した超電導体層の
み(as−depo)のX線回折を示す。図4(b)に
示す如く、InAs薄膜を比較的低い成膜温度(200
℃)で積層形成したにもかかわらず、超電導層(Bi)
の結晶性が著しく劣化している。そのため、InAs薄
膜を酸化物超電導薄膜上に直接積層することでは高い結
晶性の超電導複合薄膜を得ることは困難である。
【0010】このように、2段階成長法による酸化物超
電導上に化合物半導体を積層する超電導複合薄膜の製造
方法があったが、下地の超電導薄膜層に悪影響を及ぼす
など、双方の層の結晶性の高い高品位な複合薄膜を作製
することが困難であった。
【0011】
【発明が解決しようとする課題】本発明は、以上の問題
を鑑み、酸化物超電導薄膜上に化合物半導体薄膜を双方
の層に損傷なく形成し、良好な超電導体−半導体積層構
造あるいは超電導体−半導体接合を有する超電導複合薄
膜を提供するものである。
【0012】
【課題を解決するための手段】本発明は、酸化物超電導
薄膜上に第1の半導体薄膜を積層形成する工程と、前記
第1の半導体薄膜上に第2の半導体薄膜を積層形成する
工程と、を順に備えたことを特徴とする超電導複合薄膜
の製造方法であって、前記第1の半導体薄膜は、前記酸
化物超電導薄膜の結晶性を劣化させない材料から構成さ
れ、0〜200℃程度の成膜温度で結晶化して積層形成
されること、前記第2の半導体薄膜は、前記第1の半導
体薄膜とは異なる構成元素から構成され、200〜35
0℃程度の成膜温度で結晶化して積層形成されること、
を特徴とする。
【0013】さらに、本発明は、上記酸化物超電導薄膜
と上記第1の半導体薄膜との間に、バッファ層を介在さ
せる工程を設けたこと、また、上記酸化物超電導薄膜を
Bi系酸化物超電導体で構成すること、また、上記第1
の半導体薄膜をIII−V族化合物半導体で構成するこ
と、また、上記第2の半導体薄膜をインジウム−リン化
合物半導体(以下、InP)薄膜またはInAs薄膜ま
たはインジウム−アンチモン化合物半導体(以下、In
Sb)薄膜で構成することを特徴とする。
【0014】
【作用】本発明によれば、Bi系等の酸化物超電導薄膜
上に形成する第1の半導体薄膜に、III−V族化合物半
導体薄膜のうち、GaAs等の下地の超電導層の結晶性
を劣化させる影響の少ない材料を、また、第1の半導体
薄膜上に積層形成する第2の半導体薄膜に、比較的低い
成膜温度で結晶化する材料であって、特にInPまたは
InAsまたはInSbのうちいずれか一種を、選択す
るため、第1の半導体薄膜の材料、即ち、III−V族化
合物半導体薄膜と第2の半導体薄膜の格子整合性が高
く、かつ、下地の酸化物超電導層を劣化させる影響が少
ない条件(積層薄膜の材料種及びその成膜温度)での積
層形成が可能となる。
【0015】
【実施例】本発明は、基板上の超電導薄膜上に2種の異
なる材料からなる半導体薄膜を順次積層形成する、言わ
ばヘテロ2段階成長による超電導複合薄膜の製造方法で
ある。即ち、超電導薄膜上に超電導層の結晶性を劣化さ
せない第1の半導体材料、さらに、この上に超電導層の
結晶性を劣化させない程度の成膜温度で積層形成できる
第2の半導体材料を順次積層形成することで行うことを
特徴としている。
【0016】図1は、本発明の超電導複合薄膜の製造方
法の一実施例を示す工程別断面図である。図1において
11は酸化物超電導薄膜12を成膜するための基板であ
る。
【0017】まず、第1工程(図1(a))では、基板
11上に酸化物超電導薄膜12を形成する。酸化物超電
導薄膜12は、分子線エピタキシー法(以下、MBE)
等によりMgO基板あるいはチタン酸ストロンチウム
(SrTiO3;以下、STO)やチタン酸バリウム
(BaTiO3)等の基板上に成膜される。酸化物超電
導薄膜12の成膜方法としては、上記MBE等の真空蒸
着の他、化学蒸着(以下、CVD)、スパッタ法があ
る。本実施例では、通常の分子線エピタキシー装置に
て、MgO基板を基板11に、また、酸化ビスマス、金
属ストロンチウム、金属カルシウム及び銅をそれぞれ蒸
発源に用いビスマス系(以下、Bi系)の酸化物超電導
薄膜12(Bi−Sr−Ca−Cu−O)を成膜した。
この時、酸化物超電導薄膜12の膜厚はおよそ1000
Å程度に制御した。
【0018】第2工程(図1(b))では、酸化物超電
導薄膜12上に第1の半導体薄膜13を成膜する。この
第1の半導体薄膜13の材料としては、III−V族化合
物半導体が好ましく、次工程(第3の工程)でこの上に
積層形成される第2の半導体薄膜の材料との格子整合性
の良いもの、また、その成膜時に下地の超電導層の結晶
性を損なわぬよう、比較的低温で積層形成できる材料を
選択しなければならない。
【0019】図4(c)は、Bi系酸化物超電導薄膜
(図4(a))上に200℃の成膜温度でGaAs薄膜
を極薄に積層形成し、下地の超電導層に及ぼすGaAs
の影響をInAs薄膜を同様に積層した場合(図4
(b))と比較して示したX線構造解析の結果である。
この時、図3(a)及び(b)に示す如く、200℃程
度の熱処理では超電導層の結晶性にほとんど劣化は認め
られないことから、成膜時の熱工程の影響はほとんどな
いと考えられる。さらに、図4(c)に示す如く、熱処
理前(図4(a))に比べ、Bi系酸化物超電導薄膜の
結晶性に、ほとんど劣化は認められない。従って、Ga
AsはInAsの場合(図4(b))に比べ、Bi系酸
化物超電導体の結晶性に及ぼす影響は少ないことが示唆
される。
【0020】本実施例では、この結果を考慮し、第1の
半導体薄膜の材料にGaAsを選択し、通常のMBEに
より成膜した。この時、成膜温度は0〜200℃の比較
的低温に制御しなければならなく、本実施例では、20
0℃で行った。また、膜厚は100Å程度に制御して成
膜した。第1の半導体薄膜13の成膜は、上記MBE等
の真空蒸着の他、CVD、スパッタ法により行ってもよ
い。
【0021】第2工程において、酸化物超電導薄膜12
と第1の半導体薄膜13の間にフッ化物薄膜等からなる
バッファ層を介在させてもよい。このバッファ層は、超
電導−半導体境界における原子の拡散を抑制する等、超
電導−半導体境界面における不要な反応を抑制する働き
をする。
【0022】第3工程(図1(c))では、第1の半導
体薄膜13上に第2の半導体薄膜14を成膜する。第2
の半導体薄膜14の材料としては、下地の超電導層の結
晶性を劣化させない程度の成膜温度で結晶性良く成膜可
能な材料であること、また、第1の半導体薄膜13の材
料との格子整合性がよいことが条件となる。
【0023】第1の半導体薄膜13に使用したGaAs
とこれに積層形成するいくつかの半導体材料との格子整
合性及びその成膜温度の影響を調べたところ、InAs
との結果が良好であった。図5(a)及び(b)は、G
aAs基板にInAs薄膜を200℃及び350℃の成
膜温度で積層形成した時を比較して示したX線構造解析
の結果である。図5(a)及び(b)に示す如く、20
0及び350℃の成膜温度では、InAsとGaAsの
ピークの比に変化は小さく、InAsは、200〜35
0℃という成膜温度で高い結晶性の薄膜として得ること
ができる。
【0024】本実施例では、この結果を考慮し、第2の
半導体薄膜14の材料にInAsを選択し、通常のMB
Eにより成膜した。この時、成膜温度を200℃とし、
膜厚を1000Åに制御した。第2の半導体薄膜14の
成膜方法としては、上記MBE等の真空蒸着の他、CV
D及びスパッタ法がある。第2の半導体薄膜14の材料
としては、比較的低温で結晶性良く成膜可能な材料が良
く、InAsの他、InP、InSbがあげられる。
【0025】以上の工程によりMgO基板上にBi系酸
化物超電導薄膜、GaAs薄膜、InAs薄膜を順次積
層形成して製造した超電導複合膜の超電導層のX線構造
解析の結果を図3(a)〜(c)と比較して表示したも
のを図6に示す。図6に示す如く、超電導層の結晶性
は、半導体薄膜の積層形成前、即ち図3(a)に示すM
gO基板上にBi系酸化物超電導薄膜のみを積層形成し
た場合の超電導層のX線構造解析の結果と比べ、その結
晶性がほとんど劣化していないことがわかる。さらに、
図6において、InAsのピークが観察できることか
ら、結晶性の高いInAsからなる半導体層が超電導層
上に積層形成していることが示唆される。
【0026】このようにして、MgO基板上に高い結晶
性を有するBi系酸化物超電導薄膜−InAs薄膜を主
構造とする超電導複合膜を得ることができる。この結晶
性の高い超電導複合薄膜が得られた結果は、電子顕微鏡
による断面観察によっても確認された。
【0027】このように、超電導薄膜及び半導体薄膜の
積層構造をヘテロ2段階成長により積層形成する際、超
電導薄膜に積層することで超電導層の結晶性を劣化させ
ない第1の半導体材料、超電導層の結晶性を劣化させな
い程度の成膜温度で積層形成でき、第1の半導体材料と
の格子整合性の良い他の半導体材料、適宜選択し、所望
の成膜温度で積層形成することで、下地の超電導薄膜の
結晶性を劣化させる影響が少なく、かつ結晶性良く積層
形成できる。
【0028】本発明による高品位な超電導複合薄膜は、
超電導−半導体界面特性を利用した超電導トランジスタ
・デバイスの構築の他、超電導層においてマイクロ波デ
バイスを、半導体層においてHEMT等のトランジスタ
・デバイスをそれぞれ複合構築でき、これらのデバイス
の高度集積化に期待できる。
【0029】
【発明の効果】本発明の超電導複合薄膜の製造方法によ
れば、酸化物超電導薄膜上に直接、あるいは酸化物超電
導薄膜上にバッファ層を介して、超電導層の結晶性を劣
化させない材料からなる第1の半導体薄膜、さらに、第
1の半導体との格子整合性の良く、結晶成長の温度の低
い材料からなる第2の半導体薄膜を順次、それぞれ超電
導層の結晶性を劣化させない程度の成膜温度で積層形成
することで、結晶性の良い超電導薄膜及び半導体薄膜の
複合薄膜を基板上に得ることが可能となる。
【0030】また、本発明によれば、Bi系酸化物超電
導薄膜上に半導体薄膜を形成する際、第1の半導体薄膜
にIII−V族化合物半導体薄膜、特にGaAsを使用す
ることで、下地の超電導層を劣化させる影響を低減で
き、さらに、第2の半導体薄膜に、InAsまたはIn
PまたはInSbを使用することで、III−V族化合物
半導体からなる第1の半導体薄膜との格子整合性が高
く、かつ、比較的低温での積層形成を可能にし、下地の
酸化物超電導薄膜を劣化させる影響を低減することがで
きる。
【0031】このような、結晶性の高い超電導複合薄膜
の製造方法の確立は、この構造あるいは境界面特性を利
用した超電導トランジスタ等、超電導機能素子の構築を
可能にする。
【図面の簡単な説明】
【図1】本発明の一実施例の超電導複合薄膜の製造方法
を示す工程別断面図である。
【図2】従来技術による超電導複合薄膜の製造方法を示
す工程別断面図である。
【図3】MgO基板上に形成したBi系の酸化物超電導
薄膜の200℃及び400℃の温度下で処理を行った時
のX線構造解析の結果を示す図である。
【図4】Bi系の酸化物超電導薄膜上に真空200℃の
温度下にて、GaAs及びInAs薄膜を積層形成した
時の超電導体層のX線構造解析の結果を示す図である。
【図5】GaAs膜上にInAs薄膜を200℃及び3
50℃の成膜温度で積層形成した時のX線構造解析の結
果を示す図である。
【図6】本発明の一実施例の超電導複合薄膜の製造方法
により積層形成した超電導複合薄膜のX線構造解析の結
果を示す図である。
【符号の説明】
11、21 基板 12、22 酸化物超電導薄膜 13 第1の半導体薄膜 14 第2の半導体薄膜 23 第1のGaAs薄膜 24 第2のGaAs薄膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】酸化物超電導薄膜上に第1の半導体薄膜を
    積層形成する工程と、 前記第1の半導体薄膜上に第2の半導体薄膜を積層形成
    する工程と、 を順に備えたことを特徴とする超電導複合薄膜の製造方
    法であって、 前記第1の半導体薄膜は、前記酸化物超電導薄膜の結晶
    性を劣化させない材料から構成され、0〜200℃程度
    の成膜温度で結晶化させ積層形成すること、 前記第2の半導体薄膜は、前記第1の半導体薄膜とは異
    なる構成元素から構成され、200〜350℃程度の成
    膜温度で結晶化させ積層形成すること、 を特徴とする超電導複合薄膜の製造方法。
  2. 【請求項2】上記酸化物超電導薄膜と上記第1の半導体
    薄膜との間に、バッファ層を介在させる工程を設けたこ
    とを特徴とする請求項1記載の超電導複合薄膜の製造方
    法。
  3. 【請求項3】上記酸化物超電導薄膜は、ビスマス系酸化
    物超電導体で構成されることを特徴とする請求項1また
    は2記載の超電導複合薄膜の製造方法。
  4. 【請求項4】上記第1の半導体薄膜は、III−V族化合
    物半導体で構成されることを特徴とする請求項1〜3の
    いずれか1項に記載の超電導複合薄膜の製造方法。
  5. 【請求項5】上記第2の半導体薄膜は、上記第1の半導
    体薄膜とは異なる構成元素から構成され、インジウム−
    リン化合物半導体またはインジウム−ヒ素化合物半導体
    またはインジウム−アンチモン化合物半導体で構成され
    ることを特徴とする請求項1〜4のいずれか1項に記載
    の超電導複合薄膜の製造方法。
JP18286693A 1993-07-23 1993-07-23 超電導複合薄膜の製造方法 Expired - Fee Related JP3485601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18286693A JP3485601B2 (ja) 1993-07-23 1993-07-23 超電導複合薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18286693A JP3485601B2 (ja) 1993-07-23 1993-07-23 超電導複合薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH0738160A true JPH0738160A (ja) 1995-02-07
JP3485601B2 JP3485601B2 (ja) 2004-01-13

Family

ID=16125813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18286693A Expired - Fee Related JP3485601B2 (ja) 1993-07-23 1993-07-23 超電導複合薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP3485601B2 (ja)

Also Published As

Publication number Publication date
JP3485601B2 (ja) 2004-01-13

Similar Documents

Publication Publication Date Title
EP0430737B1 (en) A superconducting thin film
JPH05235370A (ja) 電界効果トランジスタ
KR100707215B1 (ko) 고배향성 실리콘 박막 형성 방법, 3d 반도체소자 제조방법 및 3d 반도체소자
US5648321A (en) Process for manufacturing thin films by multi-layer deposition
CN1449458A (zh) 薄膜金属氧化物结构及其制造方法
US5422497A (en) Superconducting device having layered structure composed of oxide thin film and insulator thin film
JPH0354116A (ja) 複合酸化物超電導薄膜および作製方法
JP3485601B2 (ja) 超電導複合薄膜の製造方法
JP3189403B2 (ja) 超電導接合を有する素子およびその作製方法
US20020153524A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
JPH0769788A (ja) 酸化物超電導体薄膜の形成方法
JP2004514288A (ja) 高誘電率材料を含む半導体構造体
JP2546730B2 (ja) 酸化物薄膜形成用基板
KR100235799B1 (ko) 산화물 초전도체를 이용한 초전도 접합형성방법
US20020158245A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
JPH01101677A (ja) 電子装置
JPH059100A (ja) 酸化物超電導薄膜合成方法
JPH05279192A (ja) 酸化物超電導薄膜合成方法
JP2959290B2 (ja) 超伝導積層薄膜およびその製造方法
US5362709A (en) Superconducting device
US5283233A (en) Method for producing a superconductor layer of YBa2 Cu3 O7 on a sapphire substrate
JPH04280803A (ja) 酸化物薄膜の形成方法及び酸化物薄膜と絶縁物薄膜との積層体
JPH02234480A (ja) 酸化物超伝導トンネル接合素子
JP2958645B2 (ja) 酸化物超伝導素子および酸化物超伝導体薄膜の製造方法
JPH1084141A (ja) 酸化物超電導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees