JP2004221462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004221462A JP2004221462A JP2003009584A JP2003009584A JP2004221462A JP 2004221462 A JP2004221462 A JP 2004221462A JP 2003009584 A JP2003009584 A JP 2003009584A JP 2003009584 A JP2003009584 A JP 2003009584A JP 2004221462 A JP2004221462 A JP 2004221462A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- sic
- layer
- sic epitaxial
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えると共に、接触抵抗の抵抗値の安定性や、電極とワイヤーボンド材との接合性を向上させることができる半導体装置の製造技術を提供する。
【解決手段】ＳｉＣウェハ１０２上に、ＳｉＣをエピタキシャル成長させて、４Ｈ−ＳｉＣエピタキシャル層１０４を層厚十数μｍ形成する。４Ｈ−ＳｉＣエピタキシャル層１０４上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含むコンタクト緩衝層１０６を形成する。処理後のＳｉＣウェハ１０２上に、Ａｌ、ＡｌＳｉまたはポリＳｉを蒸着して、電極１０８を層厚０．１〜１μｍ形成する。電極形成後のＳｉＣウェハ１０２に、アニール温度７００℃以下で、熱処理を行うことで、半導体と金属（電極）との接触部分でのオーミックコンタクトを実現する。
【選択図】 図１
【解決手段】ＳｉＣウェハ１０２上に、ＳｉＣをエピタキシャル成長させて、４Ｈ−ＳｉＣエピタキシャル層１０４を層厚十数μｍ形成する。４Ｈ−ＳｉＣエピタキシャル層１０４上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含むコンタクト緩衝層１０６を形成する。処理後のＳｉＣウェハ１０２上に、Ａｌ、ＡｌＳｉまたはポリＳｉを蒸着して、電極１０８を層厚０．１〜１μｍ形成する。電極形成後のＳｉＣウェハ１０２に、アニール温度７００℃以下で、熱処理を行うことで、半導体と金属（電極）との接触部分でのオーミックコンタクトを実現する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳｉＣ（炭化ケイ素）半導体を用いた半導体装置を製造する技術に関するものである。
【０００２】
【従来の技術】
ＳｉＣ半導体は、バンドギャップが広いため、耐熱性に優れており、高温での使用に適している。また、動作時のオン抵抗も低いため、小さいサイズでも大電流を流すことができ、小型化に適している。
【０００３】
一方、半導体装置において、外部との接続のための電極を形成する場合、電極となる金属を半導体に接合する必要がある。しかも、その接触部分では、オーミックコンタクト（すなわち、整流性がなく、電流と電圧の関係がオームの法則に従う接触）を実現する必要があり、さらに、接触抵抗をできる限り下げる必要がある。
【０００４】
ＳｉＣ半導体を用いた半導体装置において、電極を形成する場合、従来では、例えば、下記の特許文献１〜３に記載されているように、ＳｉＣ半導体に１０１８ｃｍ−３以上の高濃度でドーピング（Ｎ，Ａｓなど）を行った後、そのＳｉＣ半導体の表面にＮｉを蒸着し、９５０℃以上の高温で熱処理し合金化することにより、ＳｉＣ半導体とＮｉ（金属）との接触部分でオーミックコンタクトを実現すると共に、接触抵抗を下げるようにしていた。
【０００５】
【特許文献１】
特開平６−６１４７５号公報
【特許文献２】
特開平９−８２６６３号公報
【特許文献３】
特開２０００−１５０４１７号公報
【０００６】
また、他の方法としては、下記の非特許文献１に記載されているように、ＳｉＣ半導体に１０１８ｃｍ−３以上の高濃度でドーピング（Ｎ，Ａｓなど）を行った後、ＳｉＣ半導体の表面にＳｉを蒸着し、続けてＮｉを蒸着し、７５０℃以上の高温で熱処理し、ＮｉＳｉ２の合金層を形成することにより、ＳｉとＮｉ（金属）との接触部分でオーミックコンタクトを実現すると共に、接触抵抗を下げるようにしていた。
【０００７】
【非特許文献１】
中村智宣、他２名，「低温熱処理により形成したＮｉＳｉ２電極の評価」，第４９回応用物理学関係連合講演会 講演予稿集（２００２．３ 東海大学 湘南校舎），ｐ．４３１，２９ｐ−ＺＲ−３
【０００８】
【発明が解決しようとする課題】
しかしながら、このような既提案例においては、次のような問題点があった。
【０００９】
すなわち、既提案例においては、接触抵抗を下げるために、熱処理温度（アニール温度）を７５０〜９５０℃以上と高温にして、金属の半導体層への拡散や金属と半導体との合金化を促進しているが、その結果として、ＮｉがＳｉＣやＳｉに侵入し拡散して、ＮｉＳｉ２の合金層や多結晶層を形成し、金属の表面や金属と半導体との界面のモホロジ（平坦性）が劣化したり、半導体との界面が半導体側に拡張したりして、半導体装置として、微細化や高集積化が図れないという問題があった。
【００１０】
また、上記したＮｉＳｉ２合金層は安定的ではないため、半導体装置が実際に動作している際に、高温下で長期間放置されたり、長期間通電状態にあったりすると、Ｎｉが半導体側にさらに拡散し、ＮｉＳｉ２の生成が進むことにより、接触抵抗の抵抗値が変化するという問題もあった。
【００１１】
さらに、合金化によって、Ｎｉが半導体側に侵入し拡散する他、反対に、Ｓｉが金属側に析出するため、金属層（Ｎｉ）がＮｉＳｉ２合金層に置き換わり、外部との接続のために、電極にワイヤーボンド材（Ａｌ，Ａｕなど）を接続しようとしても、ＮｉＳｉ２合金層とワイヤーボンド材との接合性が悪いため、ワイヤーボンド材が剥がれやすいという問題もあった。
【００１２】
従って、本発明の目的は、上記した従来技術の問題点を解決し、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えると共に、接触抵抗の抵抗値の安定性や、電極とワイヤーボンド材との接合性を向上させることができる半導体装置の製造技術を提供することにある。
【００１３】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の第１の製造方法は、半導体装置を製造する方法であって、
（ａ）ＳｉＣをエピタキシャル成長させて成るＳｉＣエピタキシャル層を有するウエハを用意する工程と、
（ｂ）前記ＳｉＣエピタキシャル層上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む、コンタクト緩衝層を形成する工程と、
（ｃ）前記コンタクト緩衝層上に電極を形成する工程と、
（ｄ）前記電極形成後の前記ウエハに所定温度で熱処理を行う工程と、
を備える要旨とする。
【００１４】
このように、第１の製造方法では、ＳｉＣエピタキシャル層上に、Ｓｉエピタキシャル層を含むコンタクト緩衝層を形成し、そのコンタクト緩衝層上に電極を形成している。ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパントの使用が可能であり、それによって、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、工程（ｄ）において低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は、Ｓｉをエピタキシャル成長させて形成しているため、Ｓｉを蒸着して層を形成する場合のように多結晶化することがなく、しかも、Ｓｉのバンドギャップが小さいことにより、電極材として、例えば、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００１５】
従って、低いアニール温度で熱処理を行うことが可能であるため、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることができるので、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００１６】
本発明の第１の製造方法において、前記工程（ｂ）では、前記コンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成するようにしてもよい。
【００１７】
本発明の第１の製造方法において、前記工程（ｂ）では、前記Ｓｉエピタキシャル層の厚さが１００ｎｍ以下となるように、前記コンタクト緩衝層を形成するようにしてもよい。
【００１８】
本発明の第１の製造方法において、前記工程（ｂ）では、前記Ｓｉエピタキシャル層と、前記ＳｉＣエピタキシャル層と、を交互に積層して、前記コンタクト緩衝層を形成するようにしてもよい。この場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００１９】
コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とし、各層の厚さを１０ｎｍ以下と薄くすることによって、Ｓｉの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。また、層の厚さを薄くすることにより、結晶が柔軟に伸びて、結晶欠陥の発生を抑制する。従って、抵抗の上昇を抑えることができる。
【００２０】
また、コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層の厚さをｔＳｉ、前記ＳｉＣエピタキシャル層の厚さをｔＳｉＣとした場合に、各層の厚さの比ｔＳｉ／ｔＳｉＣが、段階的に大きくなるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００２１】
このように構成することによって、積層するに従って、コンタクト緩衝層の組成はＳｉに近づくことになるため、結晶欠陥の発生を抑制することができる。
【００２２】
さらに、コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記ＳｉＣエピタキシャル層の厚さがほぼ一定となるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００２３】
Ｓｉエピタキシャル層の厚さが積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
また、コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００２４】
このように構成することにより、積層するに従って、コンタクト緩衝層の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【００２５】
本発明の第２の製造方法は、半導体装置を製造する方法であって、
（ａ）ＳｉＣをエピタキシャル成長させて成る４Ｈ−ＳｉＣエピタキシャル層を有するウエハを用意する工程と、
（ｂ）前記４Ｈ−ＳｉＣエピタキシャル層上に、少なくとも、ＳｉＣをエピタキシャル成長させて成る３Ｃ−ＳｉＣエピタキシャル層を含む、第１のコンタクト緩衝層を形成する工程と、
（ｃ）前記第１のコンタクト緩衝層上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む、第２のコンタクト緩衝層を形成する工程と、
（ｄ）前記第２のコンタクト緩衝層上に電極を形成する工程と、
（ｅ）前記電極形成後の前記ウエハに所定温度で熱処理を行う工程と、
を備えることを要旨とする。
【００２６】
このように、第２の製造方法では、４Ｈ−ＳｉＣエピタキシャル層上に、３Ｃ−ＳｉＣエピタキシャル層を含む第１のコンタクト緩衝層を形成し、その第１のコンタクト緩衝層上に、Ｓｉエピタキシャル層を含む第２のコンタクト緩衝層を形成し、そのコンタクト緩衝層上に電極を形成している。第１の製造方法の場合と同様に、ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパントの使用が可能であり、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、工程（ｅ）において低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は多結晶化することがなく、Ｓｉのバンドギャップが小さいことにより、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００２７】
よって、第２の製造方法においても、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００２８】
本発明の第２の製造方法において、前記工程（ｂ）では、前記第１のコンタクト緩衝層を、前記３Ｃ−ＳｉＣエピタキシャル層のみで形成し、
前記工程（ｃ）では、前記第２のコンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成することが好ましい。
【００２９】
このように、４Ｈ−ＳｉＣエピタキシャル層上に、第１のコンタクト緩衝層として３Ｃ−ＳｉＣエピタキシャル層を形成することにより、４Ｈ−ＳｉＣエピタキシャル層と３Ｃ−ＳｉＣエピタキシャル層とは、格子定数がほぼ同じであるため、格子不整合に伴う結晶欠陥の発生は生じない。また、第２のコンタクト緩衝層であるＳｉエピタキシャル層の下に、第１のコンタクト緩衝層２０６として３Ｃ−ＳｉＣエピタキシャル層を配して、Ｓｉに対する電子親和力の大きな３Ｃ−ＳｉＣを用いることで、３Ｃ−ＳｉＣエピタキシャル層とＳｉエピタキシャル層との間（ヘテロ接合界面）に生じる障壁を小さくして、伝導帯の不連続を緩和し、抵抗の上昇を抑えることができる。
【００３０】
本発明の第２の製造方法において、前記工程（ｂ）では、前記３Ｃ−ＳｉＣエピタキシャル層と、前記４Ｈ−ＳｉＣエピタキシャル層と、を交互に積層して、前記第１のコンタクト緩衝層を形成することが好ましい。
【００３１】
第１のコンタクト緩衝層において、３Ｃ−ＳｉＣエピタキシャル層と４Ｈ−ＳｉＣエピタキシャル層とは、格子定数がほぼ同じであるため、積層時での格子不整に伴う結晶欠陥の発生は生じない。
【００３２】
第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００３３】
３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とした第１のコンタクト緩衝層において、各層の厚さを１０ｎｍ以下と薄くすることにより、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。
【００３４】
第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層の厚さをｔ３Ｃ−ＳｉＣ、前記４Ｈ−ＳｉＣエピタキシャル層の厚さをｔ４Ｈ−ＳｉＣとした場合に、各層の厚さの比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、段階的に大きくなるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層するようにしてもよい。
【００３５】
また、第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層のうち、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に厚くなり、前記４Ｈ−ＳｉＣエピタキシャル層の厚さがほぼ一定となるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００３６】
このように、３Ｃ−ＳｉＣエピタキシャル層の厚さが積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、３Ｃ−ＳｉＣの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【００３７】
さらに、第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層のうち、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に厚くなり、前記４Ｈ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層するようにしてもよい。
【００３８】
また、第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、前記第２のコンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成するようにしてもよい。
【００３９】
本発明の第２の製造方法において、前記工程（ｃ）では、前記Ｓｉエピタキシャル層と、前記３Ｃ−ＳｉＣエピタキシャル層と、を交互に積層して、前記第２のコンタクト緩衝層を形成するようにしてもよい。
【００４０】
第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４１】
Ｓｉ／３Ｃ−ＳｉＣの多層構造とした第２のコンタクト緩衝層において、各層の厚さを１０ｎｍ以下と薄くすることにより、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。
【００４２】
第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、交互に積層される前記Ｓｉエピタキシャル層の厚さをｔＳｉ、前記３Ｃ−ＳｉＣエピタキシャル層の厚さをｔ３Ｃ−ＳｉＣとした場合に、各層の厚さの比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、段階的に大きくなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４３】
このように構成することにより、積層するに従って、第２のコンタクト緩衝層の組成はＳｉに近づくことになるため、Ｓｉ／３Ｃ−ＳｉＣの格子定数差による格子不整合に伴う結晶欠陥の発生をさらに低減することができる。
【００４４】
また、第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さがほぼ一定となり、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４５】
このように、３Ｃ−ＳｉＣエピタキシャル層の厚さが積層順に従って段階的に薄くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【００４６】
さらに、第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４７】
このように構成することより、積層するに従って、第２のコンタクト緩衝層の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【００４８】
なお、本発明は、上記した製造方法などの方法発明の態様に限ることなく、半導体装置などの装置発明としての態様で実現することも可能である。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１の実施例：
Ａ−１．コンタクト緩衝層の第１の具体例：
Ａ−２．コンタクト緩衝層の第２の具体例：
Ａ−３．コンタクト緩衝層の第３の具体例：
Ａ−４．コンタクト緩衝層の第４の具体例：
Ｂ．第２の実施例：
Ｂ−１．第１及び第２のコンタクト緩衝層の第１の具体例：
Ｂ−２．第１及び第２のコンタクト緩衝層の第２の具体例：
Ｂ−３．第１及び第２のコンタクト緩衝層の第３の具体例：
Ｂ−４．第１及び第２のコンタクト緩衝層の第４の具体例：
Ｂ−５．第１及び第２のコンタクト緩衝層の第５の具体例：
Ｃ．適用例：
【００５０】
Ａ．第１の実施例：
図１は本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。本実施例の半導体装置は、ＳｉＣ（炭化ケイ素）半導体を用いた半導体装置である。
【００５１】
まず、層の厚さ（以下、層厚という）が数百μｍのｎ＋型のＳｉＣウェハ１０２を用意する。ＳｉＣウェハ１０２としては、４Ｈ（４層六方晶構造）−ＳｉＣのウエハを用いる。
【００５２】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置において、ＳｉＨ４（シラン），Ｃ３Ｈ８（プロパン）などの混合ガスを用い、成長温度１４００〜２０００℃で、ＳｉＣウェハ１０２上に、ｎ−型のＳｉＣをエピタキシャル成長させて、所望の導電特性を持つｎ−型の４Ｈ−ＳｉＣエピタキシャル層１０４（ドーパント：窒素，Ｎ型伝導，キャリア濃度：１×１０１６ｃｍ−３）を層厚十数μｍ形成する（図１（ａ））。
【００５３】
次に、ＣＶＤ装置において、４Ｈ−ＳｉＣエピタキシャル層１０４上に、後述するようにして、少なくとも、Ｓｉ（ケイ素）をエピタキシャル成長させて成るＳｉエピタキシャル層を含むコンタクト緩衝層１０６を形成する（図１（ｂ））。
【００５４】
次に、処理後のＳｉＣウェハ１０２を真空蒸着機（スパッタ蒸着機）またはＣＶＤ装置に装填し、そのＳｉＣウェハ１０２上に、Ａｌ（アルミニウム）、ＡｌＳｉ（アルミニウムシリコン）またはポリＳｉ（Ａｓ［ヒ素］またはＰ［リン］ドープ）を蒸着して、電極１０８を層厚０．１〜１μｍ形成する（図１（ｃ））。
【００５５】
最後に、電極形成後のＳｉＣウェハ１０２に、アニール温度７００℃以下で、熱処理を行うことで、半導体と金属（電極）との接触部分でのオーミックコンタクトを実現する。
【００５６】
以上により、電極／コンタクト緩衝層（Ｓｉエピタキシャル層を含む）／ＳｉＣ半導体層を基本構成とし、オーミックコンタクトと低い接触抵抗とを実現した半導体装置を製造することが可能となる。
【００５７】
このように、本実施例においては、コンタクト緩衝層１０６がＳｉエピタキシャル層を含んでいる。ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパント（すなわち、浅い不純物準位を形成できる不純物）の使用が可能であり、それによって、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、上記したとおり、７００℃以下という低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は、Ｓｉをエピタキシャル成長させて形成しているため、Ｓｉを蒸着して層を形成する場合のように多結晶化することがなく、しかも、Ｓｉのバンドギャップが小さいことにより、電極材として、上記したようなＡｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００５８】
従って、低いアニール温度で熱処理を行うことが可能であるため、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることができるので、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００５９】
Ａ−１．コンタクト緩衝層の第１の具体例：
図２は図１におけるコンタクト緩衝層１０６の第１の具体例を模式的に示した断面図である。この具体例では、コンタクト緩衝層１０６をＳｉエピタキシャル層のみで形成している。
【００６０】
すなわち、ＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（アルシン）（またはＰＨ３［フォスフィン］）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層１０４の上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層１０６Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。なお、Ｓｉエピタキシャル層１０６Ａのキャリア濃度は、３×１０１８ｃｍ−３以上とする。また、ＣＶＤ装置としては、４Ｈ−ＳｉＣエピタキシャル層１０４形成時と同じ装置を用い、その同じ装置内で大気開放することなく、４Ｈ−ＳｉＣエピタキシャル層１０４に引き続いて、Ｓｉエピタキシャル層１０６Ａを形成することにより、高品質な接触抵抗特性を実現するようにする。
【００６１】
以上のようにして、コンタクト緩衝層１０６をＳｉエピタキシャル層１０６Ａのみで形成することによって、上述した実施例の効果を奏することができる。
【００６２】
Ａ−２．コンタクト緩衝層の第２の具体例：
図３は図１におけるコンタクト緩衝層１０６の第２の具体例を模式的に示した断面図である。上記した第１の具体例の構成では、４Ｈ−ＳｉＣエピタキシャル層１０４とＳｉエピタキシャル層１０６Ａとの間（ヘテロ接合界面）で伝導帯の不連続が生じることにより、また、格子定数の差に伴い、結晶欠陥が発生することにより、抵抗の上昇が懸念される。そこで、本具体例では、Ｓｉエピタキシャル層と４Ｈ−ＳｉＣエピタキシャル層とを交互に積層して、コンタクト緩衝層１０６を形成することにより、伝導体の不連続を緩和すると共に、結晶欠陥の発生を抑制するようにしている。
【００６３】
すなわち、ＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層１０４の上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層１０６Ａを層厚１０ｎｍ以下で形成し、次に、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、成長温度１０５０〜１２００℃で、ＳｉＣをエピタキシャル成長させて、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを層厚１０ｎｍ以下で形成する。以下、同様にして、Ｓｉエピタキシャル層１０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂをそれぞれほぼ一定の層厚で交互に積層し、コンタクト緩衝層１０６を形成する。なお、交互に積層する回数は、標準的には３〜５回とする。
【００６４】
図４は図３における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。図４において、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示しており、４Ｈ−ＳｉＣの禁制帯のバンドギャップは、Ｅｇ＝３．２７ｅＶであり、Ｓｉの禁制帯のバンドギャップはＥｇ＝１．１ｅＶであり、４Ｈ−ＳｉＣとＳｉとの間には、０．７ｅＶの障壁（バリア）が存在する。上記した第１の具体例では、この障壁の存在によって４Ｈ−ＳｉＣエピタキシャル層１０４とＳｉエピタキシャル層１０６Ａとの間（ヘテロ接合界面）で伝導帯の不連続が生じていた。これに対し、本具体例では、コンタクト緩衝層１０６をＳｉ／ＳｉＣの多層構造とし、各層厚を１０ｎｍ以下と薄くすることによって、図４に示すように、量子効果によってＳｉのバンドが分離し、Ｓｉの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。また、層厚を薄くすることにより、結晶が柔軟に伸びて、結晶欠陥の発生を抑制する。従って、抵抗の上昇を抑えることができる。
【００６５】
Ａ−３．コンタクト緩衝層の第３の具体例：
図５は図１におけるコンタクト緩衝層１０６の第３の具体例を模式的に示した断面図である。上記した第２の具体例の構成では、コンタクト緩衝層１０６を形成するＳｉエピタキシャル層１０６Ａ及び４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚はそれぞれをほぼ一定となっていたが、本具体例では、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は一定とするものの、Ｓｉエピタキシャル層１０６Ａの層厚を積層順に従って段階的に厚くするようにしている。
【００６６】
すなわち、ＣＶＤ装置において、第２の具体例の場合と同様に、Ｓｉエピタキシャル層１０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを交互に積層し、コンタクト緩衝層１０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は１０ｎｍと一定とするが、Ｓｉエピタキシャル層１０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くする。なお、このような層厚の変更は、混合ガスの導入時間など、成長時間を調整することで実現することができる。このことは、後の具体例や実施例においても同様である。
【００６７】
図６は図５における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。図６においても、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示している。本具体例では、コンタクト緩衝層１０６をＳｉ／ＳｉＣの多層構造とし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は一定とするものの、Ｓｉエピタキシャル層１０６Ａの層厚を積層順に従って段階的に厚くすることにより、Ｓｉエピタキシャル層１０６Ａの層厚ｔＳｉと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚ｔＳｉＣとの比ｔＳｉ／ｔＳｉＣが、積層順に従って段階的に大きくなるようにしている。よって、積層するに従って、コンタクト緩衝層１０６の組成はＳｉに近づくことになるため、結晶欠陥の発生を抑制することができる。
【００６８】
また、Ｓｉの禁制帯の高エネルギ側に生じるサブバンドのエネルギ準位は、Ｓｉエピタキシャル層１０６Ａの層厚が薄くなるほど、高くなり、厚くなるほど、低くなる。従って、Ｓｉエピタキシャル層１０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を第２の具体例の場合よりもさらに緩和することができる。
【００６９】
Ａ−４．コンタクト緩衝層の第４の具体例：
図７は図１におけるコンタクト緩衝層１０６の第４の具体例を模式的に示した断面図である。上記した第３の具体例の構成では、Ｓｉエピタキシャル層１０６Ａの層厚は積層順に従って段階的に厚くしていたが、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は一定であった。これに対し、本具体例では、Ｓｉエピタキシャル層１０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は逆に積層順に従って段階的に薄くするようにする。
【００７０】
すなわち、ＣＶＤ装置において、第２の具体例の場合と同様に、Ｓｉエピタキシャル層１０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを交互に積層し、コンタクト緩衝層１０６を形成する。但し、Ｓｉエピタキシャル層１０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は、積層順に従って、１０，５，２，１ｎｍと、段階的に薄くする。
【００７１】
このように、本具体例では、コンタクト緩衝層１０６をＳｉ／ＳｉＣの多層構造とすると共に、Ｓｉエピタキシャル層１０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は積層順に従って段階的に薄くすることにより、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂとの層厚の比ｔＳｉ／ｔＳｉＣが、積層順に従って段階的に大きくなるようにし、その比の変化率も、第３の具体例の場合より大きくなるようにしている。よって、積層するに従って、コンタクト緩衝層１０６の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【００７２】
また、Ｓｉエピタキシャル層１０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を緩和することができる。
【００７３】
Ｂ．第２の実施例：
図８は本発明の第２の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。本実施例の半導体装置も、ＳｉＣ半導体を用いた半導体装置である。上記した第１の実施例では、４Ｈ−ＳｉＣエピタキシャル層１０４と電極１０８との間に１つのコンタクト緩衝層１０６を形成していたのに対し、本実施例では、４Ｈ−ＳｉＣエピタキシャル層と電極との間に２つのコンタクト緩衝層を形成するようにしている。
【００７４】
まず、層厚数百μｍのｎ＋型のＳｉＣウェハ２０２を用意する。ＳｉＣウェハ２０２としては、４Ｈ−ＳｉＣのウエハを用いる。
次に、ＣＶＤ装置において、ＳｉＨ４，Ｃ３Ｈ８などの混合ガスを用い、成長温度１４００〜２０００℃で、ＳｉＣウェハ２０２上に、ｎ−型のＳｉＣをエピタキシャル成長させて、所望の導電特性を持つｎ−型の４Ｈ−ＳｉＣエピタキシャル層２０４（ドーパント：窒素，Ｎ型伝導，キャリア濃度：１×１０１６ｃｍ−３）を層厚十数μｍ形成する（図８（ａ））。
【００７５】
次に、ＣＶＤ装置において、４Ｈ−ＳｉＣエピタキシャル層２０４上に、後述するようにして、少なくとも、ＳｉＣをエピタキシャル成長させて成る３Ｃ（３層立方晶構造）−Ｓｉエピタキシャル層を含む第１のコンタクト緩衝層２０６を形成する（図８（ｂ））。
【００７６】
次に、ＣＶＤ装置において、第１のコンタクト緩衝層２０６上に、後述するようにして、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む第２のコンタクト緩衝層２０８を形成する（図８（ｃ））。
【００７７】
次に、処理後のＳｉＣウェハ２０２を真空蒸着機（スパッタ蒸着機）またはＣＤＶ装置に装填し、そのＳｉＣウェハ２０２上に、Ａｌ、ＡｌＳｉまたはポリＳｉ（ＡｓまたはＰドープ）を蒸着して、電極２１０を層厚０．１〜１μｍ形成する（図８（ｄ））。
【００７８】
最後に、電極形成後のＳｉＣウェハ１０２に、アニール温度７００℃以下で、熱処理を行うことで、半導体と金属（電極）との接触部分でのオーミックコンタクトを実現する。
【００７９】
以上により、電極／第２のコンタクト緩衝層（Ｓｉエピタキシャル層を含む）／第１のコンタクト緩衝層（３Ｃ−Ｓｉエピタキシャル層を含む）／４Ｈ−ＳｉＣ半導体層を基本構成とし、オーミックコンタクトと低い接触抵抗とを実現した半導体装置を製造することが可能となる。
【００８０】
このように、本実施例においても、第２のコンタクト緩衝層２０８がＳｉエピタキシャル層を含んでいる。従って、第１の実施例の場合と同様に、ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパントの使用が可能であり、それによって、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、７００℃以下という低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は、Ｓｉをエピタキシャル成長させて形成しているため、Ｓｉを蒸着して層を形成する場合のように多結晶化することがなく、しかも、Ｓｉのバンドギャップが小さいことにより、電極材として、上記したようなＡｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００８１】
よって、本実施例においても、低いアニール温度で熱処理を行うことが可能であるため、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることができるので、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００８２】
Ｂ−１．第１及び第２のコンタクト緩衝層の第１の具体例：
図９は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第１の具体例を模式的に示した断面図である。この具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣエピタキシャル層のみで形成し、第２のコンタクト緩衝層２０８をＳｉエピタキシャル層のみで形成している。
【００８３】
すなわち、ＣＶＤ装置において、まず、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層２０４の上に、ＳｉＣをエピタキシャル成長させて、第１のコンタクト緩衝層２０６として、３Ｃ−ＳｉＣエピタキシャル層２０６Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００８４】
次に、同じＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ成長温度１０５０〜１２００℃で、第１のコンタクト緩衝層２０６である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、Ｓｉをエピタキシャル成長させて、第２のコンタクト緩衝層２０８として、Ｓｉエピタキシャル層２０８Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００８５】
以上のようにして、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣエピタキシャル層２０６Ａのみで、第２のコンタクト緩衝層２０８をＳｉエピタキシャル層２０８Ａのみで、それぞれ形成することによって、上述した実施例の効果を奏することができる。
【００８６】
図１０は図９における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。図１０においても、図４などと同様に、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示しており、４Ｈ−ＳｉＣの禁制帯のバンドギャップはＥｇ＝３．２７ｅＶであり、３Ｃ−ＳｉＣの禁制帯のバンドギャップはＥｇ＝２．３９ｅＶであり、Ｓｉの禁制帯のバンドギャップはＥｇ＝１．１ｅＶである。本具体例では、４Ｈ−ＳｉＣエピタキシャル層１０４上に、第１のコンタクト緩衝層２０６である３Ｃ−ＳｉＣエピタキシャル層２０６Ａを配することにより、４Ｈ−ＳｉＣエピタキシャル層２０４と３Ｃ−ＳｉＣエピタキシャル層２０６Ａとは、格子定数がほぼ同じであるため、格子不整合に伴う結晶欠陥の発生は生じない。
【００８７】
また、本具体例において、第２のコンタクト緩衝層２０８であるＳｉエピタキシャル層２０８Ａの下に、第１のコンタクト緩衝層２０６である３Ｃ−ＳｉＣエピタキシャル層２０６Ａを配して、Ｓｉに対する電子親和力の大きな３Ｃ−ＳｉＣを用いることで、３Ｃ−ＳｉＣエピタキシャル層２０６ＡとＳｉエピタキシャル層２０８Ａとの間（ヘテロ接合界面）に生じる障壁を小さくして、伝導帯の不連続を緩和し、抵抗の上昇を抑えることができる。
【００８８】
Ｂ−２．第１及び第２のコンタクト緩衝層の第２の具体例：
図１１は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第２の具体例を模式的に示した断面図である。本実施例における上記した第１の具体例の構成では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣエピタキシャル層２０６Ａのみで形成していたが、本具体例では、３Ｈ−ＳｉＣエピタキシャル層と４Ｈ−ＳｉＣエピタキシャル層とを交互に積層して、第１のコンタクト緩衝層２０６を形成すると共に、４Ｈ−ＳｉＣエピタキシャル層の層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層の層厚を積層順に従って段階的に厚くするようにしている。
【００８９】
すなわち、ＣＶＤ装置において、まず、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層２０４の上に、ＳｉＣをエピタキシャル成長させて、３Ｃ−ＳｉＣエピタキシャル層２０６Ａを層厚１０ｎｍで形成し、続いて、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時よりも高い成長温度１４００〜２０００℃で、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、ＳｉＣをエピタキシャル成長させて、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを層厚０．５ｎｍで形成する。以下、同様にして、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、０．５ｎｍで形成した後、積層順に従って、１，２，５，１０ｎｍと、段階的に厚くする。
【００９０】
次に、同じＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ成長温度１０５０〜１２００℃で、第１のコンタクト緩衝層２０６中の最上層である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、Ｓｉをエピタキシャル成長させて、第２のコンタクト緩衝層２０８として、Ｓｉエピタキシャル層２０８Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００９１】
図１２は図１１における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。図１２においても、図４などと同様に、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示している。本具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚を積層順に従って段階的に厚くすることにより、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚ｔ３Ｃ−ＳｉＣと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚ｔ４Ｈ−ＳｉＣとの比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、積層順に従って段階的に大きくなるようにしている。よって、積層するに従って、第１のコンタクト緩衝層２０６の組成は３Ｃ−ＳｉＣに近づくことになる。第１のコンタクト緩衝層２０６において、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂとは、格子定数がほぼ同じであるため、積層時での格子不整に伴う結晶欠陥の発生は生じない。
【００９２】
また、３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とした第１のコンタクト緩衝層２０６において、各層厚を１０ｎｍ以下と薄くすることによって、図１２に示すように、量子効果によって３Ｃ−ＳｉＣのバンドが分離し、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生する。そのサブバンドのエネルギ準位は、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚が薄くなるほど、高くなり、厚くなるほど、低くなる。従って、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、３Ｃ−ＳｉＣｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を緩和することができる。
【００９３】
Ｂ−３．第１及び第２のコンタクト緩衝層の第３の具体例：
図１３は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第３の具体例を模式的に示した断面図である。本実施例における上記した第２の具体例の構成では、第１のコンタクト緩衝層２０６において、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は積層順に従って段階的に厚くしていたが、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は一定であった。これに対し、本具体例では、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は逆に積層順に従って段階的に薄くするようにする。
【００９４】
すなわち、ＣＶＤ装置において、まず、第２の具体例の場合と同様に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は、積層順に従って、１０，５，２，１ｎｍと、段階的に薄くする。
【００９５】
次に、同じＣＶＤ装置において、第２の具体例の場合と同様に、第１のコンタクト緩衝層２０６中の最上層である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、第２のコンタクト緩衝層２０８として、Ｓｉエピタキシャル層２０８Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００９６】
このように、本具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とすると共に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は積層順に従って段階的に薄くすることにより、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂとの層厚の比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、積層順に従って段階的に大きくなるようにし、その比の変化率も、第２の具体例の場合より大きくなるようにしている。よって、積層するに従って、第１のコンタクト緩衝層２０６の組成はより早く３Ｃ−ＳｉＣに近づくことになる。
【００９７】
また、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、３Ｃ−ＳｉＣの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を緩和することができる。
【００９８】
Ｂ−４．第１及び第２のコンタクト緩衝層の第４の具体例：
図１４は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第４の具体例を模式的に示した断面図である。本実施例における上記した第２の具体例の構成では、第２のコンタクト緩衝層２０８をＳｉエピタキシャル層２０８Ａのみで形成していたが、本具体例では、Ｓｉエピタキシャル層と３Ｃ−ＳｉＣエピタキシャル層を交互に積層して、第２のコンタクト緩衝層２０８を形成すると共に、Ｓｉエピタキシャル層の層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層の層厚を積層順に従って段階的に厚くするようにしている。
【００９９】
すなわち、ＣＶＤ装置において、まず、第２の具体例の場合と同様に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くする。
【０１００】
次に、同じＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ成長温度１０５０〜１２００℃で、第１のコンタクト緩衝層２０６中の最上層である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層２０８Ａを層厚１０ｎｍで形成し、続いて、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、Ｓｉエピタキシャル層２０８Ａ形成時と同じ成長温度１０５０〜１２００℃で、Ｓｉエピタキシャル層２０８Ａ上に、ＳｉＣをエピタキシャル成長させて、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂを層厚５ｎｍで形成する。以下、同様にして、Ｓｉエピタキシャル層２０８Ａの形成と３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂを交互に積層し、第２のコンタクト緩衝層２０８を形成する。但し、Ｓｉエピタキシャル層２０８Ａの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は、５ｎｍで形成した後、積層順に従って、２ｎｍと、段階的に薄くする。そして、最上層に配されるＳｉエピタキシャル層２０８Ａの層厚は１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【０１０１】
図１５は図１４における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。図１５においても、図４などと同様に、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示している。本具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とするだけでなく、第２のコンタクト緩衝層２０８もＳｉ／３Ｃ−ＳｉＣの多層構造とし、しかも、Ｓｉエピタキシャル層２０８Ａの層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚を積層順に従って段階的に薄くすることにより、Ｓｉエピタキシャル層２０８Ａの層厚ｔＳｉと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚ｔ３Ｃ−ＳｉＣとの比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、積層順に従って段階的に大きくなるようにしている。よって、積層するに従って、第２のコンタクト緩衝層２０８の組成はＳｉに近づくことになるため、Ｓｉ／３Ｃ−ＳｉＣの格子定数差による格子不整合に伴う結晶欠陥の発生をさらに低減することができる。
【０１０２】
また、Ｓｉ／３Ｃ−ＳｉＣの多層構造とした第２のコンタクト緩衝層２０８において、各層厚を１０ｎｍ以下と薄くすることによって、図１５に示すように、量子効果によって３Ｃ−ＳｉＣのバンドが分離し、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生する。そのサブバンドのエネルギ準位は、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚が薄くなるほど、高くなり、厚くなるほど、低くなる。従って、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚が積層順に従って段階的に薄くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【０１０３】
Ｂ−５．第１及び第２のコンタクト緩衝層の第５の具体例：
図１６は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第５の具体例を模式的に示した断面図である。本実施例における上記した第４の具体例の構成では、第２のコンタクト緩衝層２０８において、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は積層順に従って段階的に薄くしていたが、Ｓｉエピタキシャル層２０８Ａの層厚は一定であった。これに対し、本具体例では、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は積層順に従って段階的に薄くし、Ｓｉエピタキシャル層２０８Ａの層厚は逆に積層順に従って段階的に薄くするようにする。
【０１０４】
すなわち、ＣＶＤ装置において、まず、第２の具体例の場合と同様に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くする。
【０１０５】
次に、同じＣＶＤ装置において、第４の具体例の場合と同様に、Ｓｉエピタキシャル層２０８Ａの形成と３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂを交互に積層し、第２のコンタクト緩衝層２０８を形成する。但し、Ｓｉエピタキシャル層２０８Ａの層厚は、積層順に従って、０．５，１，２，１ｎｍと、段階的に厚くし、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は、積層順に従って、５，２ｎｍと、段階的に薄くする。そして、最上層に配されるＳｉエピタキシャル層２０８Ａの層厚は１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【０１０６】
このように、本具体例では、第２のコンタクト緩衝層２０８をＳｉ／３Ｃ−ＳｉＣの多層構造とすると共に、Ｓｉエピタキシャル層２０８Ａの層厚は積層順に従って段階的に厚くし、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は積層順に従って段階的に薄くすることにより、Ｓｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂとの層厚の比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、積層順に従って段階的に大きくなるようにし、その比の変化率も、第４の具体例の場合より大きくなるようにしている。よって、積層するに従って、第２のコンタクト緩衝層２０８の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【０１０７】
また、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚が積層順に従って段階的に薄くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【０１０８】
Ｃ．適用例：
次に、第１または第２の実施例において得られた半導体装置の基本構成部分を利用して、例えば、パワーＭＯＳＦＥＴを製造する方法について説明する。なお、製造方法は、第１の実施例の基本構成部分を用いる場合も、第２の実施例の基本構成部分を用いる場合も同じであるので、代表して、第１の実施例の基本構成部分を用いる場合を例として説明する。
【０１０９】
図１７は第１の実施例の基本構成部分を用いてパワーＭＯＳＦＥＴを製造する工程を模式的に示した断面図である。
【０１１０】
まず、第１の実施例において得られる電極／コンタクト緩衝層（Ｓｉエピタキシャル層を含む）／ＳｉＣ半導体層から成る半導体装置の基本構成部分のうち、コンタクト緩衝層（Ｓｉエピタキシャル層を含む）／ＳｉＣ半導体層の部分を用意し、ゲートを形成したい領域を開口したフォトレジストをフォトリソグラフにより形成し、そのフォトレジストを用いて、ドライエッチングを行って、上記領域におけるコンタクト緩衝層１０６を除去し、その後、形成したフォトレジストを除去する（図１７（ａ））。但し、第１の具体例の如く、コンタクト緩衝層１０６がＳｉエピタキシャル層１０６Ａのみで形成される場合では、ドライエッチングの代わりに、ＨＦなどによるウェットエッチングを適用することも可能である。
【０１１１】
次に、ゲートを形成したい領域に、熱酸化などよってゲート絶縁膜（ＳｉＯ２）を形成する。
【０１１２】
続いて、ソースを形成したい領域に、イオン注入法により、ｐ型領域及びｎ型領域をそれぞれ形成する（図１７（ｂ））。すなわち、不純物としてＢ（ホウ素）やＡｌを注入して、ｐ型領域を形成し、電気炉にて加熱することで、キャリアの活性化を行う。その後、不純物としてＡｓやＰを注入して、ｎ型領域を形成し、電気炉にて加熱することで、キャリアの活性化を行う。なお、これら電気炉での加熱処理は、条件の調整により、１回の処理にて対応することは可能である。次に、ＳｉＣウェハ１０２の裏面に、電極材としてＮｉなどを用いて、真空蒸着（スパッタ法など）によりドレイン電極を形成して、その後、電気炉において、アニール温度９５０℃以上、Ａｒ（アルゴン）またはＨ２（水素）雰囲気下で、加熱することにより、合金化し、オーミックコンタクトを実現する。
【０１１３】
次に、表面のうち、上記したソースを形成したい領域に、電極材としてＡｌまたはポリＳｉなどを用いて、真空蒸着（スパッタ法など）によりソース電極を形成して、その後、電気炉において、アニール温度７００℃以下、Ａｒ（アルゴン）またはＨ２（水素）雰囲気下で、加熱することにより、合金化し、オーミックコンタクトを実現する。なお、電極材がポリＳｉである場合には、ＣＶＤによってソース電極を形成することも可能である。
【０１１４】
さらに、上記したゲートを形成したい領域に、電極材としてＡｌまたはポリＳｉなどを用いて、真空蒸着（スパッタ法など）によりゲート電極を形成する（図１７（ｃ））。なお、電極材がポリＳｉである場合には、ＣＶＤによってゲート電極を形成することも可能である。
【０１１５】
こうして、第１の実施例の基本構成部分を用いて縦型のパワーＭＯＳＦＥＴを製造することができる。
【０１１６】
なお、ＳｉＣウェハ１０２の裏面にも、表面と同様に、コンタクト緩衝層を形成するようにすれば、そのコンタクト緩衝層上にドレイン電極を形成することにより、電気炉での加熱の際に、アニール温度が７００℃以下でも、オーミックコンタクトを実現することが可能となる。
【０１１７】
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。
【０１１８】
上記した第１の実施例においては、ＳｉＣウェハ１０２として、４Ｈ−ＳｉＣのウエハを用い、その上に４Ｈ−ＳｉＣエピタキシャル層１０４を形成すると共に、第２ないし第４の具体例では、コンタクト緩衝層１０６に４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを用いていた。しかしながら、ＳｉＣウェハ１０２として、４Ｈ−ＳｉＣのウエハに代えて、３Ｃ−ＳｉＣを用いても良く、その場合には、その上に、４Ｈ−ＳｉＣエピタキシャル層１０４の代わりに、３Ｃ−ＳｉＣエピタキシャル層を形成すると共に、第２ないし第４の具体例では、コンタクト緩衝層１０６に４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの代わりに、３Ｃ−ＳｉＣエピタキシャル層を用いるようにする。
【０１１９】
上記した第２の実施例において、第２ないし第５の具体例では、第１のコンタクト緩衝層２０６における３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの交互に積層する回数や、第２のコンタクト緩衝層２０８におけるＳｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの交互に積層する回数は、標準的には、２〜５回であるが、それ以上の回数であっても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。
【図２】図１におけるコンタクト緩衝層１０６の第１の具体例を模式的に示した断面図である。
【図３】図１におけるコンタクト緩衝層１０６の第２の具体例を模式的に示した断面図である。
【図４】図３における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。
【図５】図１におけるコンタクト緩衝層１０６の第３の具体例を模式的に示した断面図である。
【図６】図５における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。
【図７】図１におけるコンタクト緩衝層１０６の第４の具体例を模式的に示した断面図である。
【図８】本発明の第２の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。
【図９】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第１の具体例を模式的に示した断面図である。
【図１０】図９における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。
【図１１】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第２の具体例を模式的に示した断面図である。
【図１２】図１１における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。
【図１３】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第３の具体例を模式的に示した断面図である。
【図１４】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第４の具体例を模式的に示した断面図である。
【図１５】図１４における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。
【図１６】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第５の具体例を模式的に示した断面図である。
【図１７】は第１の実施例の基本構成部分を用いてパワーＭＯＳＦＥＴを製造する工程を模式的に示した断面図である。
【符号の説明】
１０２…ＳｉＣウェハ
１０４…４Ｈ−ＳｉＣエピタキシャル層
１０６…コンタクト緩衝層
１０６Ａ…Ｓｉエピタキシャル層
１０６Ｂ…４Ｈ−ＳｉＣエピタキシャル層
１０８…電極
２０２…ＳｉＣウェハ
２０４…４Ｈ−ＳｉＣエピタキシャル層
２０６…第１のコンタクト緩衝層
２０６Ａ…３Ｃ−ＳｉＣエピタキシャル層
２０６Ｂ…４Ｈ−ＳｉＣエピタキシャル層
２０８…第２のコンタクト緩衝層
２０８Ａ…Ｓｉエピタキシャル層
２０８Ｂ…３Ｃ−ＳｉＣエピタキシャル層
２１０…電極
【発明の属する技術分野】
本発明は、ＳｉＣ（炭化ケイ素）半導体を用いた半導体装置を製造する技術に関するものである。
【０００２】
【従来の技術】
ＳｉＣ半導体は、バンドギャップが広いため、耐熱性に優れており、高温での使用に適している。また、動作時のオン抵抗も低いため、小さいサイズでも大電流を流すことができ、小型化に適している。
【０００３】
一方、半導体装置において、外部との接続のための電極を形成する場合、電極となる金属を半導体に接合する必要がある。しかも、その接触部分では、オーミックコンタクト（すなわち、整流性がなく、電流と電圧の関係がオームの法則に従う接触）を実現する必要があり、さらに、接触抵抗をできる限り下げる必要がある。
【０００４】
ＳｉＣ半導体を用いた半導体装置において、電極を形成する場合、従来では、例えば、下記の特許文献１〜３に記載されているように、ＳｉＣ半導体に１０１８ｃｍ−３以上の高濃度でドーピング（Ｎ，Ａｓなど）を行った後、そのＳｉＣ半導体の表面にＮｉを蒸着し、９５０℃以上の高温で熱処理し合金化することにより、ＳｉＣ半導体とＮｉ（金属）との接触部分でオーミックコンタクトを実現すると共に、接触抵抗を下げるようにしていた。
【０００５】
【特許文献１】
特開平６−６１４７５号公報
【特許文献２】
特開平９−８２６６３号公報
【特許文献３】
特開２０００−１５０４１７号公報
【０００６】
また、他の方法としては、下記の非特許文献１に記載されているように、ＳｉＣ半導体に１０１８ｃｍ−３以上の高濃度でドーピング（Ｎ，Ａｓなど）を行った後、ＳｉＣ半導体の表面にＳｉを蒸着し、続けてＮｉを蒸着し、７５０℃以上の高温で熱処理し、ＮｉＳｉ２の合金層を形成することにより、ＳｉとＮｉ（金属）との接触部分でオーミックコンタクトを実現すると共に、接触抵抗を下げるようにしていた。
【０００７】
【非特許文献１】
中村智宣、他２名，「低温熱処理により形成したＮｉＳｉ２電極の評価」，第４９回応用物理学関係連合講演会 講演予稿集（２００２．３ 東海大学 湘南校舎），ｐ．４３１，２９ｐ−ＺＲ−３
【０００８】
【発明が解決しようとする課題】
しかしながら、このような既提案例においては、次のような問題点があった。
【０００９】
すなわち、既提案例においては、接触抵抗を下げるために、熱処理温度（アニール温度）を７５０〜９５０℃以上と高温にして、金属の半導体層への拡散や金属と半導体との合金化を促進しているが、その結果として、ＮｉがＳｉＣやＳｉに侵入し拡散して、ＮｉＳｉ２の合金層や多結晶層を形成し、金属の表面や金属と半導体との界面のモホロジ（平坦性）が劣化したり、半導体との界面が半導体側に拡張したりして、半導体装置として、微細化や高集積化が図れないという問題があった。
【００１０】
また、上記したＮｉＳｉ２合金層は安定的ではないため、半導体装置が実際に動作している際に、高温下で長期間放置されたり、長期間通電状態にあったりすると、Ｎｉが半導体側にさらに拡散し、ＮｉＳｉ２の生成が進むことにより、接触抵抗の抵抗値が変化するという問題もあった。
【００１１】
さらに、合金化によって、Ｎｉが半導体側に侵入し拡散する他、反対に、Ｓｉが金属側に析出するため、金属層（Ｎｉ）がＮｉＳｉ２合金層に置き換わり、外部との接続のために、電極にワイヤーボンド材（Ａｌ，Ａｕなど）を接続しようとしても、ＮｉＳｉ２合金層とワイヤーボンド材との接合性が悪いため、ワイヤーボンド材が剥がれやすいという問題もあった。
【００１２】
従って、本発明の目的は、上記した従来技術の問題点を解決し、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えると共に、接触抵抗の抵抗値の安定性や、電極とワイヤーボンド材との接合性を向上させることができる半導体装置の製造技術を提供することにある。
【００１３】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の第１の製造方法は、半導体装置を製造する方法であって、
（ａ）ＳｉＣをエピタキシャル成長させて成るＳｉＣエピタキシャル層を有するウエハを用意する工程と、
（ｂ）前記ＳｉＣエピタキシャル層上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む、コンタクト緩衝層を形成する工程と、
（ｃ）前記コンタクト緩衝層上に電極を形成する工程と、
（ｄ）前記電極形成後の前記ウエハに所定温度で熱処理を行う工程と、
を備える要旨とする。
【００１４】
このように、第１の製造方法では、ＳｉＣエピタキシャル層上に、Ｓｉエピタキシャル層を含むコンタクト緩衝層を形成し、そのコンタクト緩衝層上に電極を形成している。ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパントの使用が可能であり、それによって、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、工程（ｄ）において低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は、Ｓｉをエピタキシャル成長させて形成しているため、Ｓｉを蒸着して層を形成する場合のように多結晶化することがなく、しかも、Ｓｉのバンドギャップが小さいことにより、電極材として、例えば、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００１５】
従って、低いアニール温度で熱処理を行うことが可能であるため、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることができるので、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００１６】
本発明の第１の製造方法において、前記工程（ｂ）では、前記コンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成するようにしてもよい。
【００１７】
本発明の第１の製造方法において、前記工程（ｂ）では、前記Ｓｉエピタキシャル層の厚さが１００ｎｍ以下となるように、前記コンタクト緩衝層を形成するようにしてもよい。
【００１８】
本発明の第１の製造方法において、前記工程（ｂ）では、前記Ｓｉエピタキシャル層と、前記ＳｉＣエピタキシャル層と、を交互に積層して、前記コンタクト緩衝層を形成するようにしてもよい。この場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００１９】
コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とし、各層の厚さを１０ｎｍ以下と薄くすることによって、Ｓｉの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。また、層の厚さを薄くすることにより、結晶が柔軟に伸びて、結晶欠陥の発生を抑制する。従って、抵抗の上昇を抑えることができる。
【００２０】
また、コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層の厚さをｔＳｉ、前記ＳｉＣエピタキシャル層の厚さをｔＳｉＣとした場合に、各層の厚さの比ｔＳｉ／ｔＳｉＣが、段階的に大きくなるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００２１】
このように構成することによって、積層するに従って、コンタクト緩衝層の組成はＳｉに近づくことになるため、結晶欠陥の発生を抑制することができる。
【００２２】
さらに、コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記ＳｉＣエピタキシャル層の厚さがほぼ一定となるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００２３】
Ｓｉエピタキシャル層の厚さが積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
また、コンタクト緩衝層をＳｉ／ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することが好ましい。
【００２４】
このように構成することにより、積層するに従って、コンタクト緩衝層の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【００２５】
本発明の第２の製造方法は、半導体装置を製造する方法であって、
（ａ）ＳｉＣをエピタキシャル成長させて成る４Ｈ−ＳｉＣエピタキシャル層を有するウエハを用意する工程と、
（ｂ）前記４Ｈ−ＳｉＣエピタキシャル層上に、少なくとも、ＳｉＣをエピタキシャル成長させて成る３Ｃ−ＳｉＣエピタキシャル層を含む、第１のコンタクト緩衝層を形成する工程と、
（ｃ）前記第１のコンタクト緩衝層上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む、第２のコンタクト緩衝層を形成する工程と、
（ｄ）前記第２のコンタクト緩衝層上に電極を形成する工程と、
（ｅ）前記電極形成後の前記ウエハに所定温度で熱処理を行う工程と、
を備えることを要旨とする。
【００２６】
このように、第２の製造方法では、４Ｈ−ＳｉＣエピタキシャル層上に、３Ｃ−ＳｉＣエピタキシャル層を含む第１のコンタクト緩衝層を形成し、その第１のコンタクト緩衝層上に、Ｓｉエピタキシャル層を含む第２のコンタクト緩衝層を形成し、そのコンタクト緩衝層上に電極を形成している。第１の製造方法の場合と同様に、ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパントの使用が可能であり、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、工程（ｅ）において低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は多結晶化することがなく、Ｓｉのバンドギャップが小さいことにより、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００２７】
よって、第２の製造方法においても、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００２８】
本発明の第２の製造方法において、前記工程（ｂ）では、前記第１のコンタクト緩衝層を、前記３Ｃ−ＳｉＣエピタキシャル層のみで形成し、
前記工程（ｃ）では、前記第２のコンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成することが好ましい。
【００２９】
このように、４Ｈ−ＳｉＣエピタキシャル層上に、第１のコンタクト緩衝層として３Ｃ−ＳｉＣエピタキシャル層を形成することにより、４Ｈ−ＳｉＣエピタキシャル層と３Ｃ−ＳｉＣエピタキシャル層とは、格子定数がほぼ同じであるため、格子不整合に伴う結晶欠陥の発生は生じない。また、第２のコンタクト緩衝層であるＳｉエピタキシャル層の下に、第１のコンタクト緩衝層２０６として３Ｃ−ＳｉＣエピタキシャル層を配して、Ｓｉに対する電子親和力の大きな３Ｃ−ＳｉＣを用いることで、３Ｃ−ＳｉＣエピタキシャル層とＳｉエピタキシャル層との間（ヘテロ接合界面）に生じる障壁を小さくして、伝導帯の不連続を緩和し、抵抗の上昇を抑えることができる。
【００３０】
本発明の第２の製造方法において、前記工程（ｂ）では、前記３Ｃ−ＳｉＣエピタキシャル層と、前記４Ｈ−ＳｉＣエピタキシャル層と、を交互に積層して、前記第１のコンタクト緩衝層を形成することが好ましい。
【００３１】
第１のコンタクト緩衝層において、３Ｃ−ＳｉＣエピタキシャル層と４Ｈ−ＳｉＣエピタキシャル層とは、格子定数がほぼ同じであるため、積層時での格子不整に伴う結晶欠陥の発生は生じない。
【００３２】
第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００３３】
３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とした第１のコンタクト緩衝層において、各層の厚さを１０ｎｍ以下と薄くすることにより、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。
【００３４】
第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層の厚さをｔ３Ｃ−ＳｉＣ、前記４Ｈ−ＳｉＣエピタキシャル層の厚さをｔ４Ｈ−ＳｉＣとした場合に、各層の厚さの比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、段階的に大きくなるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層するようにしてもよい。
【００３５】
また、第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層のうち、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に厚くなり、前記４Ｈ−ＳｉＣエピタキシャル層の厚さがほぼ一定となるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００３６】
このように、３Ｃ−ＳｉＣエピタキシャル層の厚さが積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、３Ｃ−ＳｉＣの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【００３７】
さらに、第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層のうち、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に厚くなり、前記４Ｈ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層するようにしてもよい。
【００３８】
また、第１のコンタクト緩衝層を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、前記第２のコンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成するようにしてもよい。
【００３９】
本発明の第２の製造方法において、前記工程（ｃ）では、前記Ｓｉエピタキシャル層と、前記３Ｃ−ＳｉＣエピタキシャル層と、を交互に積層して、前記第２のコンタクト緩衝層を形成するようにしてもよい。
【００４０】
第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｂ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４１】
Ｓｉ／３Ｃ−ＳｉＣの多層構造とした第２のコンタクト緩衝層において、各層の厚さを１０ｎｍ以下と薄くすることにより、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。
【００４２】
第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、交互に積層される前記Ｓｉエピタキシャル層の厚さをｔＳｉ、前記３Ｃ−ＳｉＣエピタキシャル層の厚さをｔ３Ｃ−ＳｉＣとした場合に、各層の厚さの比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、段階的に大きくなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４３】
このように構成することにより、積層するに従って、第２のコンタクト緩衝層の組成はＳｉに近づくことになるため、Ｓｉ／３Ｃ−ＳｉＣの格子定数差による格子不整合に伴う結晶欠陥の発生をさらに低減することができる。
【００４４】
また、第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さがほぼ一定となり、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４５】
このように、３Ｃ−ＳｉＣエピタキシャル層の厚さが積層順に従って段階的に薄くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【００４６】
さらに、第２のコンタクト緩衝層をＳｉ／３Ｃ−ＳｉＣの多層構造とする場合において、前記工程（ｃ）では、交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することが好ましい。
【００４７】
このように構成することより、積層するに従って、第２のコンタクト緩衝層の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【００４８】
なお、本発明は、上記した製造方法などの方法発明の態様に限ることなく、半導体装置などの装置発明としての態様で実現することも可能である。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１の実施例：
Ａ−１．コンタクト緩衝層の第１の具体例：
Ａ−２．コンタクト緩衝層の第２の具体例：
Ａ−３．コンタクト緩衝層の第３の具体例：
Ａ−４．コンタクト緩衝層の第４の具体例：
Ｂ．第２の実施例：
Ｂ−１．第１及び第２のコンタクト緩衝層の第１の具体例：
Ｂ−２．第１及び第２のコンタクト緩衝層の第２の具体例：
Ｂ−３．第１及び第２のコンタクト緩衝層の第３の具体例：
Ｂ−４．第１及び第２のコンタクト緩衝層の第４の具体例：
Ｂ−５．第１及び第２のコンタクト緩衝層の第５の具体例：
Ｃ．適用例：
【００５０】
Ａ．第１の実施例：
図１は本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。本実施例の半導体装置は、ＳｉＣ（炭化ケイ素）半導体を用いた半導体装置である。
【００５１】
まず、層の厚さ（以下、層厚という）が数百μｍのｎ＋型のＳｉＣウェハ１０２を用意する。ＳｉＣウェハ１０２としては、４Ｈ（４層六方晶構造）−ＳｉＣのウエハを用いる。
【００５２】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置において、ＳｉＨ４（シラン），Ｃ３Ｈ８（プロパン）などの混合ガスを用い、成長温度１４００〜２０００℃で、ＳｉＣウェハ１０２上に、ｎ−型のＳｉＣをエピタキシャル成長させて、所望の導電特性を持つｎ−型の４Ｈ−ＳｉＣエピタキシャル層１０４（ドーパント：窒素，Ｎ型伝導，キャリア濃度：１×１０１６ｃｍ−３）を層厚十数μｍ形成する（図１（ａ））。
【００５３】
次に、ＣＶＤ装置において、４Ｈ−ＳｉＣエピタキシャル層１０４上に、後述するようにして、少なくとも、Ｓｉ（ケイ素）をエピタキシャル成長させて成るＳｉエピタキシャル層を含むコンタクト緩衝層１０６を形成する（図１（ｂ））。
【００５４】
次に、処理後のＳｉＣウェハ１０２を真空蒸着機（スパッタ蒸着機）またはＣＶＤ装置に装填し、そのＳｉＣウェハ１０２上に、Ａｌ（アルミニウム）、ＡｌＳｉ（アルミニウムシリコン）またはポリＳｉ（Ａｓ［ヒ素］またはＰ［リン］ドープ）を蒸着して、電極１０８を層厚０．１〜１μｍ形成する（図１（ｃ））。
【００５５】
最後に、電極形成後のＳｉＣウェハ１０２に、アニール温度７００℃以下で、熱処理を行うことで、半導体と金属（電極）との接触部分でのオーミックコンタクトを実現する。
【００５６】
以上により、電極／コンタクト緩衝層（Ｓｉエピタキシャル層を含む）／ＳｉＣ半導体層を基本構成とし、オーミックコンタクトと低い接触抵抗とを実現した半導体装置を製造することが可能となる。
【００５７】
このように、本実施例においては、コンタクト緩衝層１０６がＳｉエピタキシャル層を含んでいる。ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパント（すなわち、浅い不純物準位を形成できる不純物）の使用が可能であり、それによって、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、上記したとおり、７００℃以下という低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は、Ｓｉをエピタキシャル成長させて形成しているため、Ｓｉを蒸着して層を形成する場合のように多結晶化することがなく、しかも、Ｓｉのバンドギャップが小さいことにより、電極材として、上記したようなＡｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００５８】
従って、低いアニール温度で熱処理を行うことが可能であるため、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることができるので、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００５９】
Ａ−１．コンタクト緩衝層の第１の具体例：
図２は図１におけるコンタクト緩衝層１０６の第１の具体例を模式的に示した断面図である。この具体例では、コンタクト緩衝層１０６をＳｉエピタキシャル層のみで形成している。
【００６０】
すなわち、ＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（アルシン）（またはＰＨ３［フォスフィン］）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層１０４の上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層１０６Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。なお、Ｓｉエピタキシャル層１０６Ａのキャリア濃度は、３×１０１８ｃｍ−３以上とする。また、ＣＶＤ装置としては、４Ｈ−ＳｉＣエピタキシャル層１０４形成時と同じ装置を用い、その同じ装置内で大気開放することなく、４Ｈ−ＳｉＣエピタキシャル層１０４に引き続いて、Ｓｉエピタキシャル層１０６Ａを形成することにより、高品質な接触抵抗特性を実現するようにする。
【００６１】
以上のようにして、コンタクト緩衝層１０６をＳｉエピタキシャル層１０６Ａのみで形成することによって、上述した実施例の効果を奏することができる。
【００６２】
Ａ−２．コンタクト緩衝層の第２の具体例：
図３は図１におけるコンタクト緩衝層１０６の第２の具体例を模式的に示した断面図である。上記した第１の具体例の構成では、４Ｈ−ＳｉＣエピタキシャル層１０４とＳｉエピタキシャル層１０６Ａとの間（ヘテロ接合界面）で伝導帯の不連続が生じることにより、また、格子定数の差に伴い、結晶欠陥が発生することにより、抵抗の上昇が懸念される。そこで、本具体例では、Ｓｉエピタキシャル層と４Ｈ−ＳｉＣエピタキシャル層とを交互に積層して、コンタクト緩衝層１０６を形成することにより、伝導体の不連続を緩和すると共に、結晶欠陥の発生を抑制するようにしている。
【００６３】
すなわち、ＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層１０４の上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層１０６Ａを層厚１０ｎｍ以下で形成し、次に、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、成長温度１０５０〜１２００℃で、ＳｉＣをエピタキシャル成長させて、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを層厚１０ｎｍ以下で形成する。以下、同様にして、Ｓｉエピタキシャル層１０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂをそれぞれほぼ一定の層厚で交互に積層し、コンタクト緩衝層１０６を形成する。なお、交互に積層する回数は、標準的には３〜５回とする。
【００６４】
図４は図３における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。図４において、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示しており、４Ｈ−ＳｉＣの禁制帯のバンドギャップは、Ｅｇ＝３．２７ｅＶであり、Ｓｉの禁制帯のバンドギャップはＥｇ＝１．１ｅＶであり、４Ｈ−ＳｉＣとＳｉとの間には、０．７ｅＶの障壁（バリア）が存在する。上記した第１の具体例では、この障壁の存在によって４Ｈ−ＳｉＣエピタキシャル層１０４とＳｉエピタキシャル層１０６Ａとの間（ヘテロ接合界面）で伝導帯の不連続が生じていた。これに対し、本具体例では、コンタクト緩衝層１０６をＳｉ／ＳｉＣの多層構造とし、各層厚を１０ｎｍ以下と薄くすることによって、図４に示すように、量子効果によってＳｉのバンドが分離し、Ｓｉの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生して、伝導帯の不連続を緩和する。また、層厚を薄くすることにより、結晶が柔軟に伸びて、結晶欠陥の発生を抑制する。従って、抵抗の上昇を抑えることができる。
【００６５】
Ａ−３．コンタクト緩衝層の第３の具体例：
図５は図１におけるコンタクト緩衝層１０６の第３の具体例を模式的に示した断面図である。上記した第２の具体例の構成では、コンタクト緩衝層１０６を形成するＳｉエピタキシャル層１０６Ａ及び４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚はそれぞれをほぼ一定となっていたが、本具体例では、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は一定とするものの、Ｓｉエピタキシャル層１０６Ａの層厚を積層順に従って段階的に厚くするようにしている。
【００６６】
すなわち、ＣＶＤ装置において、第２の具体例の場合と同様に、Ｓｉエピタキシャル層１０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを交互に積層し、コンタクト緩衝層１０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は１０ｎｍと一定とするが、Ｓｉエピタキシャル層１０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くする。なお、このような層厚の変更は、混合ガスの導入時間など、成長時間を調整することで実現することができる。このことは、後の具体例や実施例においても同様である。
【００６７】
図６は図５における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。図６においても、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示している。本具体例では、コンタクト緩衝層１０６をＳｉ／ＳｉＣの多層構造とし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は一定とするものの、Ｓｉエピタキシャル層１０６Ａの層厚を積層順に従って段階的に厚くすることにより、Ｓｉエピタキシャル層１０６Ａの層厚ｔＳｉと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚ｔＳｉＣとの比ｔＳｉ／ｔＳｉＣが、積層順に従って段階的に大きくなるようにしている。よって、積層するに従って、コンタクト緩衝層１０６の組成はＳｉに近づくことになるため、結晶欠陥の発生を抑制することができる。
【００６８】
また、Ｓｉの禁制帯の高エネルギ側に生じるサブバンドのエネルギ準位は、Ｓｉエピタキシャル層１０６Ａの層厚が薄くなるほど、高くなり、厚くなるほど、低くなる。従って、Ｓｉエピタキシャル層１０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を第２の具体例の場合よりもさらに緩和することができる。
【００６９】
Ａ−４．コンタクト緩衝層の第４の具体例：
図７は図１におけるコンタクト緩衝層１０６の第４の具体例を模式的に示した断面図である。上記した第３の具体例の構成では、Ｓｉエピタキシャル層１０６Ａの層厚は積層順に従って段階的に厚くしていたが、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は一定であった。これに対し、本具体例では、Ｓｉエピタキシャル層１０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は逆に積層順に従って段階的に薄くするようにする。
【００７０】
すなわち、ＣＶＤ装置において、第２の具体例の場合と同様に、Ｓｉエピタキシャル層１０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを交互に積層し、コンタクト緩衝層１０６を形成する。但し、Ｓｉエピタキシャル層１０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は、積層順に従って、１０，５，２，１ｎｍと、段階的に薄くする。
【００７１】
このように、本具体例では、コンタクト緩衝層１０６をＳｉ／ＳｉＣの多層構造とすると共に、Ｓｉエピタキシャル層１０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚は積層順に従って段階的に薄くすることにより、Ｓｉエピタキシャル層１０６Ａと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂとの層厚の比ｔＳｉ／ｔＳｉＣが、積層順に従って段階的に大きくなるようにし、その比の変化率も、第３の具体例の場合より大きくなるようにしている。よって、積層するに従って、コンタクト緩衝層１０６の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【００７２】
また、Ｓｉエピタキシャル層１０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を緩和することができる。
【００７３】
Ｂ．第２の実施例：
図８は本発明の第２の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。本実施例の半導体装置も、ＳｉＣ半導体を用いた半導体装置である。上記した第１の実施例では、４Ｈ−ＳｉＣエピタキシャル層１０４と電極１０８との間に１つのコンタクト緩衝層１０６を形成していたのに対し、本実施例では、４Ｈ−ＳｉＣエピタキシャル層と電極との間に２つのコンタクト緩衝層を形成するようにしている。
【００７４】
まず、層厚数百μｍのｎ＋型のＳｉＣウェハ２０２を用意する。ＳｉＣウェハ２０２としては、４Ｈ−ＳｉＣのウエハを用いる。
次に、ＣＶＤ装置において、ＳｉＨ４，Ｃ３Ｈ８などの混合ガスを用い、成長温度１４００〜２０００℃で、ＳｉＣウェハ２０２上に、ｎ−型のＳｉＣをエピタキシャル成長させて、所望の導電特性を持つｎ−型の４Ｈ−ＳｉＣエピタキシャル層２０４（ドーパント：窒素，Ｎ型伝導，キャリア濃度：１×１０１６ｃｍ−３）を層厚十数μｍ形成する（図８（ａ））。
【００７５】
次に、ＣＶＤ装置において、４Ｈ−ＳｉＣエピタキシャル層２０４上に、後述するようにして、少なくとも、ＳｉＣをエピタキシャル成長させて成る３Ｃ（３層立方晶構造）−Ｓｉエピタキシャル層を含む第１のコンタクト緩衝層２０６を形成する（図８（ｂ））。
【００７６】
次に、ＣＶＤ装置において、第１のコンタクト緩衝層２０６上に、後述するようにして、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む第２のコンタクト緩衝層２０８を形成する（図８（ｃ））。
【００７７】
次に、処理後のＳｉＣウェハ２０２を真空蒸着機（スパッタ蒸着機）またはＣＤＶ装置に装填し、そのＳｉＣウェハ２０２上に、Ａｌ、ＡｌＳｉまたはポリＳｉ（ＡｓまたはＰドープ）を蒸着して、電極２１０を層厚０．１〜１μｍ形成する（図８（ｄ））。
【００７８】
最後に、電極形成後のＳｉＣウェハ１０２に、アニール温度７００℃以下で、熱処理を行うことで、半導体と金属（電極）との接触部分でのオーミックコンタクトを実現する。
【００７９】
以上により、電極／第２のコンタクト緩衝層（Ｓｉエピタキシャル層を含む）／第１のコンタクト緩衝層（３Ｃ−Ｓｉエピタキシャル層を含む）／４Ｈ−ＳｉＣ半導体層を基本構成とし、オーミックコンタクトと低い接触抵抗とを実現した半導体装置を製造することが可能となる。
【００８０】
このように、本実施例においても、第２のコンタクト緩衝層２０８がＳｉエピタキシャル層を含んでいる。従って、第１の実施例の場合と同様に、ＳｉはＳｉＣに比較してバンドギャップが小さいため、活性化エネルギの小さいドーパントの使用が可能であり、それによって、低抵抗化を図ることができる。また、ＳｉはＳｉＣに比較して融点も低いため、７００℃以下という低いアニール温度で熱処理を行っても、Ｓｉと金属（電極）との合金化が可能である。さらに、Ｓｉエピタキシャル層は、Ｓｉをエピタキシャル成長させて形成しているため、Ｓｉを蒸着して層を形成する場合のように多結晶化することがなく、しかも、Ｓｉのバンドギャップが小さいことにより、電極材として、上記したようなＡｌや、ＡｌＳｉや、ポリＳｉなど用いることが可能であり、アニール温度が低くても、良好なオーミックコンタクトを実現することができ、接触抵抗も下げることができる。
【００８１】
よって、本実施例においても、低いアニール温度で熱処理を行うことが可能であるため、金属の表面や金属と半導体との界面のモホロジの劣化や、界面の拡張を抑えることができ、半導体装置として、微細化や高集積化を図ることができる。また、電極材として、Ａｌや、ＡｌＳｉや、ポリＳｉなど用いることができるので、接触抵抗の抵抗値の安定化を図ることができ、電極とワイヤーボンド材との接合性も向上させることができる。
【００８２】
Ｂ−１．第１及び第２のコンタクト緩衝層の第１の具体例：
図９は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第１の具体例を模式的に示した断面図である。この具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣエピタキシャル層のみで形成し、第２のコンタクト緩衝層２０８をＳｉエピタキシャル層のみで形成している。
【００８３】
すなわち、ＣＶＤ装置において、まず、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層２０４の上に、ＳｉＣをエピタキシャル成長させて、第１のコンタクト緩衝層２０６として、３Ｃ−ＳｉＣエピタキシャル層２０６Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００８４】
次に、同じＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ成長温度１０５０〜１２００℃で、第１のコンタクト緩衝層２０６である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、Ｓｉをエピタキシャル成長させて、第２のコンタクト緩衝層２０８として、Ｓｉエピタキシャル層２０８Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００８５】
以上のようにして、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣエピタキシャル層２０６Ａのみで、第２のコンタクト緩衝層２０８をＳｉエピタキシャル層２０８Ａのみで、それぞれ形成することによって、上述した実施例の効果を奏することができる。
【００８６】
図１０は図９における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。図１０においても、図４などと同様に、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示しており、４Ｈ−ＳｉＣの禁制帯のバンドギャップはＥｇ＝３．２７ｅＶであり、３Ｃ−ＳｉＣの禁制帯のバンドギャップはＥｇ＝２．３９ｅＶであり、Ｓｉの禁制帯のバンドギャップはＥｇ＝１．１ｅＶである。本具体例では、４Ｈ−ＳｉＣエピタキシャル層１０４上に、第１のコンタクト緩衝層２０６である３Ｃ−ＳｉＣエピタキシャル層２０６Ａを配することにより、４Ｈ−ＳｉＣエピタキシャル層２０４と３Ｃ−ＳｉＣエピタキシャル層２０６Ａとは、格子定数がほぼ同じであるため、格子不整合に伴う結晶欠陥の発生は生じない。
【００８７】
また、本具体例において、第２のコンタクト緩衝層２０８であるＳｉエピタキシャル層２０８Ａの下に、第１のコンタクト緩衝層２０６である３Ｃ−ＳｉＣエピタキシャル層２０６Ａを配して、Ｓｉに対する電子親和力の大きな３Ｃ−ＳｉＣを用いることで、３Ｃ−ＳｉＣエピタキシャル層２０６ＡとＳｉエピタキシャル層２０８Ａとの間（ヘテロ接合界面）に生じる障壁を小さくして、伝導帯の不連続を緩和し、抵抗の上昇を抑えることができる。
【００８８】
Ｂ−２．第１及び第２のコンタクト緩衝層の第２の具体例：
図１１は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第２の具体例を模式的に示した断面図である。本実施例における上記した第１の具体例の構成では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣエピタキシャル層２０６Ａのみで形成していたが、本具体例では、３Ｈ−ＳｉＣエピタキシャル層と４Ｈ−ＳｉＣエピタキシャル層とを交互に積層して、第１のコンタクト緩衝層２０６を形成すると共に、４Ｈ−ＳｉＣエピタキシャル層の層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層の層厚を積層順に従って段階的に厚くするようにしている。
【００８９】
すなわち、ＣＶＤ装置において、まず、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、４Ｈ−ＳｉＣエピタキシャル層１０４形成時よりも低い成長温度１０５０〜１２００℃で、４Ｈ−ＳｉＣエピタキシャル層２０４の上に、ＳｉＣをエピタキシャル成長させて、３Ｃ−ＳｉＣエピタキシャル層２０６Ａを層厚１０ｎｍで形成し、続いて、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時よりも高い成長温度１４００〜２０００℃で、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、ＳｉＣをエピタキシャル成長させて、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを層厚０．５ｎｍで形成する。以下、同様にして、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、０．５ｎｍで形成した後、積層順に従って、１，２，５，１０ｎｍと、段階的に厚くする。
【００９０】
次に、同じＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３）などの混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ成長温度１０５０〜１２００℃で、第１のコンタクト緩衝層２０６中の最上層である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、Ｓｉをエピタキシャル成長させて、第２のコンタクト緩衝層２０８として、Ｓｉエピタキシャル層２０８Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００９１】
図１２は図１１における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。図１２においても、図４などと同様に、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示している。本具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚を積層順に従って段階的に厚くすることにより、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚ｔ３Ｃ−ＳｉＣと４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの層厚ｔ４Ｈ−ＳｉＣとの比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、積層順に従って段階的に大きくなるようにしている。よって、積層するに従って、第１のコンタクト緩衝層２０６の組成は３Ｃ−ＳｉＣに近づくことになる。第１のコンタクト緩衝層２０６において、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂとは、格子定数がほぼ同じであるため、積層時での格子不整に伴う結晶欠陥の発生は生じない。
【００９２】
また、３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とした第１のコンタクト緩衝層２０６において、各層厚を１０ｎｍ以下と薄くすることによって、図１２に示すように、量子効果によって３Ｃ−ＳｉＣのバンドが分離し、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生する。そのサブバンドのエネルギ準位は、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚が薄くなるほど、高くなり、厚くなるほど、低くなる。従って、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、３Ｃ−ＳｉＣｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を緩和することができる。
【００９３】
Ｂ−３．第１及び第２のコンタクト緩衝層の第３の具体例：
図１３は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第３の具体例を模式的に示した断面図である。本実施例における上記した第２の具体例の構成では、第１のコンタクト緩衝層２０６において、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は積層順に従って段階的に厚くしていたが、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は一定であった。これに対し、本具体例では、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は逆に積層順に従って段階的に薄くするようにする。
【００９４】
すなわち、ＣＶＤ装置において、まず、第２の具体例の場合と同様に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は、積層順に従って、１０，５，２，１ｎｍと、段階的に薄くする。
【００９５】
次に、同じＣＶＤ装置において、第２の具体例の場合と同様に、第１のコンタクト緩衝層２０６中の最上層である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、第２のコンタクト緩衝層２０８として、Ｓｉエピタキシャル層２０８Ａを層厚１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【００９６】
このように、本具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とすると共に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は積層順に従って段階的に厚くし、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は積層順に従って段階的に薄くすることにより、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂとの層厚の比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、積層順に従って段階的に大きくなるようにし、その比の変化率も、第２の具体例の場合より大きくなるようにしている。よって、積層するに従って、第１のコンタクト緩衝層２０６の組成はより早く３Ｃ−ＳｉＣに近づくことになる。
【００９７】
また、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚が積層順に従って段階的に厚くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、３Ｃ−ＳｉＣの伝導帯のエネルギ準位に近づくため、伝導帯の不連続を緩和することができる。
【００９８】
Ｂ−４．第１及び第２のコンタクト緩衝層の第４の具体例：
図１４は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第４の具体例を模式的に示した断面図である。本実施例における上記した第２の具体例の構成では、第２のコンタクト緩衝層２０８をＳｉエピタキシャル層２０８Ａのみで形成していたが、本具体例では、Ｓｉエピタキシャル層と３Ｃ−ＳｉＣエピタキシャル層を交互に積層して、第２のコンタクト緩衝層２０８を形成すると共に、Ｓｉエピタキシャル層の層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層の層厚を積層順に従って段階的に厚くするようにしている。
【００９９】
すなわち、ＣＶＤ装置において、まず、第２の具体例の場合と同様に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くする。
【０１００】
次に、同じＣＶＤ装置において、ＳｉＨ４，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、３Ｃ−ＳｉＣエピタキシャル層２０６Ａ形成時と同じ成長温度１０５０〜１２００℃で、第１のコンタクト緩衝層２０６中の最上層である３Ｃ−ＳｉＣエピタキシャル層２０６Ａ上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層２０８Ａを層厚１０ｎｍで形成し、続いて、ＳｉＨ４，Ｃ３Ｈ８，ＡｓＨ３（またはＰＨ３あるいはＮ２）などの混合ガスを用い、Ｓｉエピタキシャル層２０８Ａ形成時と同じ成長温度１０５０〜１２００℃で、Ｓｉエピタキシャル層２０８Ａ上に、ＳｉＣをエピタキシャル成長させて、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂを層厚５ｎｍで形成する。以下、同様にして、Ｓｉエピタキシャル層２０８Ａの形成と３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂを交互に積層し、第２のコンタクト緩衝層２０８を形成する。但し、Ｓｉエピタキシャル層２０８Ａの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は、５ｎｍで形成した後、積層順に従って、２ｎｍと、段階的に薄くする。そして、最上層に配されるＳｉエピタキシャル層２０８Ａの層厚は１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【０１０１】
図１５は図１４における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。図１５においても、図４などと同様に、縦軸はエネルギを示し、横軸は厚さ方向を示している。また、各矩形ブロックは、それぞれ、禁制帯を示している。本具体例では、第１のコンタクト緩衝層２０６を３Ｃ−ＳｉＣ／４Ｈ−ＳｉＣの多層構造とするだけでなく、第２のコンタクト緩衝層２０８もＳｉ／３Ｃ−ＳｉＣの多層構造とし、しかも、Ｓｉエピタキシャル層２０８Ａの層厚は一定とするものの、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚を積層順に従って段階的に薄くすることにより、Ｓｉエピタキシャル層２０８Ａの層厚ｔＳｉと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚ｔ３Ｃ−ＳｉＣとの比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、積層順に従って段階的に大きくなるようにしている。よって、積層するに従って、第２のコンタクト緩衝層２０８の組成はＳｉに近づくことになるため、Ｓｉ／３Ｃ−ＳｉＣの格子定数差による格子不整合に伴う結晶欠陥の発生をさらに低減することができる。
【０１０２】
また、Ｓｉ／３Ｃ−ＳｉＣの多層構造とした第２のコンタクト緩衝層２０８において、各層厚を１０ｎｍ以下と薄くすることによって、図１５に示すように、量子効果によって３Ｃ−ＳｉＣのバンドが分離し、３Ｃ−ＳｉＣの禁制帯の高エネルギ側に、超格子構造に伴うサブバンドが発生する。そのサブバンドのエネルギ準位は、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚が薄くなるほど、高くなり、厚くなるほど、低くなる。従って、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚が積層順に従って段階的に薄くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【０１０３】
Ｂ−５．第１及び第２のコンタクト緩衝層の第５の具体例：
図１６は図８における第１及び第２のコンタクト緩衝層２０６，２０８の第５の具体例を模式的に示した断面図である。本実施例における上記した第４の具体例の構成では、第２のコンタクト緩衝層２０８において、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は積層順に従って段階的に薄くしていたが、Ｓｉエピタキシャル層２０８Ａの層厚は一定であった。これに対し、本具体例では、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は積層順に従って段階的に薄くし、Ｓｉエピタキシャル層２０８Ａの層厚は逆に積層順に従って段階的に薄くするようにする。
【０１０４】
すなわち、ＣＶＤ装置において、まず、第２の具体例の場合と同様に、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの形成と４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの形成を交互に繰り返して、３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂを交互に積層し、第１のコンタクト緩衝層２０６を形成する。但し、４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの層厚は１０ｎｍと一定とするが、３Ｃ−ＳｉＣエピタキシャル層２０６Ａの層厚は、積層順に従って、０．５，１，２，５，１０ｎｍと、段階的に厚くする。
【０１０５】
次に、同じＣＶＤ装置において、第４の具体例の場合と同様に、Ｓｉエピタキシャル層２０８Ａの形成と３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの形成を交互に繰り返して、Ｓｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂを交互に積層し、第２のコンタクト緩衝層２０８を形成する。但し、Ｓｉエピタキシャル層２０８Ａの層厚は、積層順に従って、０．５，１，２，１ｎｍと、段階的に厚くし、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は、積層順に従って、５，２ｎｍと、段階的に薄くする。そして、最上層に配されるＳｉエピタキシャル層２０８Ａの層厚は１００ｎｍ以下（より好ましくは１０ｎｍ以下）で形成する。
【０１０６】
このように、本具体例では、第２のコンタクト緩衝層２０８をＳｉ／３Ｃ−ＳｉＣの多層構造とすると共に、Ｓｉエピタキシャル層２０８Ａの層厚は積層順に従って段階的に厚くし、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚は積層順に従って段階的に薄くすることにより、Ｓｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂとの層厚の比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、積層順に従って段階的に大きくなるようにし、その比の変化率も、第４の具体例の場合より大きくなるようにしている。よって、積層するに従って、第２のコンタクト緩衝層２０８の組成はより早くＳｉに近づくことになり、結晶欠陥の発生をさらに抑制することができる。
【０１０７】
また、３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの層厚が積層順に従って段階的に薄くなることにより、サブバンドのエネルギ準位も、積層順に従って段階的に低くなり、Ｓｉの伝導帯のエネルギ準位に近づくため、伝導帯の不連続をさらに緩和することができる。
【０１０８】
Ｃ．適用例：
次に、第１または第２の実施例において得られた半導体装置の基本構成部分を利用して、例えば、パワーＭＯＳＦＥＴを製造する方法について説明する。なお、製造方法は、第１の実施例の基本構成部分を用いる場合も、第２の実施例の基本構成部分を用いる場合も同じであるので、代表して、第１の実施例の基本構成部分を用いる場合を例として説明する。
【０１０９】
図１７は第１の実施例の基本構成部分を用いてパワーＭＯＳＦＥＴを製造する工程を模式的に示した断面図である。
【０１１０】
まず、第１の実施例において得られる電極／コンタクト緩衝層（Ｓｉエピタキシャル層を含む）／ＳｉＣ半導体層から成る半導体装置の基本構成部分のうち、コンタクト緩衝層（Ｓｉエピタキシャル層を含む）／ＳｉＣ半導体層の部分を用意し、ゲートを形成したい領域を開口したフォトレジストをフォトリソグラフにより形成し、そのフォトレジストを用いて、ドライエッチングを行って、上記領域におけるコンタクト緩衝層１０６を除去し、その後、形成したフォトレジストを除去する（図１７（ａ））。但し、第１の具体例の如く、コンタクト緩衝層１０６がＳｉエピタキシャル層１０６Ａのみで形成される場合では、ドライエッチングの代わりに、ＨＦなどによるウェットエッチングを適用することも可能である。
【０１１１】
次に、ゲートを形成したい領域に、熱酸化などよってゲート絶縁膜（ＳｉＯ２）を形成する。
【０１１２】
続いて、ソースを形成したい領域に、イオン注入法により、ｐ型領域及びｎ型領域をそれぞれ形成する（図１７（ｂ））。すなわち、不純物としてＢ（ホウ素）やＡｌを注入して、ｐ型領域を形成し、電気炉にて加熱することで、キャリアの活性化を行う。その後、不純物としてＡｓやＰを注入して、ｎ型領域を形成し、電気炉にて加熱することで、キャリアの活性化を行う。なお、これら電気炉での加熱処理は、条件の調整により、１回の処理にて対応することは可能である。次に、ＳｉＣウェハ１０２の裏面に、電極材としてＮｉなどを用いて、真空蒸着（スパッタ法など）によりドレイン電極を形成して、その後、電気炉において、アニール温度９５０℃以上、Ａｒ（アルゴン）またはＨ２（水素）雰囲気下で、加熱することにより、合金化し、オーミックコンタクトを実現する。
【０１１３】
次に、表面のうち、上記したソースを形成したい領域に、電極材としてＡｌまたはポリＳｉなどを用いて、真空蒸着（スパッタ法など）によりソース電極を形成して、その後、電気炉において、アニール温度７００℃以下、Ａｒ（アルゴン）またはＨ２（水素）雰囲気下で、加熱することにより、合金化し、オーミックコンタクトを実現する。なお、電極材がポリＳｉである場合には、ＣＶＤによってソース電極を形成することも可能である。
【０１１４】
さらに、上記したゲートを形成したい領域に、電極材としてＡｌまたはポリＳｉなどを用いて、真空蒸着（スパッタ法など）によりゲート電極を形成する（図１７（ｃ））。なお、電極材がポリＳｉである場合には、ＣＶＤによってゲート電極を形成することも可能である。
【０１１５】
こうして、第１の実施例の基本構成部分を用いて縦型のパワーＭＯＳＦＥＴを製造することができる。
【０１１６】
なお、ＳｉＣウェハ１０２の裏面にも、表面と同様に、コンタクト緩衝層を形成するようにすれば、そのコンタクト緩衝層上にドレイン電極を形成することにより、電気炉での加熱の際に、アニール温度が７００℃以下でも、オーミックコンタクトを実現することが可能となる。
【０１１７】
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。
【０１１８】
上記した第１の実施例においては、ＳｉＣウェハ１０２として、４Ｈ−ＳｉＣのウエハを用い、その上に４Ｈ−ＳｉＣエピタキシャル層１０４を形成すると共に、第２ないし第４の具体例では、コンタクト緩衝層１０６に４Ｈ−ＳｉＣエピタキシャル層１０６Ｂを用いていた。しかしながら、ＳｉＣウェハ１０２として、４Ｈ−ＳｉＣのウエハに代えて、３Ｃ−ＳｉＣを用いても良く、その場合には、その上に、４Ｈ−ＳｉＣエピタキシャル層１０４の代わりに、３Ｃ−ＳｉＣエピタキシャル層を形成すると共に、第２ないし第４の具体例では、コンタクト緩衝層１０６に４Ｈ−ＳｉＣエピタキシャル層１０６Ｂの代わりに、３Ｃ−ＳｉＣエピタキシャル層を用いるようにする。
【０１１９】
上記した第２の実施例において、第２ないし第５の具体例では、第１のコンタクト緩衝層２０６における３Ｃ−ＳｉＣエピタキシャル層２０６Ａと４Ｈ−ＳｉＣエピタキシャル層２０６Ｂの交互に積層する回数や、第２のコンタクト緩衝層２０８におけるＳｉエピタキシャル層２０８Ａと３Ｃ−ＳｉＣエピタキシャル層２０８Ｂの交互に積層する回数は、標準的には、２〜５回であるが、それ以上の回数であっても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。
【図２】図１におけるコンタクト緩衝層１０６の第１の具体例を模式的に示した断面図である。
【図３】図１におけるコンタクト緩衝層１０６の第２の具体例を模式的に示した断面図である。
【図４】図３における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。
【図５】図１におけるコンタクト緩衝層１０６の第３の具体例を模式的に示した断面図である。
【図６】図５における４Ｈ−ＳｉＣエピタキシャル層１０４及びコンタクト緩衝層１０６部分におけるエネルギバンド構造を示す説明図である。
【図７】図１におけるコンタクト緩衝層１０６の第４の具体例を模式的に示した断面図である。
【図８】本発明の第２の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。
【図９】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第１の具体例を模式的に示した断面図である。
【図１０】図９における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。
【図１１】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第２の具体例を模式的に示した断面図である。
【図１２】図１１における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。
【図１３】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第３の具体例を模式的に示した断面図である。
【図１４】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第４の具体例を模式的に示した断面図である。
【図１５】図１４における４Ｈ−ＳｉＣエピタキシャル層２０４，第１のコンタクト緩衝層２０６及び第２のコンタクト緩衝層２０８部分におけるエネルギバンド構造を示す説明図である。
【図１６】図８における第１及び第２のコンタクト緩衝層２０６，２０８の第５の具体例を模式的に示した断面図である。
【図１７】は第１の実施例の基本構成部分を用いてパワーＭＯＳＦＥＴを製造する工程を模式的に示した断面図である。
【符号の説明】
１０２…ＳｉＣウェハ
１０４…４Ｈ−ＳｉＣエピタキシャル層
１０６…コンタクト緩衝層
１０６Ａ…Ｓｉエピタキシャル層
１０６Ｂ…４Ｈ−ＳｉＣエピタキシャル層
１０８…電極
２０２…ＳｉＣウェハ
２０４…４Ｈ−ＳｉＣエピタキシャル層
２０６…第１のコンタクト緩衝層
２０６Ａ…３Ｃ−ＳｉＣエピタキシャル層
２０６Ｂ…４Ｈ−ＳｉＣエピタキシャル層
２０８…第２のコンタクト緩衝層
２０８Ａ…Ｓｉエピタキシャル層
２０８Ｂ…３Ｃ−ＳｉＣエピタキシャル層
２１０…電極
Claims (23)
- 半導体装置を製造する方法であって、
（ａ）ＳｉＣをエピタキシャル成長させて成るＳｉＣエピタキシャル層を有するウエハを用意する工程と、
（ｂ）前記ＳｉＣエピタキシャル層上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む、コンタクト緩衝層を形成する工程と、
（ｃ）前記コンタクト緩衝層上に電極を形成する工程と、
（ｄ）前記電極形成後の前記ウエハに所定温度で熱処理を行う工程と、
を備える半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
前記コンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成することを特徴とする半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
前記Ｓｉエピタキシャル層の厚さが１００ｎｍ以下となるように、前記コンタクト緩衝層を形成することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
前記Ｓｉエピタキシャル層と、前記ＳｉＣエピタキシャル層と、を交互に積層して、前記コンタクト緩衝層を形成することを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記Ｓｉエピタキシャル層の厚さをｔＳｉ、前記ＳｉＣエピタキシャル層の厚さをｔＳｉＣとした場合に、各層の厚さの比ｔＳｉ／ｔＳｉＣが、段階的に大きくなるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記ＳｉＣエピタキシャル層の厚さがほぼ一定となるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 半導体装置を製造する方法であって、
（ａ）ＳｉＣをエピタキシャル成長させて成る４Ｈ−ＳｉＣエピタキシャル層を有するウエハを用意する工程と、
（ｂ）前記４Ｈ−ＳｉＣエピタキシャル層上に、少なくとも、ＳｉＣをエピタキシャル成長させて成る３Ｃ−ＳｉＣエピタキシャル層を含む、第１のコンタクト緩衝層を形成する工程と、
（ｃ）前記第１のコンタクト緩衝層上に、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む、第２のコンタクト緩衝層を形成する工程と、
（ｄ）前記第２のコンタクト緩衝層上に電極を形成する工程と、
（ｅ）前記電極形成後の前記ウエハに所定温度で熱処理を行う工程と、
を備える半導体装置の製造方法。 - 請求項９に記載の半導体装置を製造する方法において、
前記工程（ｂ）では、
前記第１のコンタクト緩衝層を、前記３Ｃ−ＳｉＣエピタキシャル層のみで形成し、
前記工程（ｃ）では、
前記第２のコンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成することを特徴とする半導体装置の製造方法。 - 請求項９に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
前記３Ｃ−ＳｉＣエピタキシャル層と、前記４Ｈ−ＳｉＣエピタキシャル層と、を交互に積層して、前記第１のコンタクト緩衝層を形成することを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層の厚さをｔ３Ｃ−ＳｉＣ、前記４Ｈ−ＳｉＣエピタキシャル層の厚さをｔ４Ｈ−ＳｉＣとした場合に、各層の厚さの比ｔ３Ｃ−ＳｉＣ／ｔ４Ｈ−ＳｉＣが、段階的に大きくなるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１３に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層のうち、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に厚くなり、前記４Ｈ−ＳｉＣエピタキシャル層の厚さがほぼ一定となるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１３に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層のうち、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に厚くなり、前記４Ｈ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記３Ｃ−ＳｉＣエピタキシャル層及び前記４Ｈ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１１ないし請求項１５のうちの任意の１つに記載の半導体装置の製造方法において、
前記工程（ｃ）では、
前記第２のコンタクト緩衝層を、前記Ｓｉエピタキシャル層のみで形成することを特徴とする半導体装置の製造方法。 - 請求項１１ないし請求項１５のうちの任意の１つに記載の半導体装置の製造方法において、
前記工程（ｃ）では、
前記Ｓｉエピタキシャル層と、前記３Ｃ−ＳｉＣエピタキシャル層と、を交互に積層して、前記第２のコンタクト緩衝層を形成することを特徴とする半導体装置の製造方法。 - 請求項１７に記載の半導体装置の製造方法において、
前記工程（ｂ）では、
交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層の厚さが、それぞれ、１０ｎｍ以下となるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１７に記載の半導体装置の製造方法において、
前記工程（ｃ）では、
交互に積層される前記Ｓｉエピタキシャル層の厚さをｔＳｉ、前記３Ｃ−ＳｉＣエピタキシャル層の厚さをｔ３Ｃ−ＳｉＣとした場合に、各層の厚さの比ｔＳｉ／ｔ３Ｃ−ＳｉＣが、段階的に大きくなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１９に記載の半導体装置の製造方法において、
前記工程（ｃ）では、
交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さがほぼ一定となり、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 請求項１９に記載の半導体装置の製造方法において、
前記工程（ｃ）では、
交互に積層される前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層のうち、前記Ｓｉエピタキシャル層の厚さが段階的に厚くなり、前記３Ｃ−ＳｉＣエピタキシャル層の厚さが段階的に薄くなるように、前記Ｓｉエピタキシャル層及び前記３Ｃ−ＳｉＣエピタキシャル層を積層することを特徴とする半導体装置の製造方法。 - 半導体装置であって、
ＳｉＣをエピタキシャル成長させて成るＳｉＣエピタキシャル層と、
該ＳｉＣエピタキシャル層上に配置され、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含むコンタクト緩衝層と、
該コンタクト緩衝層上に配置される電極と、
を備える半導体装置。 - 半導体装置であって、
ＳｉＣをエピタキシャル成長させて成る４Ｈ−ＳｉＣエピタキシャル層と、
該４Ｈ−ＳｉＣエピタキシャル層上に配置され、少なくとも、ＳｉＣをエピタキシャル成長させて成る３Ｃ−ＳｉＣエピタキシャル層を含む第１のコンタクト緩衝層と、
該第１のコンタクト緩衝層上に配置され、少なくとも、Ｓｉをエピタキシャル成長させて成るＳｉエピタキシャル層を含む第２のコンタクト緩衝層と、
該第２のコンタクト緩衝層上に配置される電極と、
を備える半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009584A JP4029731B2 (ja) | 2003-01-17 | 2003-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009584A JP4029731B2 (ja) | 2003-01-17 | 2003-01-17 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004221462A true JP2004221462A (ja) | 2004-08-05 |
| JP2004221462A5 JP2004221462A5 (ja) | 2006-02-23 |
| JP4029731B2 JP4029731B2 (ja) | 2008-01-09 |
Family
ID=32899038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003009584A Expired - Fee Related JP4029731B2 (ja) | 2003-01-17 | 2003-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4029731B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165902A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2015115589A (ja) * | 2013-12-16 | 2015-06-22 | 新日本無線株式会社 | シリコン／シリコンカーバイド半導体装置とその製造方法 |
-
2003
- 2003-01-17 JP JP2003009584A patent/JP4029731B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165902A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US8558244B2 (en) | 2010-02-10 | 2013-10-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| US8916881B2 (en) | 2010-02-10 | 2014-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| JP2015115589A (ja) * | 2013-12-16 | 2015-06-22 | 新日本無線株式会社 | シリコン／シリコンカーバイド半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4029731B2 (ja) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843854B2 (ja) | Ｍｏｓデバイス | |
| TWI313060B (en) | Feild effect transisitor and fabricating method thereof | |
| JP4463448B2 (ja) | ＳｉＣ基板及びＳｉＣ半導体素子の製造方法 | |
| JP4224253B2 (ja) | 半導体装置及びその製造方法 | |
| US20090072244A1 (en) | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device | |
| JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
| JP2002329670A (ja) | 半導体装置及びその製造方法 | |
| TW200816473A (en) | A heterojunction bipolar transistor (HBT) with periodic multilayer base | |
| TW201019375A (en) | Semiconductor wafer, electronic device, and method for making a semiconductor wafer | |
| JP2008219046A (ja) | 薄膜トランジスターの製造方法 | |
| JP2003234301A (ja) | 半導体基板、半導体素子及びその製造方法 | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| JP2005039257A (ja) | 半導体装置及びその製造方法 | |
| TW201025426A (en) | Semiconductor wafer, electronic device and method for making a semiconductor wafer | |
| JPWO2010131571A1 (ja) | 半導体装置 | |
| JP2017117996A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2019194042A1 (ja) | トランジスタの製造方法 | |
| JP2006004970A (ja) | 窒化物半導体薄膜の作製方法 | |
| JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TW200937631A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20160056040A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4025542B2 (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| JP7196458B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| JP4029731B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |