CN116525535B - 一种多层化soi基板的制备方法及soi基板 - Google Patents

一种多层化soi基板的制备方法及soi基板 Download PDF

Info

Publication number
CN116525535B
CN116525535B CN202310686800.2A CN202310686800A CN116525535B CN 116525535 B CN116525535 B CN 116525535B CN 202310686800 A CN202310686800 A CN 202310686800A CN 116525535 B CN116525535 B CN 116525535B
Authority
CN
China
Prior art keywords
preset
sic
temperature
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310686800.2A
Other languages
English (en)
Other versions
CN116525535A (zh
Inventor
郭艳敏
王楠
赵堃
莫宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Advanced Materials Technology Innovation Co ltd
Original Assignee
China Electronics Technology Advanced Materials Technology Innovation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Advanced Materials Technology Innovation Co ltd filed Critical China Electronics Technology Advanced Materials Technology Innovation Co ltd
Priority to CN202310686800.2A priority Critical patent/CN116525535B/zh
Publication of CN116525535A publication Critical patent/CN116525535A/zh
Application granted granted Critical
Publication of CN116525535B publication Critical patent/CN116525535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738Semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)

Abstract

本申请适用于硅片的制备技术领域,提供了一种多层化SOI基板的制备方法及SOI基板,该制备方法包括:将清洗后的硅片安装到设备中;3C‑SiC层生长步骤:向设备中持续通入第一预设气体,当温度达到第一预设温度时,通入第二预设气体,在硅片表面形成3C‑SiC层,进行退火;第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体;单晶Si层生长步骤:停止通入第一和第二预设气体,升温至第三预设温度并通入第三预设气体,在3C‑SiC层上生长单晶Si层后,停止通入第三预设气体;重复3C‑SiC层生长步骤和单晶Si层生长步骤预设次数,升温至第四预设温度后,进行退火,形成多层化Si/3C‑SiC/SixC1‑x/3C‑SiC/Si基板。本申请的方法能够在保证SOI基板的绝缘性的同时,提高散热性能。

Description

一种多层化SOI基板的制备方法及SOI基板
技术领域
本申请属于硅片的制备技术领域,尤其涉及一种多层化SOI基板的制备方法及SOI基板。
背景技术
一般的SOI硅片的制备方法有三种,分别为热键合法、Smart-Cut法和SIMOX法。将使用这三种方法制备出来的SOI硅片作为功率器件的基板时,作为绝缘层的SiO2层的绝缘性较好,但热传导率低,不利于功率器件的散热,造成该功率器件的工作效率低、寿命短。并且上述SOI硅片的制备工艺复杂,制备困难,成本高。
目前,亟需一种SOI硅片的制备方法,在保证绝缘性的同时,提高散热性能。
发明内容
为克服相关技术中存在的问题,本申请实施例提供了一种多层化SOI基板的制备方法及SOI基板,能够解决目前SOI硅片作为功率器件的基板热传导率低,散热性能差的问题。
本申请是通过如下技术方案实现的:
第一方面,本申请实施例提供了一种多层化SOI基板的制备方法,包括:
将清洗后的硅片安装到设备中,设备具有退火功能;
3C-SiC层生长步骤:向设备中持续通入第一预设气体,对设备内的温度进行调整,当温度达到第一预设温度时,向设备中持续通入第二预设气体,在硅片表面形成3C-SiC层,对形成3C-SiC层的硅片进行退火后温度降至第二预设温度;其中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体;
单晶Si层生长步骤:当温度降至第二预设温度后,停止通入第一预设气体和第二预设气体,将温度升温至第三预设温度并通入第三预设气体,在3C-SiC层上生长单晶Si层后,停止通入第三预设气体;
重复3C-SiC层生长步骤和单晶Si层生长步骤预设次数,将温度升温至第四预设温度后,对交替形成的3C-SiC层和单晶Si层的硅片进行退火,形成多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板。
在一种可能的实现方式中,第一预设气体为H2、Ar+H2、N2+H2或惰性气体中的一种或多种。
在一种可能的实现方式中,第一预设温度为反应温度,第一预设温度的温度范围为800℃~1400℃。
在一种可能的实现方式中,形成每层3C-SiC层所需的时间为第一预设时间,第一预设时间的范围为1s~180s。
在一种可能的实现方式中,第三预设温度小于1000℃。
在一种可能的实现方式中,第三预设气体为H2+SiH4气体。
在一种可能的实现方式中,形成单晶Si层所需的时间为第二预设时间,第二预设时间的范围为1s~180s,单晶Si层的厚度大于等于10nm。
在一种可能的实现方式中,第四预设温度的温度范围为1000℃~1400℃。
在一种可能的实现方式中,对交替形成的3C-SiC层和单晶Si层的硅片进行退火所需的时间为第三预设时间,第三预设时间大于或等于30min。
第二方面,本申请实施例提供了一种SOI基板,利用如第一方面的多层化SOI基板的制备方法制备。
可以理解的是,上述第二方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。
本申请实施例与现有技术相比存在的有益效果是:
本申请实施例,通过利用退火和Si外延,形成了3C-SiC层和单晶Si层交替的多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板,3C-SiC的热传导率远大于SiO2的热传导率,并且3C-SiC/SixC1-x/3C-SiC(x<1)的绝缘性与SiO2的绝缘性大致相同,整个制备过程工艺简单,能够在保证SOI基板的绝缘性的同时,提高基板的散热性能。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本说明书。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的多层化SOI基板的制备方法的流程示意图;
图2是本申请一实施例提供的多层化SOI基板的制备过程示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
以下结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本申请一实施例提供的多层化SOI基板的制备方法的流程示意图,参照图1,对该多层化SOI基板的制备方法的详述如下:
本申请实施例提供了一种多层化SOI基板的制备方法,包括:
步骤101:将清洗后的硅片安装到设备中,设备具有退火功能。
示例性的,一般可以使用具有快速退火功能并且在运行过程中能够通入气体的的设备,例如电阻式加热炉,快速退火(Rapid Thermal Processing,RTP)设备等。
示例性的,在步骤101中要求设备具有退火功能,指的是快速退火功能,快速退火是指用各种热辐射源,直接照射在样品表面,迅速将样品加热至预设温度左右在几秒至几十秒的时间完成退火。
在将硅片安装到快速退火设备中之前,需要对硅片进行清洗。清洗的过程如下:吸附在硅片表面上的杂质可以分为分子型、离子型和原子型三种。其中分子型杂质与表面的吸附力较弱,去除此类杂质比较容易,它们属于油脂类杂质,具有疏水性的特点。因此,在对硅片本体进行化学清洗时,首先应该把它们清除干净。离子型和原子型吸附的杂质属于化学吸附杂质,其吸附性较强。
将硅片依次在甲苯、丙酮和酒精溶液中超声清洗以去除表面的有机物,为去除表面的金属杂质,把硅片放在浓硫酸中加热,然后把硅片依次在去离子水、双氧水和氨水混合溶液以及去离子水、双氧水和盐酸的混合溶液中煮沸去除硅片表面酸性氧化物和碱性氧化物,接着用氢氟酸和去离子水混合溶液清洗掉表面的氧化物,最后用大量的去离子水冲洗硅并干燥。
其中,硅片可以是Si衬底,也可以是Si外延片。Si衬底或Si外延片可以是任意晶面、任意尺寸的。
一实施例中,针对大功率器件,可以利用硅外延片作为制备SOI基板的基底材料,对于制备出来的SOI基板具有集电区高击穿电压,小串联电阻,小饱和压降的有点,有利于提高产品稳定性和可靠性。
步骤102:3C-SiC层生长步骤:向设备中持续通入第一预设气体,对设备内的温度进行调整,当温度达到第一预设温度时,向设备中持续通入第二预设气体,在硅片表面形成3C-SiC层,对形成3C-SiC层的硅片进行退火后温度降至第二预设温度;其中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体。
示例性的,第一预设气体可以为H2、Ar+H2、N2+H2或惰性气体中的一种或多种,也可以为H2与至少一种惰性气体的混合气体,其中,H2的浓度需要控制在4%以下。Ar+H2表示Ar和H2的混合气体,同理N2+H2表示N2和H2的混合气体。
示例性的,上述对设备进行升温过程为预升温,可以升到550℃~650℃,为下述步骤达到第一预设温度做准备,缩短实验时间。其中,预升温的温度一般可以设置在600℃。
一实施例中,设备温度从预升温的温度600℃升高到第一预设温度时,升温梯度大于等于50℃/s,从而实现快速升温,快速退火,加快反应的速度,减少整个生长的过程。其中,第一预设温度为反应温度,第一预设温度的温度范围为800℃~1400℃。
在高温下,硅片中的硅原子会扩散到硅片的表面,硅原子是脱离其原本的结构扩散到硅片的表面,与硅片的表面的甲烷分解产生的碳发生反应,在硅片表面生成一层很薄的3C-SiC层,如图2所示,且其致密性也很好。再通过退火,使得3C-SiC层更加均匀。整个过程使得3C-SiC层的厚度可以达到纳米级,例如可达500纳米。
示例性的,形成每层3C-SiC层所需的时间为第一预设时间,第一预设时间为反应时间,第一预设时间的范围为1s~180s。反应时间的长短根据当时3C-SiC层的生长情况确定,保证3C-SiC层能够生长均匀。
一实施例中,向设备中通入一段时间第一预设气体H2,同时将设备的温度进行预升温。尽量保证设备中的的气氛无其它气体杂质之后,继续升高温度,当温度达到第一预设温度1100℃时,向设备中通入具有一定浓度的第二预设气体甲烷,通过硅原子与碳元素发生反应,在硅片表面形成约500nm的3C-SiC层,对形成3C-SiC层的硅片进行退火后温度降至第二预设温度,第二预设温度可以为800℃以下。
示例性的,SiO2的热传导率可达1.38W/mK,而上述过程形成的3C-SiC层的热传导率可达90W/mK,远大于SiO2的热传导率,散热效率高。
步骤103:单晶Si层生长步骤:当温度降至第二预设温度后,停止通入第一预设气体和第二预设气体,将温度升温至第三预设温度并通入第三预设气体,在3C-SiC层上生长单晶Si层后,停止通入第三预设气体。
一实施例中,退火后设备内的温度下降为600℃,并维持一段时间后,需要将温度再升高到第三预设温度800℃,并通入第三预设气体,目的是在3C-SiC层生长单晶Si层。其中,第三预设温度一般小于1000℃。
示例性的,第三预设气体为H2+SiH4气体。
示例性的,可以用Si Epi(硅外延)设备生长单晶Si层,如图2所示,在Si Epi设备中通入第三预设气体,升温到第三预设温度,能够根据硅片摆放位置和进气调节结构来改变不同区域硅片表面的气流场,将第三预设气体均匀可控地输运到工艺腔室,实现了均匀可调的外延工艺气流场,从而达到使外延层均匀生长的目的。
示例性的,形成单晶Si层所需的时间为第二预设时间,第二预设时间的范围为1s~180s,单晶Si层的厚度大于等于10nm。
步骤104:重复3C-SiC层生长步骤和单晶Si层生长步骤预设次数,将温度升温至第四预设温度后,对交替形成的3C-SiC层和单晶Si层的硅片进行退火,形成多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板。
一实施例中,在形成最后一层单晶Si层后,升温到第四预设温度后退火第二预设时间,在退火过程中只通入惰性气体作为保护气,例如Ar气体。使得中间交替形成的3C-SiC层和单晶Si层成为由最外侧两层3C-SiC层夹住的3C-SiC/SixC1-x/3C-SiC层,其中,x为在由最外侧两层3C-SiC层夹住的部分的硅元素的占比。3C-SiC/SixC1-x/3C-SiC层与最上层的Si层和最底层的硅片形成多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板,如图2所示。
其中,上述预设次数大于等于2。
示例性的,第四预设温度的温度范围可以为为1000℃~1400℃。对交替形成的3C-SiC层和单晶Si层的硅片进行退火所需的时间为第三预设时间,第三预设时间大于或等于30min,形成较厚的单晶Si层。
可见利用对退火的时间和温度的控制和Si外延的手法,形成了3C-SiC层和单晶Si层交替的多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板,SixC1-x是非晶,在非晶的两侧有高阻的3C-SiC,使得3C-SiC/SixC1-x/3C-SiC(x<1)的绝缘性与SiO2基本相同,SOI构造的特点是有很大的载流子的浓度差,3C-SiC/SixC1-x/3C-SiC能够满足该特点;3C-SiC的热传导率可达90W/mK,远大于SiO2的热传导率,并且,整个制备过程工艺简单,能够在保证SOI基板的绝缘性的同时,提高散热性能。
本申请实施例还提供了一种SOI基板,利用如上述多层化SOI基板的制备方法制备。
示例性的,SOI基板包括硅片,在硅片上方设置交替3C-SiC层和单晶Si层。SOI基板整体为多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板。
示例性的,制备该SOI基板的过程包括:将清洗后的硅片安装到设备中,设备具有退火功能。3C-SiC层生长步骤:向设备中持续通入第一预设气体,对设备内的温度进行调整,当温度达到第一预设温度时,向设备中持续通入第二预设气体,在硅片表面形成3C-SiC层,对形成3C-SiC层的硅片进行退火后温度降至第二预设温度;其中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体。单晶Si层生长步骤:当温度降至第二预设温度后,停止通入第一预设气体和第二预设气体,将温度升温至第三预设温度并通入第三预设气体,在3C-SiC层上生长单晶Si层后,停止通入第三预设气体。重复3C-SiC层生长步骤和单晶Si层生长步骤预设次数,将温度升温至第四预设温度后,对交替形成的3C-SiC层和单晶Si层的硅片进行退火,形成多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板。
可以理解的是,上述SOI基板的有益效果可以参见上述多层化SOI基板的制备方法中的相关描述,在此不再赘述
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

Claims (10)

1.一种多层化SOI基板的制备方法,其特征在于,包括:
将清洗后的硅片安装到设备中,所述设备具有退火功能;
3C-SiC层生长步骤:向所述设备中持续通入第一预设气体,对所述设备内的温度进行调整,当所述温度达到第一预设温度时,向所述设备中持续通入第二预设气体,在硅片表面形成3C-SiC层,对形成3C-SiC层的硅片进行退火后所述温度降至第二预设温度;其中,所述第一预设气体为保护气体,所述第二预设气体中包含甲烷或乙炔中的至少一种气体;
单晶Si层生长步骤:当所述温度降至所述第二预设温度后,停止通入所述第一预设气体和所述第二预设气体,将所述温度升温至第三预设温度并通入第三预设气体,在所述3C-SiC层上生长单晶Si层后,停止通入所述第三预设气体;
重复所述3C-SiC层生长步骤和所述单晶Si层生长步骤预设次数,将所述温度升温至第四预设温度后,对交替形成的所述3C-SiC层和所述单晶Si层的硅片进行退火,形成多层化Si/3C-SiC/ SixC1-x /3C-SiC/Si基板;中间交替形成的所述3C-SiC层和单晶Si层由最外侧两层3C-SiC层夹住,形成中间的3C-SiC/SixC1-x/3C-SiC层;其中,x为在由最外侧两层3C-SiC层夹住的部分的硅元素的占比;所述3C-SiC/SixC1-x/3C-SiC层与最上层的Si层和最底层的硅片形成所述多层化Si/3C-SiC/SixC1-x/3C-SiC/Si基板。
2.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,所述第一预设气体为H2、Ar+H2、N2+H2或惰性气体中的一种或多种。
3.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,所述第一预设温度为反应温度,所述第一预设温度的温度范围为800℃~1400℃。
4.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,形成每层3C-SiC层所需的时间为第一预设时间,所述第一预设时间的范围为1s~180s。
5.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,所述第三预设温度小于1000℃。
6.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,所述第三预设气体为H2+SiH4气体。
7.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,形成所述单晶Si层所需的时间为第二预设时间,所述第二预设时间的范围为1s~180s;所述单晶Si层的厚度大于等于10nm。
8.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,所述第四预设温度的温度范围为1000℃~1400℃。
9.如权利要求1所述的多层化SOI基板的制备方法,其特征在于,对交替形成的所述3C-SiC层和所述单晶Si层的硅片进行退火所需的时间为第三预设时间,所述第三预设时间大于或等于30min。
10.一种SOI基板,其特征在于,利用如权利要求1至9任一项所述的多层化SOI基板的制备方法制备。
CN202310686800.2A 2023-06-09 2023-06-09 一种多层化soi基板的制备方法及soi基板 Active CN116525535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310686800.2A CN116525535B (zh) 2023-06-09 2023-06-09 一种多层化soi基板的制备方法及soi基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310686800.2A CN116525535B (zh) 2023-06-09 2023-06-09 一种多层化soi基板的制备方法及soi基板

Publications (2)

Publication Number Publication Date
CN116525535A CN116525535A (zh) 2023-08-01
CN116525535B true CN116525535B (zh) 2024-01-30

Family

ID=87394285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310686800.2A Active CN116525535B (zh) 2023-06-09 2023-06-09 一种多层化soi基板的制备方法及soi基板

Country Status (1)

Country Link
CN (1) CN116525535B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273525A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 立方晶系単結晶炭化シリコン基板の製造方法
CN101942696A (zh) * 2010-07-15 2011-01-12 四川大学 Si基“反向外延”3C-SiC单晶薄膜及其制备方法
JP2012171830A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法
CN113658848A (zh) * 2020-05-12 2021-11-16 信越半导体株式会社 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆
CN114068308A (zh) * 2022-01-17 2022-02-18 季华实验室 一种用于硅基mosfet器件的衬底及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273525A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 立方晶系単結晶炭化シリコン基板の製造方法
CN101942696A (zh) * 2010-07-15 2011-01-12 四川大学 Si基“反向外延”3C-SiC单晶薄膜及其制备方法
JP2012171830A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法
CN113658848A (zh) * 2020-05-12 2021-11-16 信越半导体株式会社 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆
CN114068308A (zh) * 2022-01-17 2022-02-18 季华实验室 一种用于硅基mosfet器件的衬底及其制备方法

Also Published As

Publication number Publication date
CN116525535A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
WO2020098401A1 (zh) 一种氧化镓半导体结构及其制备方法
EP0984483B1 (en) Semiconductor substrate and method for producing the same
EP0984484A2 (en) Semiconductor subtrate and method for producing the same
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
US9287351B2 (en) Composite substrate and method for manufacturing same
CN101207009A (zh) Soi基板的制造方法
CN109449257B (zh) 非晶薄膜后氢化处理方法及硅异质结太阳电池制备方法
CN1679149A (zh) SiO2/SiC 结构中界面态的氮钝化
CN103489760A (zh) SiC衬底同质外延碳硅双原子层薄膜的方法
JP5269414B2 (ja) 大気圧水素プラズマを用いた膜製造方法、精製膜製造方法及び装置
CN113990750A (zh) 一种碳化硅衬底的处理方法
CN111188021A (zh) 一种石墨烯生长基底的预处理方法
JP2015044727A (ja) SiCエピタキシャルウエハの製造方法
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
CN116525535B (zh) 一种多层化soi基板的制备方法及soi基板
JP2008182070A (ja) 酸化珪素層の形成方法
JP2007201343A (ja) 炭化珪素半導体素子の製造方法
JP2014027028A (ja) SiCエピタキシャル基板製造装置、SiCエピタキシャル基板の製造方法、SiCエピタキシャル基板
Pianetta et al. Nonalloyed ohmic contacts to electron‐beam‐annealed Se‐ion‐implanted GaAs
CN115863160A (zh) 一种SiC栅氧层的制备方法
KR20190087861A (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
CN113707560A (zh) 一种插入二维半导体硒化铟纳米片改善二维过渡金属硫族化合物电接触的方法
CN116525420B (zh) 在硅片表面生长3C-SiC薄层的方法及3C-SiC层
TW202130845A (zh) 磊晶晶圓之製造方法及磊晶晶圓

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant