JP2014082341A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2014082341A
JP2014082341A JP2012229527A JP2012229527A JP2014082341A JP 2014082341 A JP2014082341 A JP 2014082341A JP 2012229527 A JP2012229527 A JP 2012229527A JP 2012229527 A JP2012229527 A JP 2012229527A JP 2014082341 A JP2014082341 A JP 2014082341A
Authority
JP
Japan
Prior art keywords
microscopic
silicon carbide
semiconductor device
plane orientation
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012229527A
Other languages
English (en)
Other versions
JP5870898B2 (ja
Inventor
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012229527A priority Critical patent/JP5870898B2/ja
Priority to PCT/JP2013/076656 priority patent/WO2014061439A1/ja
Publication of JP2014082341A publication Critical patent/JP2014082341A/ja
Application granted granted Critical
Publication of JP5870898B2 publication Critical patent/JP5870898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

【課題】オン抵抗を小さくする。
【解決手段】トレンチの側壁は、長さ方向ＤＬを有するチャネル面ＣＨを含む。チャネル面ＣＨは、長さ方向ＤＬに交差する第１および第２の方向ＤＣ１、ＤＣ２のそれぞれにおいて微視的な寸法を有する第１および第２の帯状面Ｔ１、Ｔ２が長さ方向ＤＬに交差する第３の方向ＤＷにおいて微視的に繰り返されることによって構成されている。第１および第２の帯状面Ｔ１、Ｔ２のそれぞれは第１および第２の微視的面を含む。第１および第２の微視的面の面方位は｛０ −３ ３ −８｝に含まれる。
【選択図】図５

Description

この発明は、炭化珪素半導体装置に関するものであり、特に、ゲート絶縁膜に覆われた側壁を有するトレンチが設けられた基板を有する炭化珪素半導体装置に関するものである。
炭化珪素を用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のオン抵抗のうち、チャネル抵抗が大きな割合を占めている。チャネル抵抗を小さくする方法の１つとして、チャネル移動度を大きくすることがある。特開２０１２−０３８７７０号公報によれば、自己形成された{０ ３ −３ −８}面をチャネル領域として利用することで、炭化珪素半導体装置のチャネル移動度を大きくすることができる。例示されているＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が有する炭化珪素層には、側壁を有するトレンチが設けられている。この側壁は、熱エッチングを用いて形成され、実質的に{０ ３ −３ −８}面を含む。
特開２０１２−０３８７７０号公報
チャネル移動度がより大きくされた上で、もしチャネルをより高密度に設けることができれば、チャネル抵抗をより小さくすることができる。上記公報の技術においては、この観点での検討が十分になされていなかった。チャネル抵抗をより小さくすることができれば、炭化珪素半導体装置のオン抵抗をより小さくすることができる。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、オン抵抗の小さい炭化珪素半導体装置を提供することである。
本発明の炭化珪素半導体装置は、ゲート絶縁膜と、基板とを有する。基板は、ゲート絶縁膜に覆われた側壁を有するトレンチが設けられ、ポリタイプ４Ｈを有する炭化珪素から作られている。側壁は、長さ方向を有するチャネル面を含む。チャネル面の少なくとも一部は、長さ方向において巨視的に延び長さ方向に交差する第１の方向において微視的な寸法を有する第１の帯状面と、長さ方向において巨視的に延び長さ方向に交差する第２の方向において微視的な寸法を有する第２の帯状面とが、長さ方向に交差する第３の方向において微視的に繰り返されることによって構成されている。第２の方向は第１の方向と異なる。第１および第２の帯状面のそれぞれは第１および第２の微視的面を含む。第１および第２の微視的面のそれぞれは第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）を有する。第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）の各々は｛０ −３ ３ −８｝に含まれる。第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）は（ｈ1 ｋ1 ｌ1 ｍ1）および（−ｈ1 −ｋ1 −ｌ1 ｍ1）の各々と異なっている。
この炭化珪素半導体装置によれば、チャネル面の長さ方向に交差する方向においてチャネル面に、微視的なスケールでの立体的な構成が設けられる。これにより微視的なスケールまで考慮した場合のチャネル密度が高められる。よってチャネル抵抗が小さくなる。よって炭化珪素半導体装置のオン抵抗を小さくすることができる。
第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）はｃ面内において互いに６０度異なっていてもよい。これにより、両者が１２０度異なっている場合に比して、第１および第２の帯状面がなす角度をより小さくすることができる。よって第１および第２の帯状面が微視的に繰り返される構成がより形成されやすくなる。
チャネル面の少なくとも一部は面方位｛１ １ −２ ｎ｝（ｎ≠０）を有してもよい。これによりチャネル面に含まれる第１および第２の帯状面の割合を同程度に近いものにしやすくなる。よってチャネル密度がより高められる。
チャネル面は｛０ ０ ０ １｝に対して３７．１度以上５２．７度以下の傾きを有してもよい。これによりチャネル面において、面方位｛０ −３ ３ −８｝を有する微視的面の割合を高めることができる。よってチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
第１および第２の帯状面のそれぞれは第３および第４の微視的面を含んでもよい。第３および第４の微視的面のそれぞれは、｛０ −１ １ −１｝によって包括的に表される複数の面方位に含まれる第３および第４の面方位を有してもよい。これによりチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
第１および第３の微視的面は、面方位｛０ −１ １ −２｝を有する第１の複合面を構成していてもよい。第２および第４の微視的面は、面方位｛０ −１ １ −２｝を有する第２の複合面を構成していてもよい。これによりチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
第１および第２の帯状面の各々の面方位は｛０ −３ ３ −８｝を有してもよい。これによりチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
上記のように本発明によれば、オン抵抗を小さくすることができる。
本発明の一実施の形態における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１の炭化珪素半導体装置が有する炭化珪素基板の構成を概略的に示す部分斜視図である。 図１の炭化珪素半導体装置が有する炭化珪素基板の構成を概略的に示す部分平面図である。 図３の一部拡大図である。 図４の破線部Ｖに対応する部分斜視図である。 図５に示されるチャネル面における第１の帯状面の微細構造を概略的に示す部分断面図である。 図５に示されるチャネル面における第２の帯状面の微細構造を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０ ０ ０ −１）面の結晶構造を示す図である。 図８の線ＩＸ−ＩＸに沿う（１ １ −２ ０）面の結晶構造を示す図である。 図６の複合面の表面近傍における結晶構造を（１ １ −２ ０）面内において示す図である。 図６の複合面を（０ １ −１ ０）面から見た図である。 図６の変形例を示す図である。 図３の第１の変形例を示す図である。 図３の第２の変形例を示す図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す図であり、図１９の線ＸＶＩＩＩ−ＸＶＩＩＩに沿う部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分平面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
図１〜図４に示すように、本実施の形態のＭＯＳＦＥＴ２００（炭化珪素半導体装置）は、ゲート酸化膜９１（ゲート絶縁膜）と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８と、エピタキシャル基板１００（基板）とを有する。エピタキシャル基板１００は、ポリタイプ４Ｈを有する炭化珪素から作られている。エピタキシャル基板１００は、下面（第１の主面）Ｐ１と、下面Ｐ１と反対の上面Ｐ２（第２の主面）とを有する。上面Ｐ２の面方位は、おおよそ｛０ ０ ０ １｝であることが好ましく、｛０ ０ ０ １｝に対して０度よりも大きく８度よりも小さいオフ角を有することがより好ましい。ここで｛０ ０ ０ １｝は好ましくは（０ ０ ０ −１）である。
エピタキシャル基板１００は、単結晶基板８０と、ｎドリフト層８１（第１の層）と、ｐベース層８２（第２の層）と、ｎ領域８３（第３の層）と、ｐコンタクト領域８４とを有する。単結晶基板８０はエピタキシャル基板１００の下面Ｐ１を構成している。
ｎドリフト層８１はｎ型を有する。ｎドリフト層８１は単結晶基板８０上に設けられている。ｎドリフト層８１の不純物濃度は、単結晶基板８０の不純物濃度よりも低いことが好ましい。ｎドリフト層８１のドナー濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば８×１０15ｃｍ-3である。
ｐベース層８２はｐ型を有する。ｐベース層８２はｎドリフト層８１上に設けられている。ｐベース層８２の不純物濃度は、たとえば１×１０18ｃｍ-3である。
ｎ領域８３はｎ型を有する。ｎ領域８３は、ｐベース層８２によってｎドリフト層８１から隔てられるようにｐベース層８２上に設けられている。ｎ領域８３はｐコンタクト領域８４と共にエピタキシャル基板１００の上面Ｐ２をなしている。ｐコンタクト領域８４はｐ型を有する。ｐコンタクト領域８４はｐベース層８２につながっている。
エピタキシャル基板１００の上面Ｐ２にはトレンチＴＲが設けられている。トレンチＴＲは側壁ＳＷおよび底面ＢＴを有する。側壁ＳＷはｎ領域８３およびｐベース層８２を貫通してｎドリフト層８１に至っている。
側壁ＳＷはｐベース層８２上において、長さ方向ＤＬを有するチャネル面ＣＨを含む。長さ方向ＤＬは、側壁ＳＷ上において、トレンチＴＲの開口から底面ＢＴへと向かう方向であり、キャリアが流れる方向にほぼ対応している。チャネル面ＣＨの少なくとも一部は巨視的に面方位｛１ １ −２ ｎ｝（ｎ≠０）を有してもよい。この場合にチャネル面ＣＨは｛０ ０ ０ １｝に対して５０°以上６５°以下の傾きを有することが好ましい。より具体的には、｛０ ０ ０ １｝に対して４２．１度以上４７．７度以下の傾きを有するようにチャネル面ＣＨが加工されることがより好ましい。ただしチャネル面ＣＨの角度の加工精度が±５度程度あり得ることを鑑みれば、チャネル面ＣＨは｛０ ０ ０ １｝に対して、４２．１−５＝３７．１度以上、４７．７＋５＝５２．７度以下の傾きを有し得る。ここで傾きの基準となる｛０ ０ ０ １｝は（０ ０ ０ −１）であることが好ましい。なお本明細書において「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。
本実施の形態においてはトレンチＴＲは、平面視（図３）において、ハニカム構造を有する網目を構成するように延びている。これによりエピタキシャル基板１００は、トレンチＴＲによって囲まれた、六角形状を有する上面Ｐ２を有する。すなわち、上面Ｐ２上におけるｎ領域８３の外縁形状が、六角形をなす６つの縁ＥＳ（図４）から構成されている。これにより、各縁ＥＳに対応するチャネル面ＣＨは、結晶学上ほぼ等価なものとされ得る。これは、エピタキシャル基板１００がポリタイプ４Ｈを有することからその結晶構造がｃ軸周りに６回対称性を有するためである。上面Ｐ２上におけるｎ領域８３の６つの縁ＥＳのそれぞれはおおよそ、（１ １ −２ ０）、（−１ ２ −１ ０）、（−２ １ １ ０）、（−１ −１ ２ ０）、（１ −２ １ ０）および（２ −１ −１ ０）のそれぞれとｃ面との交線に対応する方向に延びていることが好ましい。
トレンチＴＲの底面ＢＴはｎドリフト層８１上に位置している。本実施の形態においては底面ＢＴは上面Ｐ２とほぼ平行な平坦な形状を有する。底面ＢＴと側壁ＳＷとがつながる部分はトレンチＴＲの角部を構成している。
ゲート酸化膜９１は、トレンチＴＲの側壁ＳＷおよび底面ＢＴの各々を覆っている。ゲート電極９２はゲート酸化膜９１上に設けられている。ソース電極９４は、ｎ領域８３およびｐコンタクト領域８４の各々にオーミックに接している。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３はゲート電極９２とソース配線層９５との間を絶縁している。ドレイン電極９８はエピタキシャル基板１００の下面Ｐ１にオーミックに接している。
図５に示すように、チャネル面の少なくとも一部は巨視的には平坦面ＳＭを有する。平坦面ＳＭは長さ方向ＤＬおよび幅方向ＤＷの各々において巨視的に延びている。この、チャネル面の少なくとも一部は、微視的には、平坦面ＳＭに対して傾いた帯状面Ｔ１（第１の帯状面）および帯状面Ｔ２（第２の帯状面）を有する。帯状面Ｔ１およびＴ２の各々は、長さ方向ＤＬにおける巨視的な長さと、この方向に交差する方向における微視的な幅とを有する。
具体的には、帯状面Ｔ１は、長さ方向ＤＬにおいては巨視的に延びており、長さ方向に交差する幅方向ＤＣ１（第１の方向）においては微視的な寸法を有する。帯状面Ｔ２は、長さ方向ＤＬにおいては巨視的に延びており、長さ方向に交差する幅方向ＤＣ２（第１の方向）においては微視的な寸法を有する。幅方向ＤＣ２は幅方向ＤＣ１と異なる。帯状面Ｔ１と帯状面Ｔ２とは、幅方向ＤＣ１およびＤＣ２の各々と異なる幅方向ＤＷ（第３の方向）において微視的にかつ周期的に繰り返されている。つまりチャネル面ＣＨの少なくとも一部は、帯状面Ｔ１と帯状面Ｔ２とが幅方向ＤＷにおいて微視的にかつ周期的に繰り返されることによって構成されている。
なお本明細書において「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）またはＡＦＭ（Atomic Force Microscopy）を用いることができる。
上述した、長さ方向ＤＬに交差する方向における微視的構造に加え、チャネル面ＣＨは、帯状面Ｔ１およびＴ２の各々において、長さ方向ＤＬにおける微視的構造を有する。すなわち、帯状面Ｔ１およびＴ２は、長さ方向ＤＬにおける構造が巨視的に把握された場合は一の方向に延びているが、長さ方向ＤＬにおける構造が微視的に把握された場合はより複雑な構造を有する。このことについて、以下に詳しく説明する。
図６に示すように、帯状面Ｔ１は微視的面Ｓ１1（第１の微視的面）を含む。微視的面Ｓ１1は第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）を有する。第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）は、｛０ −３ ３ −８｝に含まれる。ｍ1は負であることが好ましい。帯状面Ｔ１は微視的面Ｓ２1（第３の微視的面）をさらに含んでもよい。微視的面Ｓ２1は、｛０ −１ １ −１｝によって包括的に表される複数の面方位に含まれる面方位（第３の面方位）を有してもよい。微視的面Ｓ１1およびＳ２1は長さ方向ＤＬにおいて周期的に繰り返されることによって、面方位｛０ −１ １ −２｝を有する複合面ＳＲ1（第１の複合面）を構成していてもよい。すなわち帯状面Ｔ１の面方位は｛０ −１ １ −２｝を有してもよい。
好ましくは、図示されているように、面方位（０ −３ ３ −８）を有する微視的面Ｓ１1と、面方位（０ −１ １ −１）を有する微視的面Ｓ２1とが周期的に繰り返されることによって、長さ方向ＤＬにおいて巨視的に把握された場合に面方位（０ −１ １ −２）を有する複合面ＳＲ1が構成されている。
なお他の例として、帯状面Ｔ１の面方位は｛０ −１ １ −２｝の代わりに｛０ −３ ３ −８｝を有してもよい。
図７に示すように、帯状面Ｔ２は微視的面Ｓ１2（第２の微視的面）を含む。微視的面Ｓ１2は第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）を有する。第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）は｛０ −３ ３ −８｝に含まれる。第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）は（ｈ1 ｋ1 ｌ1 ｍ1）および（−ｈ1 −ｋ1 −ｌ1 ｍ1）の各々と異なっている。第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）はｃ面内において互いに６０度異なっていることが好ましく、たとえば、第１の面方位が（０ −３ ３ −８）であり、第２の面方位が（３ −３ ０ −８）である。帯状面Ｔ２は微視的面Ｓ２2（第４の微視的面）をさらに含んでもよい。微視的面Ｓ２2は、｛０ −１ １ −１｝によって包括的に表される複数の面方位に含まれる面方位（第４の面方位）を有してもよい。微視的面Ｓ１2およびＳ２2は、面方位｛０ −１ １ −２｝を有する複合面ＳＲ2（第２の複合面）を構成していてもよい。すなわち帯状面Ｔ２の面方位は｛０ −１ １ −２｝を有してもよい。あるいは帯状面Ｔ２の面方位は｛０ −３ ３ −８｝を有してもよい。図７においては、面方位（３ −３ ０ −８）を有する微視的面Ｓ１2と、面方位（１ −１ ０ −１）を有する微視的面Ｓ２2とが周期的に繰り返されることによって、長さ方向ＤＬにおいて巨視的に把握された場合に面方位（１ −１ ０ −２）を有する複合面ＳＲ2が構成されている。
次に複合面ＳＲ1（図６）の構成について、その理解を助けるための一般論と共に、以下により詳しく説明する。
一般論として、ポリタイプ４Ｈの炭化珪素単結晶を（０ ０ ０ −１）面から見ると、図８に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図９に示すように、（１ １ −２ ０）面（図８の線ＩＸ−ＩＸの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０ −１ １ −２）面に完全に沿うようには配列されていない。図９においてはＢ層の原子の位置を通るように（０ −１ １ −２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０ −１ １ −２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０ −１ １ −２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図１０に示すように、複合面ＳＲ1は、面方位（０ −３ ３ −８）を有する微視的面Ｓ１1と、微視的面Ｓ１1につながりかつ面方位（０ −１ １ −１）を有する微視的面Ｓ２1とが交互に設けられることによって構成されている。微視的面Ｓ１1およびＳ２1の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお微視的面Ｓ１1およびＳ２1が平均化された面は、（０ −１ １ −２）面（図９）に対応する。
図１１に示すように、複合面ＳＲ1を（０ １ −１ ０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（微視的面Ｓ１1の部分）を周期的に含んでいる。具体的には複合面ＳＲ1は、上述した立方晶と等価な構造における面方位（０ ０ １）を有する微視的面Ｓ１1と、微視的面Ｓ１1につながりかつ微視的面Ｓ１1の面方位と異なる面方位を有する微視的面Ｓ２1とが交互に設けられることによって構成されている。
図１２は図６の変形例を示している。この変形例において帯状面Ｔ１は複合面ＳＲ1（図１２においては、直線で簡略化されて示されている）に加えてさらに微視的面Ｓ３1（第５の微視的面）を含んでいる。より具体的には、微視的面Ｓ３1および複合面ＳＲ1が周期的に繰り返されることによって構成された複合面ＳＱ1を帯状面Ｔ１が含んでいる。この場合、帯状面Ｔ１の｛０ ０ ０ １｝面に対するオフ角は、理想的な複合面ＳＲ1のオフ角である６２．１°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０ −３ ３ −８}面となる表面がある。上記において、オフ角の基準となる｛０ ０ ０ １｝面は、好ましくは（０ ０ ０ −１）面である。
上記において図１０〜図１２を用いて、帯状面Ｔ１について詳しく説明した。帯状面Ｔ２は、ｃ軸周りの６回対称性により帯状面Ｔ１と結晶学的に等価なものである。具体的には、帯状面Ｔ２は、帯状面Ｔ１をｃ軸周りに６０度または１２０度回転させることによって得られ得る。よって微視的面Ｓ１12は、微視的面Ｓ１1をｃ軸周りに６０度または１２０度回転させることによって得られる。この回転角度は６０度であることが好ましい。
チャネル面ＣＨの好適な第１の例は、面方位（０ −１ １ −２）の複合面ＳＲ1（図６）を有する帯状面Ｔ１と、面方位（１ −１ ０ −２）の複合面ＳＲ2（図７）を有する帯状面Ｔ２とによって構成される巨視的な平坦面ＳＭ（図５）を含むチャネル面である。各帯状面は（０ ０ ０ −１）に対して６２．１度のオフ角を有する。この第１の例において、平坦面ＳＭは、面方位（１ −２ １ ｎ）を有し、かつ（０ ０ ０ −１）に対して４７．７度のオフ角を有する。面方位（０ −１ １ −２）の複合面ＳＲ1上には、面方位（０ −３ ３ −８）の微視的面Ｓ１1が微視的面Ｓ２1を介して規則正しく稠密に配置されている。これにより帯状面Ｔ１の表面において微視的な面方位（０ −３ ３ −８）が占める割合が高くなる。よって帯状面Ｔ１上でのチャネル移動度が高められると考えられる。帯状面Ｔ２上においても同様の原理によりチャネル移動度が高められると考えられる。
好適な第２の例は、面方位（０ −３ ３ −８）の複合面ＳＱ1（図１２）を有する帯状面Ｔ１と、面方位（３ −３ ０ −８）の複合面を有する帯状面Ｔ２とによって構成される巨視的な平坦面ＳＭ（図５）を含むチャネル面である。各帯状面は（０ ０ ０ −１）に対して５４．７度のオフ角を有する。この第２の例において、平坦面ＳＭは、面方位（１ −２ １ ｎ）を有し、かつ（０ ０ ０ −１）に対して４２．１度のオフ角を有する。複合面ＳＱ1の面方位が（０ −３ ３ −８）とされることによって、複合面ＳＱ1において面方位（０ −３ ３ −８）を有する微視的面Ｓ１1が形成される割合が確率的に高められると考えられる。よって複合面ＳＱ1を有する帯状面Ｔ１のチャネル移動度が高められると考えられる。帯状面Ｔ２上においても同様の原理によりチャネル移動度が高められると考えられる。
また上記第１および第２の例との中間的な構成が用いられてもよく、この場合、平坦面ＳＭは、面方位（１ −２ １ ｎ）を有し、かつ（０ ０ ０ −１）に対して４２．１度より大きく４７．７度より小さいオフ角を有する。ただし平坦面ＳＭの角度の加工精度が±５度程度あり得ることを鑑みれば、平坦面ＳＭは｛０ ０ ０ １｝に対して、４２．１−５＝３７．１度以上、４７．７＋５＝５２．７度以下の傾きを有し得る。
なお平坦面ＳＭの面方位が上記のように（１ −２ １ ｎ）の場合は、平坦面ＳＭのｃ面におけるオフ方位は（１ −２ １ ０）の法線方向に一致する。しかしながら平坦面ＳＭの面方位はこのようなものに限定されるわけではない。平坦面ＳＭのｃ面におけるオフ方位は（１ −２ １ ０）の法線方向に対して３０度未満の傾きを有してもよい。この傾きは５度程度以下であることが好ましい。
なお上面Ｐ２上におけるｎ領域８３の外縁形状は、六角形（図３および図４）をなす代わりに四角形（図１３）をなしてもよい。この場合、上面Ｐ２上におけるｎ領域の形状は、互いに対向する１対の縁ＥＳと、互いに対向する縁ＥＳｃとによって構成され得る。縁ＥＳに対応するチャネル面ＣＨは、上記したように、帯状面Ｔ１およびＴ２の複合面と結晶学上ほぼ等価なものとされ得る。一方、１対の縁ＥＳｃに対応するチャネル面ＣＨｃは、上記において詳述したものと異なり、実質上、帯状面Ｔ１およびＴ２の一方のみと結晶学上等価なものとされ得る。またｎ領域８３は、図１３に示すように格子状に配置される代わりに、図１４に示すように千鳥状に配置されてもよい。
次にＭＯＳＦＥＴ２００（図１）の製造方法について、以下に説明する。
図１５に示すように、単結晶基板８０上にｎドリフト層８１が形成される。具体的には、単結晶基板８０上におけるエピタキシャル成長が行われる。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
図１６に示すように、ｎドリフト層８１上に、ｐベース層８２およびｎ領域８３が形成される。具体的には、ｎドリフト層８１上へのイオン注入が行われる。ｐベース層８２を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またｎ領域８３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。なおイオン注入に代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。また図１７に示すように、イオン注入によってｐコンタクト領域８４が形成される。
次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
図１８および図１９に示すように、ｎ領域８３およびｐコンタクト領域８４からなる上面Ｐ２上に、開口部を有するマスク層４０が形成される。マスク層４０の材料としては、シリコン酸化膜が好ましく、熱酸化膜がより好ましい。開口部はトレンチＴＲ（図１）の位置に対応して形成される。この点を分かりやすくするために、図１９においては、後に形成されることになる、トレンチＴＲの側壁ＳＷを、二点鎖線によって示している。
本実施の形態においてはマスク層４０は、開口部がハニカム形状をなすように六角形状マスクパターンが形成される。各六角形状マスクパターンが有する６つの縁ＥＰのそれぞれはエピタキシャル基板１００上においておおよそ、（１ １ −２ ０）、（−１ ２ −１ ０）、（−２ １ １ ０）、（−１ −１ ２ ０）、（１ −２ １ ０）および（２ −１ −１ ０）のそれぞれとｃ面との交線に対応する方向に延びていることが好ましい。
図２０に示すように、マスク層４０の開口部において、ｎ領域８３と、ｐベース層８２と、ｎドリフト層８１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図１）が形成されるべき領域に、上面Ｐ２に対してほぼ垂直な側壁を有する凹部ＴＱが形成される。
次に、凹部ＴＱにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク層４０は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。
図２１に示すように、上記の熱エッチングにより、上面Ｐ２上にトレンチＴＲが形成される。次にマスク層４０がエッチングなど任意の方法により除去される。
図２２に示すように、ゲート酸化膜９１が形成される。ゲート酸化膜９１は、たとえば熱酸化により形成され得る。
この後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート酸化膜９１とｐベース層８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。
このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート酸化膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート酸化膜９１とｐベース層８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
図２３に示すように、ゲート酸化膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート酸化膜９１を介して埋めるように、ゲート酸化膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Chemical Mechanical Polishing）とによって行い得る。
図２４を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート酸化膜９１上に層間絶縁膜９３が形成される。層間絶縁膜９３およびゲート酸化膜９１に開口部が形成されるようにエッチングが行われる。この開口部により上面Ｐ２上においてｎ領域８３およびｐコンタクト領域８４の各々が露出される。次に上面Ｐ２上においてｎ領域８３およびｎコンタクト領域８４の各々に接するソース電極９４が形成される。ｎドリフト層８１からなる下面Ｐ１上に、単結晶基板８０を介して、ドレイン電極９８が形成される。
再び図１を参照して、ソース配線層９５が形成される。これにより、ＭＯＳＦＥＴ２００が得られる。
本実施の形態によれば、図５に示すように、チャネル面ＣＨに対して、長さ方向ＤＬに交差する方向において微視的なスケールでの立体的な構成が、帯状面Ｔ１およびＴ２によって設けられる。これにより微視的なスケールまで考慮した場合のチャネル密度が高められる。よってチャネル抵抗が小さくなる。よってＭＯＳＦＥＴ２００のオン抵抗を小さくすることができる。
微視的面Ｓ１1が有する第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）と、微視的面Ｓ１2が有する第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）とは、ｃ面内において互いに６０度異なっていてもよい。これにより、両者が１２０度異なっている場合に比して、微視的面Ｓ１1を有する帯状面Ｔ１と、微視的面Ｓ１2を有する帯状面Ｔ２とがなす角度をより小さくすることができる。よって帯状面Ｔ１およびＴ２が微視的に繰り返される構成がより形成されやすくなる。
チャネル面ＣＨの少なくとも一部は面方位｛１ １ −２ ｎ｝（ｎ≠０）を有してもよい。これによりチャネル面ＣＨに含まれる帯状面Ｔ１およびＴ２の割合を同程度に近いものにしやすくなる。よってチャネル密度がより高められる。
チャネル面ＣＨは｛０００１｝に対して３７．１度以上５２．７度以下の傾きを有してもよい。これによりチャネル面ＣＨにおいて、面方位｛０ −３ ３ −８｝を有する微視的面の割合を高めることができる。よってチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
帯状面Ｔ１およびＴ２のそれぞれは微視的面Ｓ２1およびＳ２2をさらに含んでもよい。微視的面Ｓ２1およびＳ２2のそれぞれは、｛０−１１−１｝によって包括的に表される複数の面方位に含まれる第３および第４の面方位を有してもよい。これによりチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
微視的面Ｓ１1およびＳ２1は、面方位｛０−１１−２｝を有する複合面ＳＲ1を構成していてもよい。微視的面Ｓ１2およびＳ２2は、面方位｛０−１１−２｝を有する複合面ＳＲ2を構成していてもよい。これによりチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
帯状面Ｔ１およびＴ２の各々の面方位は｛０−３３−８｝を有してもよい。これによりチャネル移動度がより大きくされ得る。よってチャネル抵抗がより小さくされ得る。
なお上記各実施の形態においてトレンチＴＲの底部は底面ＢＴで示されているように面状であるが、トレンチの底部は必ずしも面状である必要はなく、線状または点状であってもよい。この場合、トレンチの断面はＶ字状となり得る。
また上記各実施の形態におけるｎ型とｐ型とが入れ替えられてもよい。なお、高いチャネル移動度を得るためには、上記各実施の形態において示した導電型が用いられることが好ましい。
またゲート絶縁膜は酸化膜に限定されるものではなく絶縁膜であればよい。すなわち炭化珪素半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であってもよい。また炭化珪素半導体装置はＭＩＳＦＥＴに限定されるものではなく、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１００ エピタキシャル基板（基板）、２００ ＭＯＳＦＥＴ（炭化珪素半導体装置）、ＣＨ チャネル面、ＤＣ１ 幅方向（第１の幅方向）、ＤＣ２ 幅方向（第２の幅方向）、ＤＣＷ 幅方向（第３の幅方向）、ＤＬ 長さ方向、Ｓ１1 微視的面（第１の微視的面）、Ｓ１2 微視的面（第２の微視的面）、Ｓ２1 微視的面（第３の微視的面）、Ｓ２2 微視的面（第４の微視的面）、ＳＲ1 複合面（第１の複合面）、ＳＲ2 複合面（第２の複合面）、ＳＷ 側壁、Ｔ１ 帯状面（第１の帯状面）、Ｔ２帯状面（第２の帯状面）、ＴＲ トレンチ。

Claims (7)

  1. ゲート絶縁膜と、
    前記ゲート絶縁膜に覆われた側壁を有するトレンチが設けられ、ポリタイプ４Ｈを有する炭化珪素から作られた基板とを備え、
    前記側壁は、長さ方向を有するチャネル面を含み、前記チャネル面の少なくとも一部は、前記長さ方向において巨視的に延び前記長さ方向に交差する第１の方向において微視的な寸法を有する第１の帯状面と、前記長さ方向において巨視的に延び前記長さ方向に交差する第２の方向において微視的な寸法を有する第２の帯状面とが、前記長さ方向に交差する第３の方向において微視的に繰り返されることによって構成されており、前記第２の方向は前記第１の方向と異なり、前記第１および第２の帯状面のそれぞれは第１および第２の微視的面を含み、前記第１および第２の微視的面のそれぞれは第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）を有し、第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）の各々は｛０ −３ ３ −８｝に含まれ、第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）は（ｈ1 ｋ1 ｌ1 ｍ1）および（−ｈ1 −ｋ1 −ｌ1 ｍ1）の各々と異なっている、炭化珪素半導体装置。
  2. 前記第１の面方位（ｈ1 ｋ1 ｌ1 ｍ1）および第２の面方位（ｈ2 ｋ2 ｌ2 ｍ1）はｃ面内において互いに６０度異なっている、請求項１に記載の炭化珪素半導体装置。
  3. 前記チャネル面の少なくとも一部は面方位｛１ １ −２ ｎ｝（ｎ≠０）を有する、請求項１または２に記載の炭化珪素半導体装置。
  4. 前記チャネル面は｛０ ０ ０ １｝に対して３７．１度以上５２．７度以下の傾きを有する、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第１および第２の帯状面のそれぞれは第３および第４の微視的面を含み、前記第３および第４の微視的面のそれぞれは、｛０ −１ １ −１｝によって包括的に表される複数の面方位に含まれる第３および第４の面方位を有する、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記第１および第３の微視的面は、面方位｛０ −１ １ −２｝を有する第１の複合面を構成しており、前記第２および第４の微視的面は、面方位｛０ −１ １ −２｝を有する第２の複合面を構成している、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記第１および第２の帯状面の各々の面方位は｛０ −３ ３ −８｝を有する、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
JP2012229527A 2012-10-17 2012-10-17 炭化珪素半導体装置 Active JP5870898B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012229527A JP5870898B2 (ja) 2012-10-17 2012-10-17 炭化珪素半導体装置
PCT/JP2013/076656 WO2014061439A1 (ja) 2012-10-17 2013-10-01 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012229527A JP5870898B2 (ja) 2012-10-17 2012-10-17 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2014082341A true JP2014082341A (ja) 2014-05-08
JP5870898B2 JP5870898B2 (ja) 2016-03-01

Family

ID=50488010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012229527A Active JP5870898B2 (ja) 2012-10-17 2012-10-17 炭化珪素半導体装置

Country Status (2)

Country Link
JP (1) JP5870898B2 (ja)
WO (1) WO2014061439A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001517375A (ja) * 1997-03-25 2001-10-02 シーメンス アクチエンゲゼルシヤフト 高チャネル移動度を有するＳｉＣ半導体装置
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法
WO2012014645A1 (ja) * 2010-07-29 2012-02-02 住友電気工業株式会社 炭化珪素基板および半導体装置ならびにこれらの製造方法
JP2012038770A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001517375A (ja) * 1997-03-25 2001-10-02 シーメンス アクチエンゲゼルシヤフト 高チャネル移動度を有するＳｉＣ半導体装置
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法
WO2012014645A1 (ja) * 2010-07-29 2012-02-02 住友電気工業株式会社 炭化珪素基板および半導体装置ならびにこれらの製造方法
JP2012038770A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2014061439A1 (ja) 2014-04-24
JP5870898B2 (ja) 2016-03-01

Similar Documents

Publication Publication Date Title
JP6111673B2 (ja) 炭化珪素半導体装置
WO2013001949A1 (ja) 半導体装置およびその製造方法
US8952393B2 (en) Silicon carbide semiconductor device
WO2014199748A1 (ja) 炭化珪素半導体装置
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6127628B2 (ja) 炭化珪素半導体装置
WO2013153870A1 (ja) 炭化珪素半導体装置
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
US9299790B2 (en) Silicon carbide semiconductor device
JP5958352B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
US8963234B2 (en) Semiconductor device
WO2014027520A1 (ja) 炭化珪素半導体装置
JP2015220408A (ja) 炭化珪素半導体装置およびその製造方法
JP5870898B2 (ja) 炭化珪素半導体装置
WO2014041879A1 (ja) 炭化珪素半導体装置
JP2015082632A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250