CN102576724A - 碳化硅上的石墨烯缓冲层的活化 - Google Patents

碳化硅上的石墨烯缓冲层的活化 Download PDF

Info

Publication number
CN102576724A
CN102576724A CN2010800425054A CN201080042505A CN102576724A CN 102576724 A CN102576724 A CN 102576724A CN 2010800425054 A CN2010800425054 A CN 2010800425054A CN 201080042505 A CN201080042505 A CN 201080042505A CN 102576724 A CN102576724 A CN 102576724A
Authority
CN
China
Prior art keywords
graphene
layer
carry out
silicon carbide
oxidation technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800425054A
Other languages
English (en)
Other versions
CN102576724B (zh
Inventor
F.R.麦克菲力
J.J.尤卡斯
种田智
J.B.汉农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102576724A publication Critical patent/CN102576724A/zh
Application granted granted Critical
Publication of CN102576724B publication Critical patent/CN102576724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种将具有形成在碳化硅层上的一个或更多石墨烯层的结构电性活化的方法,包括:对所述结构执行氧化工艺,以形成所述碳化硅层和所述一个或更多石墨烯层的最底层之间设置的氧化硅层,从而电性活化最底层的石墨烯层。

Description

碳化硅上的石墨烯缓冲层的活化
技术领域
本发明总体涉及半导体器件,并且特别涉及碳化硅上的石墨烯缓冲层的活化。
背景技术
石墨烯是指以六角苯环结构排列的碳原子的二维平面薄片。独立的石墨烯结构理论上仅在二维空间中呈稳定,这意味着平面石墨烯结构并非处于自由状态,而是相对于曲线结构(例如,煤灰(soot)、富勒烯(fullerenes)、纳米管或弯曲的二维结构)的形成而呈不稳定。已经制成独立的石墨烯薄膜,但其不具有理想的平坦几何形状。然而,二维石墨烯结构已证实存在于三维结构的表面上,例如碳化硅(SiC)晶体的表面上。
在结构上,石墨烯具有由sp2杂化所形成的杂化轨道。在sp2杂化中,2s轨道与三个2p轨道中的两个混合以形成三个sp2轨道。剩余的一个p轨道形成碳原子之间的pi(π)键。类似于苯的结构,石墨烯的结构具有p轨道的共轭环,其呈现出比单纯共轭(即石墨烯的结构为芳香族)所预期的稳定性更强的稳定性。不同于碳的其它同素异形体,例如钻石、非晶碳、碳纳米泡沫或富勒烯,石墨烯不是碳的同素异形体,因为石墨烯的厚度仅为一个原子碳层,即石墨烯薄片不会形成三维晶体。然而,可堆叠多个石墨烯薄片。典型的石墨烯“层”可包括单个石墨烯薄片或多个石墨烯薄片,例如1个薄片与10个薄片之间。
石墨烯具有不常见的能带结构,其中圆锥形的电子和空穴袋(pocket)仅在动量空间中的布里渊区(Brillouin zone)的K点处会合。电荷载流子(即电子或空穴)的能量与载流子的动量具有线性关系。因此,载流子表现为有效质量为零的相对性迪拉克费密子(Dirac-Fermions),并且以有效光速ceff≈107m/sec移动。它们的相对量子机械行为由迪拉克方程式所决定。因此,石墨烯薄片可在4K下具有大于60000cm2/V-sec的大载流子迁移率。在300K时,载流子迁移率可约为15000cm2/V-sec。此外,在石墨烯薄片中已可观察到量子霍尔效应(Hall effect)。
完美的石墨烯结构完全由六角形晶胞(cell)所组成。任何五角形或七角形晶胞都会构成结构缺陷。应该注意,石墨烯结构中的大量有序缺陷会将石墨烯层转化为其它碳系结构,例如大型的富勒烯或纳米管等。特别地,由于缺陷的存在,碳纳米管可视为卷成纳米尺寸的圆柱的石墨烯薄片。如果某些六角形被五角形取代,可形成富勒烯,也称为“巴克球(buckyball)”,其具有类似于足球上图案的图案。同样地,插入隔离的七角形会使薄片变为鞍形。五角形与七角形的控制添加会形成各种形状。
通过固态石墨化,即通过使硅原子从碳化硅晶体的表面(例如(0001)表面)升华,可生长石墨烯层。在约1150℃时,在石墨化的初始阶段开始出现表面重建的复杂图案。一般而言,需要较高的温度以形成石墨烯层。本领域中已知在另一材料上的石墨烯层。例如,通过使碳化硅材料的表面层升华分解,可在碳化硅(SiC)衬底上形成单层或几层石墨烯。
石墨烯展现了许多其它的优良电特性,例如在接近室温下的电子相干性和量子干涉效应。在石墨烯层中也可预期小尺度结构中的弹道传输特性(Ballistic transport properties)。
发明内容
在权利要求中限定了本发明的方案,下面将对其进行介绍。
在示例性实施例中,一种将具有形成在碳化硅层上的一个或更多石墨烯层的结构电性活化的方法包括:对所述结构执行氧化工艺,以形成所述碳化硅层和所述一个或更多石墨烯层的最底层之间设置的氧化硅层,从而电性活化所述最底层的石墨烯层。
在另一实施例中,一种形成基于石墨烯的电子器件的方法包括:在碳化硅层上形成一个或更多石墨烯层,其中接合至所述碳化硅层的所述一个或更多石墨烯层的最底层最初包括非导电性的缓冲层;以及执行氧化工艺,以形成所述碳化硅层和所述一个或更多石墨烯层的最底层之间设置的氧化硅层,从而电性活化所述最底层的石墨烯层。
在又一实施例中,一种基于石墨烯的电子器件包括:一个或更多石墨烯层,形成在碳化硅层上方;以及氧化硅层,设置在所述碳化硅层和所述一个或更多石墨烯层之间,从而电性活化所述一个或更多石墨烯层的最底层。
附图说明
参照示例性附图,其中在几个附图中相同的元件具有相同的标号:
图1为碳化硅衬底的示意图,所述碳化硅衬底上形成有一层或更多层的石墨烯;
图2是根据本发明实施例的图1所示的结构在进行氧化工艺以电性活化最底部石墨烯层之后的示意图;以及
图3是示例性装置在氧化前和氧化后的电流与电压的曲线的图示,所述氧化用于使石墨烯缓冲层从碳化硅层去耦(decouple)并且电性活化石墨烯层。
具体实施方式
如上所述,石墨烯(在六角sp2杂化薄片中的一层碳或少数层碳)具有独特的电子特性,其由于在纳米电子学上的潜在应用而吸引了极大的关注。在石墨烯家族中,单层石墨烯呈现出明显高于多层石墨烯的迁移率,因而对于高速器件的制造具有最大的潜力。晶片级结构的制造是本发明实施例的首要焦点,从晶片级结构可接着制造电子器件并且能够利用单层石墨烯固有的电子特性。
石墨烯可通过各种方法生长,例如从热解石墨剥离出样品、化学气相沉积(CVD)、或从SiC衬底的硅(Si)升华。就与目前器件制造工艺的兼容性角度而言,从SiC(0001)的硅升华和SiC衬底上的CVD都具有一种非常瞩目的特性:晶片尺寸的样品可直接生长在半绝缘衬底上。然而,在SiC上生长石墨烯,无论是通过硅的升华或通过碳CVD都具有严重的缺陷。最初的石墨烯层是非导电性的。因此,就电子观点而言,这一层完全不是石墨烯,而仅为“缓冲层”。在下文中,非导电性六角碳单层将被称为缓冲层或等同地称为石墨烯缓冲层,而包括导电性的六角碳薄片或多层碳薄片的任何导电层都被称为石墨烯或等同地称为真正石墨烯。
可以确定的是,缓冲层的非导电性的原因为独立的石墨烯层所表现的π能带(其为引起导电性的原因)被与SiC衬底的超强共价键破坏。然而,并非单层的石墨烯与任何衬底的相互作用都必然破坏导电性所需的π能带。SiO2上设置的剥离单层石墨烯与衬底之间仅具有弱相互作用,并且表现出良好的电特性。因此,如果能够在SiC生长的石墨烯缓冲层与下面的SiC之间插入氧化硅薄层,则可降低过大的石墨烯-衬底的相互作用,恢复π能带,并且提高导电性。
尽管表面上与通过氧化来改善结构的导电性的尝试直观上相反,但在石墨烯与SiC衬底之间氧化硅去耦层的形成具有相当程度的先验热力学和动力学可信度。在500K下,形成SiO2的自由能比形成CO2的自由能低约100千卡/摩尔(kcal/mole),因此,如果缓冲层/SiC结构在此条件下进行氧化,以达到热力学平衡,基本上所有反应的氧都会以SiO2的形式存在。当然,这不保证可合成所需的结构,这是因为在实际氧化条件下不能达到平衡。事实上,不需要SiC氧化的平衡产物,因为会产生与SiO2相等摩尔量的石墨碳(可假设为高度无序的)。取而代之,寻求的目标是使石墨烯可对氧化剂(例如O2)保持惰性的动力学模式,SiC氧化而产生足够的氧化硅,并且从SiC的氧化而释放的任何碳都会被氧化并带走。然而,注意到其它的可能性,由于氧化条件足够温和而形成非常薄的氧化硅层,因此完全没有碳从SiC衬底释放。本发明人在此已经确定,通过在高于1托的氧压强下应用极低或“超”低温氧化(例如T<400℃)即可满足这些条件。在这些条件下,可不破坏石墨烯缓冲层而形成必需的氧化硅去耦层。
因此,这里揭示一种结构,其中氧化硅设置在石墨烯层与包括碳化硅的衬底之间,石墨烯层可为单层或多层石墨烯。氧化硅层具有使最底层的石墨烯为导电性的效果,在无氧化硅层的情况下,最底层将与SiC直接接触,因此基于上述原因最底层仅为缓冲层。这里还揭示一种形成这种结构的方法。
参照图1,其示出了碳化硅(SiC)衬底100,SiC衬底100上形成有一层或更多层石墨烯102。尽管为了简化起见SiC衬底100的表面以及形成于其上的石墨烯(缓冲)层102以平面层的方式表示,但是应理解这些层可具有任何几何形状的结构。当在SiC衬底上形成多个石墨烯层102时,如上所述,石墨烯层102的最底层包括石墨烯缓冲层102a。虽然石墨烯层102可通过任何便利的方法形成在SiC衬底100上,但特别适合的方法包括Si蒸镀和CVD。
在示例性实施例中,将图1的产生结构放置在真空系统中,基础压强低于约10-3托(0.1Pa),并且更优选为基础压强低于约10-6托(0.1mPa)。接着,将腔室抽空至压强小于约10-3托(0.1Pa),并且更优选为压强小于约10-6托(0.2mPa)。然后,在约1托(130Pa)与约760托(100kPa)之间的压强下,将氧气引入到腔室中。接下来,将样品加热至低于约450℃的温度,优选为约200℃与约400℃之间,并且更优选为约250℃及其以下的温度,时间为约5秒至约1小时。采用的更确切时间和压强取决于石墨烯层102的特定厚度。然后,将样品冷却至室温,并且将其从真空系统中移出。注意,如果需要使用760托(100kPa)进行氧化,可使用大气压氧化炉来替代真空系统。将这种炉应用于这个工艺的操作为本领域的技术人员已知的。
上述氧化工艺所产生的结构在图2中示出。如图所示,在衬底100与石墨烯层102之间形成去耦氧化物层104。此时,石墨烯层102全部由导电性石墨烯(包括最底层102a)构成,而最底层102a不再用作2/3界面的缓冲层。
示例
为证明本发明实施例的效果,在配备有低能电子显微镜(LEEM)的超高真空系统中生长SiC(0001)(硅表面)上的外延缓冲层。石墨烯缓冲层通过Si蒸镀而形成。缓冲层的单一结构是为了证明效果的目的而生长,因其提供了对本方法的效果最清晰且最显著的说明。然而,如上所述,本方法也可以与多层石墨烯上层结合使用。LEEM分析用于在仅由缓冲层组成的衬底上定位出一个区域。然后,使用聚焦离子束将对准标记蚀刻到样品上,从而使器件可形成在此缓冲层的单一区域上。
接下来,采用聚焦离子束(FIB)基准标记以确保适当的对准,在由LEEM中所分析的特定缓冲层的单一区域上制造钛/钯(Ti/Pd)电极。然后,测量电极之间缓冲层的导电性。电极的间隔保持较小(约几百纳米的量级),以增加接触个别缓冲层石墨烯域(domain)的可能性,并且避免电流通过域之间的边界。即使在相对高偏压(例如5V)下,电流也非常小,在几皮安培(pA)的量级。就导电性的角度而言,这与无石墨烯存在的样品基本上没有区别。
接着,如上所述,在氧压强为30托以及衬底温度为250℃的条件下,氧化衬底达30秒,并且使电极处于原位。然后,重新测量导电率。对于所有测量的缓冲层器件而言,导电率增加至少104倍。示例性器件在氧化之前和氧化之后的电流/电压曲线在图3的图示中示出。应该注意,“氧化之前”的曲线略微偏离零,以使其可与电压轴区别。为了确认导电率的增加是因为氧化所致,执行控制实验,其中以与如上所述相同的方式来精确处理缓冲层样品,除了是在真空中进行加热至250℃,而不是在氧的背景压强下。在真空中这样加热后并没有观察到导电率的变化。
总之,石墨烯(单层与近乎单层的石墨烯)由于其极高的电子迁移率,成为未来晶体管应用的大有前途的材料。然而,难以使石墨烯生长为具有所需的结晶完整性。更具前途的生长方法之一包括SiC的热分解以在SiC上形成石墨烯层。在达到一个单层时,可生长出具有非常大的域尺寸和高度结晶完整性的石墨烯层。相反,当超过一个单层时,随机的成核效应实质上降低了后续生长材料的完整性。不幸地,尽管单层石墨烯可用于器件应用,但是在SiC上产生的单层六角石墨结构碳并非如此,这是因为其与下方的SiC之间的化学键相互作用过强,破坏了单层的电子结构,并使其为非电性活化(非导电性)。因此,上述实施例涉及在石墨烯单层和下面的SiC之间形成氧化硅层,因为在SiO2上设置的单层石墨烯是电性活化的,因此可用于器件应用。
在此描述的本发明的技术至少基于下列考虑。第一,与将C氧化为CO2相比,将Si氧化为SiO2在热力学上更有利(80千卡/摩尔或更多)。因此,在过量的碳存在(以石墨烯单层的形式)的情况下氧化SiC的平衡结果应为基本上全部的氧都用于产生SiO2并且没有CO2产生的状态。第二,石墨烯对于氧化气氛而言在动力学上非常稳定,比硅更为稳定。因此,可建立一种方案,其中石墨烯单层下方的SiC被氧化,从而破坏石墨烯与SiC之间的键,以在石墨烯与SiC之间形成氧化硅缓冲层。还应该指出,这里的上下文中使用更一般的术语“氧化硅”(相对于SiO2),这是因为甚至可能没有必要形成完全化学计量的SiO2。就是说,仅仅单层的Si-O键就足够。
由于非平衡条件的本质,并且考虑到石墨烯的氧化基本上为不可逆,本发明实施例中已经确定了(1)石墨烯对于包含氧化气氛的氧保持为动力学上的惰性以及(2)下面的SiC仍可氧化达到显著程度的条件。就是说,通过利用高氧压强(约0.1托至760托,约13至101KPa)和相对低温(低于450℃)的方案,如上所述,进行石墨烯/SiC结构的氧化。对经处理的结构进行原位X射线光电子光谱(XPS)分析。XPS分析明确显示氧化层形成于石墨烯下方,而没有将石墨烯层破坏达到任何可检测程度。异位原子力显微镜(AFM)测量进一步确认保持了石墨烯层的整体性。
尽管本发明已参照优选实施例或多个实施例进行了描述,但是本领域的技术人员应当理解的是,可进行各种变化,并且对于其元件可替代等同物,而不脱离本发明的范围。此外,可进行许多修改以使特定情形或材料适用于本发明的教导,而不脱离其基本范围。因此,本发明不限于作为预期实施本发明的最佳模式所揭示的特定实施例,而本发明包括落入所附权利要求的范围内的所有实施例。

Claims (21)

1.一种将具有形成在碳化硅层上的一个或更多石墨烯层的结构电性活化的方法,所述方法包括:
对所述结构执行氧化工艺,以形成在所述碳化硅层和所述一个或更多石墨烯层的最底层之间设置的氧化硅层,从而电性活化所述最底层的石墨烯层。
2.如权利要求1所述的方法,还包括:在腔室中执行所述氧化工艺,所述腔室最初抽空至约10-3托(0.1Pa)或更低的基础压强。
3.如权利要求2所述的方法,还包括:通过以约1托(130Pa)与约760托(100kPa)之间的压强将氧气引入到所述腔室中,执行所述氧化工艺。
4.如前述任一项权利要求所述的方法,还包括:通过将所述结构加热至低于约450℃的温度,执行所述氧化工艺。
5.如前述任一项权利要求所述的方法,其中所述腔室最初抽空至低于约10-6托(0.1mPa)的基础压强。
6.如权利要求1所述的方法,还包括:在大气压氧化炉中执行所述氧化工艺。
7.如前述任一项权利要求所述的方法,其中将所述结构加热至约200℃与约400℃之间的温度。
8.如前述任一项权利要求所述的方法,其中将所述结构加热到约250℃或更低的温度。
9.如前述任一项权利要求所述的方法,其中将所述结构加热约5秒至约1小时的持续时间。
10.一种形成基于石墨烯的电子器件的方法,所述方法包括:
在碳化硅层上形成一个或更多石墨烯层,其中接合至所述碳化硅层的所述一个或更多石墨烯层的最底层最初包括非导电性的缓冲层;以及
执行氧化工艺,以形成在所述碳化硅层和所述一个或更多石墨烯层的最底层之间设置的氧化硅层,从而电性活化所述最底层的石墨烯层。
11.如权利要求10所述的方法,还包括:在腔室中执行所述氧化工艺,所述腔室最初抽空至约10-3托或更低的基础压强。
12.如权利要求11所述的方法,还包括:通过以约1托与约760托之间的压强将氧气引入到所述腔室中,执行所述氧化工艺。
13.如权利要求10、11或12所述的方法,还包括:通过加热至低于约450℃的温度,执行所述氧化工艺。
14.如权利要求11至13中任一项所述的方法,其中所述腔室最初抽空至低于约10-6托的基础压强。
15.如权利要求10所述的方法,还包括:在大气压氧化炉中执行所述氧化工艺。
16.如权利要求11至15中任一项所述的方法,还包括:通过加热至约200℃与约400℃之间的温度,执行所述氧化工艺。
17.如权利要求10至16中任一项所述的方法,还包括:通过加热至约250℃或更低的温度,执行所述氧化工艺。
18.如权利要求10至17中任一项所述的方法,其中执行加热约5秒至约1小时的持续时间。
19.如权利要求10至18中任一项所述的方法,其中所述氧化硅层包括二氧化硅。
20.一种基于石墨烯的电子器件,包括:
一个或更多石墨烯层,形成在碳化硅层上方;以及
氧化硅层,设置在所述碳化硅层和所述一个或更多石墨烯层之间,从而电性活化所述一个或更多石墨烯层的最底层。
21.如权利要求20所述的装置,其中所述氧化硅层包括二氧化硅层。
CN201080042505.4A 2009-09-25 2010-08-31 碳化硅上的石墨烯缓冲层的活化 Active CN102576724B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/566,870 2009-09-25
US12/566,870 US8242030B2 (en) 2009-09-25 2009-09-25 Activation of graphene buffer layers on silicon carbide by ultra low temperature oxidation
PCT/EP2010/062723 WO2011036037A1 (en) 2009-09-25 2010-08-31 Activation of graphene buffer layers on silicon carbide

Publications (2)

Publication Number Publication Date
CN102576724A true CN102576724A (zh) 2012-07-11
CN102576724B CN102576724B (zh) 2015-11-25

Family

ID=43088235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080042505.4A Active CN102576724B (zh) 2009-09-25 2010-08-31 碳化硅上的石墨烯缓冲层的活化

Country Status (7)

Country Link
US (1) US8242030B2 (zh)
JP (1) JP5270800B2 (zh)
CN (1) CN102576724B (zh)
DE (1) DE112010003772B4 (zh)
GB (1) GB2486116B (zh)
TW (1) TWI503866B (zh)
WO (1) WO2011036037A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656212B2 (ja) * 2010-01-15 2015-01-21 国立大学法人九州工業大学 グラフェン膜を有する基板の製造方法
WO2012044284A1 (en) * 2010-09-28 2012-04-05 Empire Technology Development Llc Directionally recrystallized graphene growth substrates
FR2980786B1 (fr) * 2011-09-30 2013-10-25 Centre Nat Rech Scient Procede de formation d'une couche de graphene a la surface d'un substrat comprenant une couche de silicium
US10079389B2 (en) 2012-05-18 2018-09-18 Xg Sciences, Inc. Silicon-graphene nanocomposites for electrochemical applications
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
CN105189346B (zh) 2013-03-15 2018-05-08 西弗吉尼亚大学研究公司 用于纯碳产生的工艺、组合物和其方法
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
KR101487729B1 (ko) * 2013-07-03 2015-01-29 코닝정밀소재 주식회사 광전소자용 기판 및 이를 포함하는 광전소자
EP3069398B1 (en) * 2013-11-13 2019-03-13 XG Sciences Inc. Silicon-graphene nanocomposites for electrochemical applications
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
EP3212572B1 (en) 2014-10-21 2019-04-24 West Virginia University Research Corporation Methods and apparatuses for production of carbon
EP3445895A2 (en) 2016-04-20 2019-02-27 West Virginia University Research Corporation Methods, apparatuses, and electrodes for carbide-to-carbon conversion with nanostructured carbide chemical compounds
US9978590B1 (en) * 2017-05-24 2018-05-22 National Chung Shan Institute Of Science And Technology Method of manufacturing epitaxiable heat-dissipating substrate
CN108854898B (zh) * 2018-07-10 2020-07-17 杭州高烯科技有限公司 一种光催化反应器和催化还原二氧化碳的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
WO2009101449A2 (en) * 2008-02-15 2009-08-20 Carben Semicon Limited Thin-film transistor, carbon-based layer and method of producing thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629531A (en) * 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
SE9600524D0 (sv) * 1996-02-14 1996-02-14 Abb Research Ltd A method and a device for oxidation of a semiconductor layer of SiC
JP4418794B2 (ja) * 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
WO2009043023A2 (en) * 2007-09-28 2009-04-02 William Marsh Rice University Electronic switching, memory, and sensor devices from carbon sheets on dielectric materials
US8440467B2 (en) * 2007-09-28 2013-05-14 William Marsh Rice University Electronic switching, memory, and sensor devices from a discontinuous graphene and/or graphite carbon layer on dielectric materials
JP5245385B2 (ja) * 2007-12-13 2013-07-24 富士通株式会社 グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
US7772059B2 (en) * 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate
US8173095B2 (en) * 2008-03-18 2012-05-08 Georgia Tech Research Corporation Method and apparatus for producing graphene oxide layers on an insulating substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
WO2009101449A2 (en) * 2008-02-15 2009-08-20 Carben Semicon Limited Thin-film transistor, carbon-based layer and method of producing thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F. VARCHON, ET AL.: "Electronic structure of epitaxial graphene layers on SiC: effect of the substrate", 《PHYSICAL REVIEW LETTERS》, 21 September 2007 (2007-09-21) *
YONG-JU KANG, ET AL.: "Electronic structure of graphene and doping effect on SiO2", 《PHYSICAL REVIEW B》, 4 September 2008 (2008-09-04) *

Also Published As

Publication number Publication date
TW201120940A (en) 2011-06-16
GB2486116B (en) 2013-02-13
GB201204308D0 (en) 2012-04-25
US20110073834A1 (en) 2011-03-31
US8242030B2 (en) 2012-08-14
DE112010003772B4 (de) 2015-05-28
CN102576724B (zh) 2015-11-25
GB2486116A (en) 2012-06-06
WO2011036037A1 (en) 2011-03-31
JP5270800B2 (ja) 2013-08-21
JP2013504192A (ja) 2013-02-04
DE112010003772T5 (de) 2012-10-04
TWI503866B (zh) 2015-10-11

Similar Documents

Publication Publication Date Title
CN102576724B (zh) 碳化硅上的石墨烯缓冲层的活化
US8632855B2 (en) Methods of preparing a graphene sheet
JP5705315B2 (ja) グラフェンの低温製造方法、及びこれを利用したグラフェンの直接転写方法
US8142754B2 (en) Method for synthesis of high quality graphene
US20140374960A1 (en) Method for producing a graphene film
Zhang et al. Aligned ultralong nanowire arrays and their application in flexible photodetector devices
JP5578639B2 (ja) グラファイト膜製造方法
US20150010714A1 (en) Ion beam processing of sic for fabrication of graphene structures
Shakerzadeh et al. Re‐ordering Chaotic Carbon: Origins and Application of Textured Carbon
CN102976313B (zh) 一种石墨烯的制备方法
Arkhipov et al. Field‐Induced Electron Emission from Nanoporous Carbons
KR101156355B1 (ko) 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법
JP2012031011A (ja) グラフェンシート付き基材及びその製造方法
Dagdeviren et al. Length scale and dimensionality of defects in epitaxial SnTe topological crystalline insulator films
Xin et al. Grain Size Engineering of CVD‐Grown Large‐Area Graphene Films
JP2005343744A (ja) カーボンナノチューブ半導体の製造方法およびカーボンナノチューブ構造体
KR20110014847A (ko) 그라핀 제조방법 및 그라핀층을 포함하는 적층구조물
Huang et al. Adsorption on epitaxial graphene on SiC (0001)
JP2008308381A (ja) 酸化亜鉛ナノ構造体の製造方法及びその接合方法
Verguts Synthesis and transfer of high-quality single-layer graphene
Kamimura et al. Controlling direction of growth of carbon nanotubes on patterned SiO2 substrate
JP5429876B2 (ja) カーボンナノチューブの製造方法
JP4863551B2 (ja) 量子ドットの製造方法および量子ドット構造体
Zeng et al. Stable field emission from carbon nanotube grown on graphene substrate
Yue et al. Selecting the growth sites of carbon nanotubes on silicon substrates by ion implantation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171117

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171117

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.