JP5270800B2 - 炭化ケイ素上のグラフェン・バッファ層の活性化のための方法およびデバイス - Google Patents

炭化ケイ素上のグラフェン・バッファ層の活性化のための方法およびデバイス Download PDF

Info

Publication number
JP5270800B2
JP5270800B2 JP2012527301A JP2012527301A JP5270800B2 JP 5270800 B2 JP5270800 B2 JP 5270800B2 JP 2012527301 A JP2012527301 A JP 2012527301A JP 2012527301 A JP2012527301 A JP 2012527301A JP 5270800 B2 JP5270800 B2 JP 5270800B2
Authority
JP
Japan
Prior art keywords
graphene
layer
torr
silicon carbide
oxidation process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012527301A
Other languages
English (en)
Other versions
JP2013504192A (ja
Inventor
マクフェリー・フェントン・リード
ユークス・ジョン・ジェイコブ
智 種田
ハノン・ジェイムズ・ボウラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2013504192A publication Critical patent/JP2013504192A/ja
Application granted granted Critical
Publication of JP5270800B2 publication Critical patent/JP5270800B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、一般に半導体デバイスに関し、更に具体的には、炭化ケイ素上のグラフェン・バッファ層の活性化に関する。
グラフェンとは、六角形のベンゼン環構造に構成された炭素原子の2次元平面シートのことである。自立型のグラフェン構造は、理論的には2次元空間においてのみ安定している。これが意味するのは、平面グラフェン構造は自由状態では存在せず、すす、フラーレン、ナノチューブ、または曲がった(buckled)2次元構造等の湾曲構造の形成に関して不安定であるということである。自立型グラフェン膜は生成されているが、理想化された平坦な幾何学的形状を有しない場合がある。しかしながら、2次元グラフェン構造は、例えば炭化ケイ素(SiC)結晶の表面上のような3次元構造の表面上において実証されている。
構造的に、グラフェンはsp混成によって形成される混成軌道を有する。sp混成においては、2つのs軌道および3つの2p軌道のうち2つが混合して2つのsp軌道を形成する。残りの1つのp軌道が炭素原子間でパイ(π)結合を形成する。ベンゼンの構造と同様に、グラフェンの構造はp軌道の共役環を有し、共役のみの安定化によって予想されるよりも強い安定化を示す。すなわちグラフェン構造は芳香族である。ダイアモンド、アモルファス炭素、炭素ナノフォーム、またはフラーレンの他の同素体とは異なり、グラフェンは炭素の同素体ではない。グラフェンの厚さは1元素炭素層である、すなわちグラフェン・シートは3次元結晶を形成しないからである。しかしながら、多数のグラフェン・シートを積層することができる。典型的なグラフェン「層」は、例えば1枚のシートと10枚のシートとの間で、グラフェンの単一のシートまたは多数のシートを含むことができる。
グラフェンは、異例のバンド構造を有し、円錐形の電子およびホールのポケットが運動量空間のブリルアン・ゾーンのK点でのみ接触する。電荷キャリアすなわち電子またはホールのエネルギは、キャリアの運動量に対して線形の依存性を有する。この結果、キャリアは、有効質量がゼロでありceff≒10m/秒の有効速度で移動する相対論的ディラック−フェルミオンとしてふるまう。それらの相対論的量子力学的挙動はディラックの方程式によって決定される。このため、グラフェン・シートは、4Kにおいて60,000cm/V秒よりも大きいキャリア移動度を有することができる。300Kでは、キャリア移動度は約15,000cm/V秒とすることができる。また、グラフェン・シートでは量子ホール効果が観察されている。
完全なグラフェン構造は、六角形のセルのみから成る。五角形または七角形のセルは構造欠陥となる。グラフェン構造において多数の規則的な欠陥があると、グラフェン層が、大きいフラーレンおよびナノチューブ等の他の炭素ベースの構造に変換されることに留意すべきである。特に、カーボン・ナノチューブは、欠陥が存在するためにグラフェン・シートがナノメートル・サイズの円筒形に丸く巻かれたものと見なすことができる。サッカー・ボール上のパターンに類似したパターンを有する「バッキーボール(buckyball)」としても知られるフラーレンは、一部の六角形を五角形によって置換した場合に形成される。同様に、分離した七角形が挿入されると、シートはサドル形状になる。五角形および七角形を制御しながら追加することによって、多種多様な形状を形成することができる。
グラフェン層は、固体黒鉛化によって、すなわち、(0001)表面等の炭化ケイ素結晶の表面からシリコン原子を昇華することによって成長させることができる。約1,150℃で、黒鉛化の初期段階で複雑な表面再構築パターンが現れ始める。典型的に、グラフェン層を形成するためにはもっと高い温度が必要である。当技術分野において、別の材料上のグラフェン層が既知である。例えば、炭化ケイ素(SiC)材料の表面層の昇華分解によって、炭化ケイ素基板上に単一またはいくつかのグラフェン層を形成することができる。
グラフェンは、室温に近い温度での電子コヒーレンスおよび量子干渉効果等、他にも多くの有利な電気特性を示す。また、グラフェン層では、小規模構造におけるバリスティック輸送特性も予想される。
本発明の態様は特許請求の範囲に規定されており、以下でそれらを参照する。例示的な実施形態においては、炭化ケイ素層上に形成された1つ以上のグラフェン層を有する構造を電気的に活性化させる方法は、炭化ケイ素層と1つ以上のグラフェン層の最下層との間に配置された酸化シリコン層を形成するように構造に酸化プロセスを行うことによって最下層グラフェン層を電気的に活性化するステップを含む。
別の実施形態においては、グラフェン・ベースの電子デバイスを形成する方法は、炭化ケイ素層上に1つ以上のグラフェン層を形成するステップであって、炭化ケイ素層に結合された1つ以上のグラフェン層の最下層が最初に非導電性のバッファ層を含む、ステップと、炭化ケイ素層と1つ以上のグラフェン層の最下層との間に配置された酸化シリコン層を形成するように酸化プロセスを行うことによって、最下層グラフェン層を電気的に活性化するステップと、を含む。
更に別の実施形態においては、グラフェン・ベースの電子デバイスは、炭化ケイ素層の上に形成された1つ以上のグラフェン層と、1つ以上のグラフェン層の最下層が電気的にアクティブであるように、炭化ケイ素層と1つ以上のグラフェン層との間に配置された酸化シリコン層と、を含む。
いくつかの図において同様の要素が同様に付番されている例示的な図面を参照する。
1つ以上のグラフェン層が上に形成された炭化ケイ素基板の概略図である。 本発明の一実施形態に従って酸化プロセスを行ってグラフェン最下層を電気的に活性化した後の、図1の構造の概略図である。 酸化を行って炭化ケイ素層および電気的に活性化したグラフェン層からグラフェン・バッファ層を分離する前および後の例示的なデバイスの電流対電圧曲線のグラフである。
上述したように、グラフェン(六角形sp混成シートにおける1つまたは少数の炭素層)は、独特の電子特性を有し、これはナノエレクトロニクスにおける応用の可能性のために大きな関心を集めている。グラフェン・ファミリ内では、単一層グラフェンは、多層グラフェンよりも著しく高い移動度を示し、このため高速デバイスの製造について最も大きい可能性がある。本発明の実施形態が主に焦点を当てるのは、ウエハ規模の構造の製造であり、この構造から後に電子デバイスを製造することができ、単層グラフェンに固有の電子特性を利用することを可能とする。
グラフェンは、例えば熱分解黒鉛からのサンプルの剥離、化学気相堆積(CVD)、またはSiC基板からのシリコン(Si)昇華等、様々な方法によって成長させることができる。現在のデバイス製造プロセスとの適合性の観点からは、SiC(0001)からのSi昇華およびSiC基板上でのCVDの双方が、1つの極めて魅力的な特徴を有する。すなわち、ウエハ・サイズのサンプルを半絶縁性基板の上に直接成長させることができる。しかしながら、SiC上のグラフェンの成長は、Siの昇華または炭素CVDのいずれによるものであっても、重大な欠点を有する。第1のグラフェン層は非導電性である。このため、電子的な観点では、この層はグラフェンではなく単なる「バッファ層」である。以下では、非導電性の六角形の炭素単層をバッファ層または同等にグラフェン・バッファ層と称するのに対し、導電性である六角形の単一または多数の炭素シートを含むいずれかの導電層をグラフェンまたは同等に真のグラフェンと称する。
バッファ層の非導電性の理由は、自立型グラフェン層が示す(そして伝導を担う)πバンドが、SiC基板に対する過剰に強い共有結合によって破壊されるからであるということは充分に立証されている。しかしながら、グラフェンの単層といずれかの基板との相互作用が、伝導に必要なπバンドを必ず破壊するということは事実ではない。SiO上に配置された剥離単層グラフェンは、基板との相互作用が弱く、優れた電気的特性を示す。このため、SiC成長グラフェン・バッファ層とその下にあるSiCとの間に薄い酸化シリコン層を挿入することが可能であれば、過剰なグラフェン−基板相互作用は軽減され、πバンドを回復させて導電性を向上させることができる。
酸化によって構造の導電性を向上させようとすることは直観に反するようであるが、グラフェンとSiC基板との間にシリコン酸化分離層を形成することは、推測的ではあるが相当な熱力学および運動学的可能性(plausibility)を有する。SiO形成の自由エネルギは、COのものに比べて、500Kにおいて約100kcal/モル負である。このため、熱力学的平衡状態を達成するように、かかる条件下でバッファ層/SiC構造を酸化させた場合、反応した酸素の実質的に全てはSiOの形態である。むろんこれは、望ましい構造を合成することができる保証を与えるものではない。実際の酸化条件のもとでは平衡状態を達成可能でないからである。実際、SiC酸化の平衡状態生成物は望ましくないが、黒鉛状炭素(おそらく非常に不規則である(disordered))がSiOと等モル量で生成される。むしろ、求められる理想は、グラフェンが酸化剤(例えばO)に対して不活性のままであり、SiCが酸化して充分な酸化シリコンを生成し、SiCの酸化から遊離されたいずれかの炭素が酸化して運び出される運動学的レジメである。しかしながら、更に起こり得ることとして、極めて薄い酸化シリコン層を形成する充分に緩い酸化条件では、SiC基板から炭素が全く遊離しない場合がある。本発明者らは、1トールより高い酸素圧力での酸化について極めてまたは「超」低い温度(例えばT<400℃)を用いることによって、これらの条件を満足させられることを確認した。これらの条件のもとで、グラフェン・バッファ層に損傷を与えることなく、必要な酸化シリコン分離層を形成することができる。
従って、本明細書に開示する構造においては、グラフェンの単一層または多層のいずれかとすることができるグラフェン層と炭化ケイ素を含む基板との間に、酸化シリコンが配置されている。酸化シリコン層は、グラフェンの最下層を導電性にする効果を有する。酸化シリコン層を設けない場合には、最下層は直接SiCに接触し、このため上述の理由でバッファ層としてしか機能しない。また、本明細書に、この構造を形成する方法を開示する。
図1を参照すると、1つ以上のグラフェン層102が上に形成された炭化ケイ素(SiC)基板100が示されている。SiC基板100の表面およびその上に形成されたグラフェン(バッファ)層(複数の層)102は、簡略化のために平面層として示すが、これらの層はいかなる幾何学的構造も有し得ることは理解されよう。SiC基板上に多数のグラフェン層102が形成されている場合、上述したようなグラフェン層102の最下層がグラフェン・バッファ層102aを含む。グラフェン層(複数の層)102は、いずれかの好都合な方法によってSiC基板100上に形成可能であるが、特に適切な方法はSi蒸着およびCVDを含む。
例示的な実施形態においては、図1の結果として形成される構造を真空システムに配置し、ベース圧力を約10−3トール(0.1Pa)未満とし、更に好ましくはベース圧力を約10−6トール(0.1mPa)未満とする。次いでチャンバを、約10−3トール(0.1Pa)未満、より好ましくは約10−6トール(0.2mPa)未満の圧力に排気する。次いで、約1トール(130Pa)と約760トール(100kPa)との間の圧力でチャンバ内に酸素ガスを導入する。次いでサンプルを、約5秒間から約1時間の範囲の時間にわたって、約450℃未満、より好ましくは約200℃と約400℃との間、更に好ましくは約250℃以下の温度に加熱する。使用するもっと正確な時間および圧力は、グラフェン層(複数の層)102の具体的な厚さによって決まる。次いでサンプルを室温に冷却し、真空システムから取り出す。酸化のために760トール(100kPa)を用いることが望ましい場合、真空システムの代わりに大気圧酸化炉を使用可能であることに留意すべきである。この目的のためのかかる炉の動作は当業者には周知である。
上述の酸化プロセスの結果として得られる構造を図2に示す。図示のように、基板100とグラフェン層(複数の層)102との間に分離酸化物層104が形成されている。この時点で、グラフェン層102は全体的に導電性グラフェン(最下層102aを含む)から成り、最下層102aは2/3界面においてもはやバッファ層としては機能しない。
実施例
本発明の実施形態の有効性を実証するため、低エネルギ電子顕微鏡検査(LEEM)を備えた超高真空システムにおいて、SiC(0001)(Si面)上にエピタキシャル・バッファ層を成長させた。Si蒸着によってグラフェン・バッファ層を形成した。有効性の実証のためにバッファ層のみの構造を成長させた。これによって、この方法の有効性の最も明確かつ印象的な実例が与えられるからである。しかしながら、上述のように、この方法は多層グラフェン上層と組み合わせて用いることも可能である。LEEM分析を用いて、バッファ層のみで構成される基板上の領域の位置を特定した。次いで、このバッファ層のみの領域上にデバイスを形成可能とするように、フォーカス・イオン・ビームを用いてサンプル上に位置合わせマークをエッチングした。
次いで、FIB基準マークを用いて適正な位置合わせを確実としながら、LEEMにおいて分析した特定のバッファ層のみの領域上にチタニウム/パラジウム(Ti/Pd)電極を製造した。次いで電極間のバッファ層のコンダクタンスを測定した。個々のバッファ層グラフェン・ドメインに接触する確率を上げるため、およびドメイン間の境界に電流が流れるのを回避するため、電極分離は小さく保持した(約数百ナノメートルのオーダー)。比較的高いバイアス電圧(例えば5V)であっても、電流は極めて小さく、数ピコアンペア(pA)のオーダーであった。導電性の観点からは、これは、グラフェンが全く存在しないサンプルと実質的に区別がつかない。
次いで、30トールの酸素圧力および250℃の基板温度で30秒間、所定位置の電極によって上述のように基板を酸化させた。次いでコンダクタンスを再び測定した。測定したバッファ層デバイスの全てについて、コンダクタンスは少なくとも10倍増大した。酸化前後の例示的なデバイスの電流/電圧曲線を図3のグラフに示す。「酸化前」曲線はわずかにゼロからずれて電圧軸と区別できることに留意すべきである。コンダクタンスの増大が酸化によるものだったと確認するために対照実験を実行した。この実験では、上述したのと全く同じ方法でバッファ層サンプルを処理したが、酸素の背景圧力でなく真空で250℃に加熱した点が異なっている。かかる真空における加熱後にコンダクタンスの変化は観察されなかった。
要約すると、グラフェン(単層および単層に近い黒鉛)は、電子移動度が極めて高いので、今後のトランジスタ用途に有望な材料である。しかしながら、グラフェンを必要な結晶完全性で成長させることは難しい。より有望な成長方法の1つは、SiCの熱分解によってSiCの上にグラフェン層を形成することを含む。1つまでの単層で、極めて大きいドメイン・サイズおよび高度の結晶学的完全性のグラフェン層を成長させることができる。これに対して、単一の単層を超えた場合、ランダム核形成効果が、後に成長させる材料の完全性を著しく損なう。残念ながら、単層グラフェンはデバイス用途には有用であるが、SiCの上に生成された六角形黒鉛構造炭素の単層はそうでない。これとこの下にあるSiCとの間の化学結合相互作用が強すぎて、単層の電子構造を乱し、これを電気的に不活性(非導電性)とするからである。従って、上述の実施形態は、グラフェン単層とその下にあるSiCとの間の酸化シリコン層の形成を対象とし、SiO上に配置された単層グラフェンは電気的にアクティブであり、このためデバイス用途に有用である。
本明細書に記載した本発明の技法は、少なくとも以下の考察に基づいている。第1に、CをCOに酸化させるよりもSiをSiOに酸化させる方が、熱力学的にはるかに良好である(80kcal/モル以上)。このため、グラフェン単層の形態で、過剰なCの存在下でSiCを酸化させる平衡状態結果は、実質的に全ての酸素がSiOの生成に用いられるのでCOは生成されないという状態であるはずである。第2に、グラフェンは、酸化雰囲気に対して運動学的に極めて安定しており、Siよりもはるかに安定している。このため、グラフェン単層の下のSiCを酸化し、これによってグラフェンとSiCとの間の結合を乱してこれら2つの間に酸化シリコンのバッファ層を形成するレジメを確立することができる。また、この文脈においていっそう一般的な「酸化シリコン」という言葉を(SiOに対して)用いるが、完全に化学量的なSiOの形成は必要でない場合があることを指摘しておくべきである。すなわち、Si−O結合の単なる単層で充分である場合がある。
本質的に平衡状態でない条件のため、および、グラフェンの酸化が本質的に不可逆的であることを考慮して、本発明の実施形態において、(1)グラフェンが、酸化雰囲気を含む酸素に対して運動学的に不活性であり続ける、更に(2)下にあるSiCをなお高度に酸化することができる条件を明らかにした。すなわち、高い酸素圧力(約0.1〜760トール、約13〜101KPa)および比較的低い温度(450℃未満)のレジメを用いることによって、上述のようにグラフェン/SiCの酸化を実行した。処理した構造に、インシチュー(in situ)X線光電子分光(XPS)分析を行った。XPS分析によって、グラフェンの下に酸化層を形成することができ、グラフェン層を検出可能な程度に乱すことはないということが明らかに示される。エクスシチュー(ex situ)原子力顕微鏡(AFM)測定によって、更に、グラフェン層の完全性が維持されたことが確認される。
本発明について、1つまたは複数の好適な実施形態を参照して説明したが、本発明の精神から逸脱することなく様々な変更を行うことができ、均等物でその要素を置換可能であることは当業者には理解されよう。更に、本発明の本質的な範囲から逸脱することなく、多くの変形により、特定の状況または材料を本発明の教示に適合させることができる。従って、本発明は、本発明を実施するために考えられる最良の形態として想定した特定の実施形態に限定されず、本発明は、添付の特許請求の範囲内に該当する全ての実施形態を包含することが意図される。

Claims (15)

  1. 炭化ケイ素層上に形成された1つ以上のグラフェン層を有する構造を電気的に活性化させる方法であって、
    前記炭化ケイ素層と前記1つ以上のグラフェン層の最下層との間に配置された酸化シリコン層を形成するように、前記構造に酸化プロセスを行うことによって、前記最下層グラフェン層を電気的に活性化するステップを含む、方法。
  2. 10−3トール(0.1Pa)以下のベース圧力に最初に排気したチャンバにおいて前記酸化プロセスを実行することを更に含む、請求項1に記載の方法。
  3. 1トール(130Pa)と760トール(100kPa)との間の圧力で前記チャンバ内に酸素ガスを導入することによって前記酸化プロセスを実行することを更に含む、請求項2に記載の方法。
  4. 前記構造を450℃未満の温度に加熱することによって前記酸化プロセスを実行することを更に含む、請求項1〜3のいずれか1項に記載の方法。
  5. 前記チャンバが10−6トール(0.1mPa)未満のベース圧力に最初に排気される、請求項1〜4のいずれか1項に記載の方法。
  6. 大気圧酸化炉において前記酸化プロセスを実行することを更に含む、請求項1に記載の方法。
  7. 前記構造が200℃と400℃との間の温度に加熱される、請求項1〜6のいずれか1項に記載の方法。
  8. 前記構造が250℃以下の温度に加熱される、請求項1〜7のいずれか1項に記載の方法。
  9. 前記構造が5秒間から1時間の時間にわたって加熱される、請求項1〜8のいずれか1項に記載の方法。
  10. グラフェン・ベースの電子デバイスを形成する方法であって、
    炭化ケイ素層上に1つ以上のグラフェン層を形成するステップであって、前記炭化ケイ素層に結合された前記1つ以上のグラフェン層の最下層が最初に非導電性のバッファ層を含む、ステップと、
    前記炭化ケイ素層と前記1つ以上のグラフェン層の前記最下層との間に配置された酸化シリコン層を形成するように酸化プロセスを行うことによって、前記最下層グラフェン層を電気的に活性化するステップと、
    を含む、方法。
  11. 10−3トール以下のベース圧力に最初に排気したチャンバにおいて前記酸化プロセスを実行することを更に含む、請求項10に記載の方法。
  12. 1トールと760トールとの間の圧力で前記チャンバ内に酸素ガスを導入することによって前記酸化プロセスを実行することを更に含む、請求項11に記載の方法。
  13. 450℃未満の温度に加熱することによって前記酸化プロセスを実行することを更に含む、請求項10、11、または12に記載の方法。
  14. 前記チャンバが10−6トール未満のベース圧力に最初に排気される、請求項11から13のいずれか1項に記載の方法。
  15. 前記酸化シリコン層が二酸化シリコンを含む、請求項10から14のいずれか1項に記載の方法。
JP2012527301A 2009-09-25 2010-08-31 炭化ケイ素上のグラフェン・バッファ層の活性化のための方法およびデバイス Expired - Fee Related JP5270800B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/566,870 2009-09-25
US12/566,870 US8242030B2 (en) 2009-09-25 2009-09-25 Activation of graphene buffer layers on silicon carbide by ultra low temperature oxidation
PCT/EP2010/062723 WO2011036037A1 (en) 2009-09-25 2010-08-31 Activation of graphene buffer layers on silicon carbide

Publications (2)

Publication Number Publication Date
JP2013504192A JP2013504192A (ja) 2013-02-04
JP5270800B2 true JP5270800B2 (ja) 2013-08-21

Family

ID=43088235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527301A Expired - Fee Related JP5270800B2 (ja) 2009-09-25 2010-08-31 炭化ケイ素上のグラフェン・バッファ層の活性化のための方法およびデバイス

Country Status (7)

Country Link
US (1) US8242030B2 (ja)
JP (1) JP5270800B2 (ja)
CN (1) CN102576724B (ja)
DE (1) DE112010003772B4 (ja)
GB (1) GB2486116B (ja)
TW (1) TWI503866B (ja)
WO (1) WO2011036037A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656212B2 (ja) * 2010-01-15 2015-01-21 国立大学法人九州工業大学 グラフェン膜を有する基板の製造方法
WO2012044284A1 (en) * 2010-09-28 2012-04-05 Empire Technology Development Llc Directionally recrystallized graphene growth substrates
FR2980786B1 (fr) * 2011-09-30 2013-10-25 Centre Nat Rech Scient Procede de formation d'une couche de graphene a la surface d'un substrat comprenant une couche de silicium
US10079389B2 (en) 2012-05-18 2018-09-18 Xg Sciences, Inc. Silicon-graphene nanocomposites for electrochemical applications
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
MX363125B (es) 2013-03-15 2019-03-11 Univ West Virginia Proceso para la produccion de carbono puro, composiciones, y sus metodos.
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
KR101487729B1 (ko) * 2013-07-03 2015-01-29 코닝정밀소재 주식회사 광전소자용 기판 및 이를 포함하는 광전소자
EP3069398B1 (en) * 2013-11-13 2019-03-13 XG Sciences Inc. Silicon-graphene nanocomposites for electrochemical applications
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
WO2016064713A2 (en) 2014-10-21 2016-04-28 West Virginia University Research Corporation Methods and apparatuses for production of carbon, carbide electrodes, and carbon compositions
MX2018012885A (es) 2016-04-20 2019-07-04 Univ West Virginia Metodos, aparatos y electrodos para la conversion de carburo a carbono con compuestos quimicos de carburo nanoestructurados.
US9978590B1 (en) * 2017-05-24 2018-05-22 National Chung Shan Institute Of Science And Technology Method of manufacturing epitaxiable heat-dissipating substrate
CN108854898B (zh) * 2018-07-10 2020-07-17 杭州高烯科技有限公司 一种光催化反应器和催化还原二氧化碳的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
SE9600524D0 (sv) * 1996-02-14 1996-02-14 Abb Research Ltd A method and a device for oxidation of a semiconductor layer of SiC
JP4647211B2 (ja) * 2001-11-30 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
CN100490077C (zh) * 2004-02-06 2009-05-20 松下电器产业株式会社 碳化硅半导体元件及其制造方法
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US8440467B2 (en) * 2007-09-28 2013-05-14 William Marsh Rice University Electronic switching, memory, and sensor devices from a discontinuous graphene and/or graphite carbon layer on dielectric materials
WO2009043023A2 (en) * 2007-09-28 2009-04-02 William Marsh Rice University Electronic switching, memory, and sensor devices from carbon sheets on dielectric materials
JP5245385B2 (ja) * 2007-12-13 2013-07-24 富士通株式会社 グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
US7772059B2 (en) * 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
US8173095B2 (en) * 2008-03-18 2012-05-08 Georgia Tech Research Corporation Method and apparatus for producing graphene oxide layers on an insulating substrate

Also Published As

Publication number Publication date
DE112010003772B4 (de) 2015-05-28
CN102576724A (zh) 2012-07-11
GB201204308D0 (en) 2012-04-25
US8242030B2 (en) 2012-08-14
CN102576724B (zh) 2015-11-25
GB2486116B (en) 2013-02-13
GB2486116A (en) 2012-06-06
TW201120940A (en) 2011-06-16
JP2013504192A (ja) 2013-02-04
US20110073834A1 (en) 2011-03-31
WO2011036037A1 (en) 2011-03-31
DE112010003772T5 (de) 2012-10-04
TWI503866B (zh) 2015-10-11

Similar Documents

Publication Publication Date Title
JP5270800B2 (ja) 炭化ケイ素上のグラフェン・バッファ層の活性化のための方法およびデバイス
Zhang et al. Two dimensional hexagonal boron nitride (2D-hBN): synthesis, properties and applications
US8227069B2 (en) Process for producing graphene/SiC composite material and graphene/SiC composite material obtained thereby
JP5569769B2 (ja) グラフェンフィルム製造方法
Zhang et al. The edges of graphene
JP5763302B2 (ja) グラフェンの製造方法
Ruan et al. Epitaxial graphene on silicon carbide: Introduction to structured graphene
US20140374960A1 (en) Method for producing a graphene film
US8142754B2 (en) Method for synthesis of high quality graphene
JP5578639B2 (ja) グラファイト膜製造方法
JP6041346B2 (ja) グラフェン/SiC複合材料の製造方法及びそれにより得られるグラフェン/SiC複合材料
JP2005343744A (ja) カーボンナノチューブ半導体の製造方法およびカーボンナノチューブ構造体
JP2017160091A (ja) グラフェンナノリボン及びその製造方法、デバイス
Qi et al. Controllable synthesis of graphene using novel aromatic 1, 3, 5-triethynylbenzene molecules on Rh (111)
JP4863551B2 (ja) 量子ドットの製造方法および量子ドット構造体
Hayashi et al. Nucleation stages of carbon nanotubes on SiC (0001) by surface decomposition
Yip et al. Fabrication Routes of Graphene
JP5429876B2 (ja) カーボンナノチューブの製造方法
Naitoh et al. STM Observation of Graphene Formation Using SiC-on-Insulator Substrates
KR20180046406A (ko) 단결정 SiC 나노와이어 제조방법
Bulat et al. Overview of the graphene film technologies
Kohno et al. Graphene/Graphite-Coated SiC Nanowires Grown by Metal–Organic Chemical Vapor Deposition in One Step
Maneshian et al. Structural and electrical characterization of ohmic contacts to graphitized silicon carbide
Yoshida et al. Direct observation of carbon nanotube growth by environmental transmission electron microscopy
Mitchel et al. Growth of carbon-based nanostructures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130509

R150 Certificate of patent or registration of utility model

Ref document number: 5270800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees