KR20200025030A - 비정질 실리콘막의 제조방법 - Google Patents
비정질 실리콘막의 제조방법 Download PDFInfo
- Publication number
- KR20200025030A KR20200025030A KR1020180101770A KR20180101770A KR20200025030A KR 20200025030 A KR20200025030 A KR 20200025030A KR 1020180101770 A KR1020180101770 A KR 1020180101770A KR 20180101770 A KR20180101770 A KR 20180101770A KR 20200025030 A KR20200025030 A KR 20200025030A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- amorphous silicon
- silicon film
- chamber
- shower head
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000007789 gas Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000012159 carrier gas Substances 0.000 claims abstract description 14
- 238000005507 spraying Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 16
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 2
- 229910000070 arsenic hydride Inorganic materials 0.000 claims description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
Abstract
비정질 실리콘막의 제조방법에 관한 기술이다. 본 실시예는, 챔버, 상기 챔버의 하부에 배치되는 기판 지지대, 상기 기판 지지대 상부에 안착되는 기판에 공정 가스, 캐리어 가스 및 도핑 가스를 제공하는 샤워 헤드, 및 상기 샤워 헤드와 전기적으로 연결되는 플라즈마 전원 공급부를 플라즈마 처리 장치내에서 비정질 실리콘막을 제조하는 방법으로서, 상기 기판이 안착된 상기 챔버내에 상기 샤워 헤드를 통하여, 상기 공정 가스, 상기 캐리어 가스 및 식각 선택비 개선용 상기 도핑 가스를 분사하는 단계; 상기 챔버의 샤워 헤드에 중심 주파수 대역이 10MHz~30MHz인 HF(High frequency) RF(radio frequency) 전원을 제공하여, 상기 챔버 내부에 플라즈마를 발생시키는 단계; 및 상기 공정 가스, 상기 캐리어 가스 및 상기 도핑 가스의 반응에 의해, 비정질 실리콘막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 비정질 실리콘막의 제조방법에 관한 것이다.
반도체 소자를 제조하기 위한 여러 막들 중 비정질 실리콘막은 스트레스 내성 및 표면 거칠기 특성이 우수하여, 하드 마스크막 및 식각 저지층으로 주로 이용되고 있다.
현재, 반도체 소자의 집적 밀도가 증대됨에 따라, 어스펙트 비(aspect ratio)가 커지고 있다. 이에 따라, 하드 마스크막 및 식각 저지층은 보다 큰 식각 선택비(etch rate)를 가질 것이 요구되고 있다. 그러므로, 하드 마스크막 및 식각 저지층의 재료인 비정질 실리콘막의 식각 선택비를 개선하기 위하여 다양한 연구가 계속되고 있다.
본 발명은 스트레스 내성 및 거칠기 특성과 동시에 우수한 식각 선택비를 확보할 수 있는 비정질 실리콘막의 제조방법을 제공하는 것이다.
본 실시예는, 챔버, 상기 챔버의 하부에 배치되는 기판 지지대, 상기 기판 지지대 상부에 안착되는 기판에 공정 가스, 캐리어 가스 및 도핑 가스를 제공하는 샤워 헤드, 및 상기 샤워 헤드와 전기적으로 연결되는 플라즈마 전원 공급부를 플라즈마 처리 장치내에서 비정질 실리콘막을 제조하는 방법으로서, 상기 기판이 안착된 상기 챔버내에 상기 샤워 헤드를 통하여, 상기 공정 가스, 상기 캐리어 가스 및 식각 선택비 개선용 상기 도핑 가스를 분사하는 단계; 상기 챔버의 샤워 헤드에 중심 주파수 대역이 10MHz~30MHz인 HF(High frequency) RF(radio frequency) 전원을 제공하여, 상기 챔버 내부에 플라즈마를 발생시키는 단계; 및 상기 공정 가스, 상기 캐리어 가스 및 상기 도핑 가스의 반응에 의해, 비정질 실리콘막을 형성하는 단계를 포함한다.
본 발명에 따르면, 비정질 실리콘막 증착시, 5족의 원소(혹은 3족의 원소)를 포함하는 도핑 가스를 도입함으로써, 식각 선택비를 개선할 수 있다. 나아가, 챔버 내부를 플라즈마 분위기로 조성하기 위하여, HF RF 전원 외에 LF RF 전원을 추가적으로 공급하므로써, 비정질 실리콘막의 치밀도 개선하여, 비정질 실리콘막의 식각 선택비를 개선할 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 비정질 실리콘막을 나타낸 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 비정질 실리콘막을 제조하기 위한 플라즈마 처리 장치의 일예를 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 비정질 실리콘막의 제조방법을 설명하기 위한 플로우 챠트이다.
도 2는 본 발명의 일 실시예에 따른 비정질 실리콘막을 제조하기 위한 플라즈마 처리 장치의 일예를 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 비정질 실리콘막의 제조방법을 설명하기 위한 플로우 챠트이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 비정질 실리콘막을 나타낸 단면도들이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 하드 마스크막 혹은 식각 저지층으로 이용될 레이어(layer)로서, 비정질 실리콘막(150)이 형성된다.
예를 들어, 비정질 실리콘막(150)이 하드 마스크막으로 이용되는 경우, 도 1 b에 도시된 바와 같이, 반도체 기판(100)과 비정질 실리콘막(150) 사이에 피식각층(130a)이 개재될 수 있다.
한편, 비정질 실리콘막(150)이 식각 저지층으로 이용되는 경우, 도 1c에 도시된 바와 같이, 비정질 실리콘막(150) 상부에 피식각층(130b)이 형성될 수 있다.
본 실시예의 비정질 실리콘막(150)은 5족의 원소를 포함할 수 있다. 예컨대, 본 실시예의 비정질 실리콘막(150)은 5족의 원소 중 하나인 P(phosporos) 이온을 도핑 원소로서 포함할 수 있다. 또한, 본 실시예의 비정질 실리콘막(150)은 3족의 원소 중 하나인 B(boron) 이온을 도핑 원소로서 포함할 수 있다.
또한, 본 실시예의 비정질 실리콘막(150)은 스트레스 특성 및 거칠기 특성은 물론 식각 선택비를 개선할 수 있도록 듀얼 주파수 방식의 플라즈마 처리 장치에서 증착될 수 있다.
도 2는 본 발명의 일 실시예에 따른 비정질 실리콘막을 제조하기 위한 듀얼 주파수 방식의 플라즈마 처리 장치의 일예를 보여주는 단면도이다.
도 2를 참조하면, 플라즈마 처리 장치(20)는 챔버(200), 컨트롤러(201), 샤워헤드(230), 기판 지지부(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270) 및 히터 전원 공급부(290)를 포함할 수 있다.
챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상단 외주에 설치되는 탑 리드(220)를 포함할 수 있다. 탑 리드(220)의 내부 공간은 샤워 헤드(230)에 의해 폐쇄될 수 있다. 아울러, 샤워 헤드(230)와 탑 리드(220) 사이에는 절연 링(r)이 설치되어, 챔버(200)와 샤워 헤드(230)를 전기적으로 절연시킬 수 있다.
챔버(200) 내부 공간은 증착 공정 등 기판(100)에 대한 처리가 이루어지는 공간일 수 있다. 본체(210) 측면의 지정된 위치에 기판(100)이 반입 및 반출될 게이트(G)가 마련될 수 있다.
또한, 챔버(200) 내부를 진공화하기 위하여, 펌프(212)가 챔버(200) 하부에 위치된 배기구(도시되지 않음)에 연결될 수 있다.
샤워 헤드(230)는 탑 리드(top lid: 220)에 기판 지지부(240)와 대향하도록 설치될 수 있다. 샤워 헤드(230)는 외부로부터 공급되는 다양한 공정 가스를 가스 라인(232)을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 본 실시예에서 샤워 헤드(230)는 플라즈마를 발생시키기 위한 제 1 전극으로 작용할 수 있다.
또한, 상기 가스 라인(232)은 공정 가스 공급부(280a), 캐리어 가스 공급부(280b) 및 도핑 가스 공급부(280c)와 연결되도록 분기될 수 있고, 각각의 분기 라인에 밸브(V1,V2,V3)가 설치될 수 있다. 예를 들어, 공정 가스로는 Si2H6 가스 또는 SiH4 가스 중 하나가 이용될 수 있고, 캐리어 가스로는 Ar 가스가 이용될 수 있고, 도핑 가스로는 PH3 가스, AsH3 가스 또는 B2H6 가스 중 하나가 이용될 수 있다.
기판 지지부(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(100)이 안착되도록 전체적으로 평판 형상을 가질 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시키도록 구성될 수 있다. 본 실시예에서, 기판 안착부(242)는 플라즈마를 발생시키기 위한 제 2 전극으로 작용할 수 있다.
또한, 기판 안착부(242)의 내부에는 히터(246)가 구비되어 상부에 안착된 기판(100)의 온도를 조절할 수 있다.
컨트롤러(201)는 플라즈마 처리 장치(20)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 플라즈마 처리 장치의 각 구성 요소(200~290, V1,V2,V3)의 동작을 제어하며, 비정질 실리콘막의 증착을 위한 제어 파라미터를 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
플라즈마 전원 공급부(260)는 예를 들어 샤워 헤드(230)와 전기적으로 연결될 수 있으며, 제 1 전원 공급부(261) 및 제 2 전원 공급부(263)를 포함할 수 있다. 제 1 전원 공급부(261)는 중심 주파수 대역이 10MHz~30MHz를 가지며 100 내지 1000 W의 파워를 제공하는 HF(High frequency) RF(radio frequency) 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다. 제 2 전원 공급부(263)는 중심 주파수 대역이 300kHz~500kHz를 가지며 30 내지 500 W의 파워를 제공하는 LF(low frequency) RF 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다. 컨트롤러(201)는 기 설정된 증착 제어 파라미터에 따라 제 1 전원 공급부(261) 및/또는 제 2 전원 공급부(263)로부터 공급되는 전원 소스를 제어할 수 있다.
매칭 네트워크(270)는 제 1 전원 공급부(261)과 접속되는 제 1 매칭부(271) 및 제 2 전원 공급부(263)와 접속되는 제 2 매칭부(273)를 포함할 수 있다. 매칭 네트워크(270)의 제 1 및 제 2 매칭부(271, 273)는 각각 제 1 및 제 2 전원 공급부(261, 263)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 RF 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
히터 전원 공급부(290)는 히터(246)에 전원을 공급하여 히터(246)가 발열하도록 구성될 수 있다.
본 실시예에서, 플라즈마 처리 장치로서 PECVD 장치를 일예로 설명하고 있지만, 여기에 한정하지 않고, 듀얼 플라즈마 전원을 이용하는 모든 플라즈마 처리 장치가 본 실시예에 적용될 수 있음은 물론이다.
도 3은 본 발명의 일 실시예에 따른 비정질 실리콘막의 제조방법을 설명하기 위한 플로우 챠트이다.
도 3을 참조하면, 기판 안착부(242)에 기판(100)을 안착시키고, 챔버(200) 내부를 진공 상태로 만든다. 그후, 밸브(V1,V2,V3)를 동시 또는 순차적으로 개방시켜, 공정 가스, 캐리어 가스 및 도핑 가스를 챔버(200)내에 동시 또는 순차적으로 공급한다(S1).
일 예로서, 상기 공정 가스로는 SiH4 가스를 30 내지 60 sccm 만큼 공급할 수 있고, 캐리어 가스로는 Ar 가스를 7500 내지 8500 sccm 만큼 제공할 수 있고, 도핑 가스로는 PH3 가스는 식각 선택비를 고려하여 가변적으로 공급할 수 있다.
이때, 비정질 실리콘막의 증착을 위한 챔버(200) 내부의 온도는 350 내지 450℃ 온도로 설정될 수 있고, 챔버(200) 내부의 압력은 2 내지 4 torr를 유지할 수 있다.
상기 공정 가스, 캐리어 가스 및 도핑 가스가 공급되는 동안, 제 1 전원 공급부(261)는 HF RF 전원을 인가하여, 샤워 헤드(230)와 기판 안착부(242) 사이에 플라즈마를 형성할 수 있다. 그후, LF RF 전원을 공급하여, 이온 충돌(ion bombardment) 영향에 의해, 비정질 실리콘막의 결합 구조를 다공성으로 변경시키므로써, 식각량을 증대시킬 수 있다.
다음, 챔버(200) 내부에 퍼지(purge) 가스를 공급하여, 퍼지 공정을 실시하고(S3), 챔버(200)와 연결된 펌프(212)를 구동시켜, 챔버(200) 내부에 잔류될 수 있는 공정 부산물을 배출시킨다(S4).
다음의 표 1은 도 2 및 도 3에 설명된 방식에 의해 비정질 실리콘막 증착시, PH3 가스의 공급량 변화 및 LF RF 전원 인가에 따른 비정질 실리콘막의 특성을 보여준다.
| PH3(sccm) | 식각량 (Å/min) |
식각개선도 (%) |
P 농도 (%) |
Density (g/cm3) |
거칠기 (Rq) |
스트레스 (MPa) |
| 0 | 220 | 100 | 0 | 2.51 | 0.47 | -470 |
| 1000 | 470 | 214 | 16 | 2.45 | 0.41 | -130 |
| 2000 | 830 | 377 | 24 | 2.45 | 0.29 | -187 |
| 3000 | 1070 | 486 | 29 | 2.44 | 0.31 | -165 |
| 3000 + LF | 1130 | 514 | 29 | 2.40 | 0.25 | -51 |
즉, 도 2 및 도 3에 제시된 조건하에서, 포스핀 가스(PH3)의 양을 0에서 3000 sccm까지 순차적으로 증대시킨 결과, 식각 선택비가 최고 486% 개선되었으며, 거칠기 특성 및 스트레스 특성까지 부가적으로 향상되는 효과를 확인할 수 있다.
더욱이, LF RF 전원을 공급하여, 이온 충돌(ion bombardment) 영향에 의해, 비정질 실리콘막의 결합 구조를 다공성으로 변경시키므로써, 포스핀 가스를 3000 sccm 공급하는 경우, 식각 선택비를 최고 514%까지 향상시킬 수 있다.
결과적으로, 비정질 실리콘막내의 불순물 농도가 10 내지 50% 범위일 때, 식각 선택비가 개선되는 효과가 있으며, 부가적으로 LF RF 전원이 인가되는 경우, 식각 선택비를 보다 향상시키는 효과가 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 비정질 실리콘막 증착시, 5족의 원소를 포함하는 도핑 가스를 도입함으로써, 식각 선택비를 개선할 수 있다. 나아가, 공정 가스를 플라즈마화하기 위한 공정시, HF RF 전원 외에 LF RF 전원을 추가적으로 공급하므로써, 비정질 실리콘막의 식각량을 개선할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
20 : 플라즈마 처리 장치 100 : 반도체 기판
130a, 130b : 피식각층 150 : 비정질 실리콘막
261: 제 1 전원 공급부 262 : 제 2 전원 공급부
130a, 130b : 피식각층 150 : 비정질 실리콘막
261: 제 1 전원 공급부 262 : 제 2 전원 공급부
Claims (6)
- 챔버, 상기 챔버의 하부에 배치되는 기판 지지대, 상기 기판 지지대 상부에 안착되는 기판에 공정 가스, 캐리어 가스 및 도핑 가스를 제공하는 샤워 헤드, 및 상기 샤워 헤드와 전기적으로 연결되는 플라즈마 전원 공급부를 플라즈마 처리 장치내에서 비정질 실리콘막을 제조하는 방법으로서,
상기 기판이 안착된 상기 챔버내에 상기 샤워 헤드를 통하여, 상기 공정 가스, 상기 캐리어 가스 및 식각 선택비 개선용 상기 도핑 가스를 분사하는 단계;
상기 챔버의 샤워 헤드에 중심 주파수 대역이 10MHz~30MHz인 HF(High frequency) RF(radio frequency) 전원을 제공하여, 상기 챔버 내부에 플라즈마를 발생시키는 단계; 및
상기 공정 가스, 상기 캐리어 가스 및 상기 도핑 가스의 반응에 의해, 비정질 실리콘막을 형성하는 단계를 포함하는 비정질 실리콘막의 제조방법. - 제 1 항에 있어서,
상기 공정 가스는 Si2H6 가스 또는 SiH4 가스를 포함하는 비정질 실리콘막의 제조방법. - 제 1 항에 있어서,
상기 도핑 가스는 5족의 또는 3족 원소 중 어느 하나를 포함하는 비정질 실리콘막의 제조방법. - 제 1 항에 있어서,
상기 도핑 가스는 PH3 가스, AsH3 가스, B2H6 가스를 포함하는 비정질 실리콘막의 제조방법. - 제 1 항에 있어서,
상기 플라즈마를 발생시키는 단계시,
중심 주파수 대역이 300kHz~500kHz인 LF(Low frequency) RF 전원을 추가적으로 제공하는 비정질 실리콘막의 제조방법. - 제 1 항에 있어서,
상기 비정질 실리콘막은 도핑된 원소의 농도가 10% 내지 50%의 범위가 되도록 상기 도핑 가스를 공급하는 비정질 실리콘막의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180101770A KR102493935B1 (ko) | 2018-08-29 | 2018-08-29 | 비정질 실리콘막의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180101770A KR102493935B1 (ko) | 2018-08-29 | 2018-08-29 | 비정질 실리콘막의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200025030A true KR20200025030A (ko) | 2020-03-10 |
| KR102493935B1 KR102493935B1 (ko) | 2023-02-01 |
Family
ID=69800709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180101770A KR102493935B1 (ko) | 2018-08-29 | 2018-08-29 | 비정질 실리콘막의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102493935B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022020077A1 (en) * | 2020-07-22 | 2022-01-27 | Applied Materials, Inc. | Doped amorphous optical device films and deposition via incorporation of dopant atoms |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08262477A (ja) * | 1995-03-20 | 1996-10-11 | Nikon Corp | 空間光変調素子の製造方法、 及び非晶質シリコンゲルマニウム合金感光体 |
| US5582880A (en) * | 1992-03-27 | 1996-12-10 | Canon Kabushiki Kaisha | Method of manufacturing non-single crystal film and non-single crystal semiconductor device |
| KR20000025641A (ko) * | 1998-10-13 | 2000-05-06 | 김영환 | 반도체 소자의 콘택 형성 방법 |
| JP2000174231A (ja) * | 1998-12-08 | 2000-06-23 | United Microelectronics Corp | Ｄｒａｍコンデンサの下部電極の製造方法 |
| KR20020066689A (ko) * | 2001-02-13 | 2002-08-21 | 조주환 | 고 광전변환 효율을 갖는 태양전지의 제조방법 |
| KR20180013435A (ko) * | 2016-07-29 | 2018-02-07 | 주식회사 원익아이피에스 | 비정질 실리콘막의 형성 방법 |
-
2018
- 2018-08-29 KR KR1020180101770A patent/KR102493935B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5582880A (en) * | 1992-03-27 | 1996-12-10 | Canon Kabushiki Kaisha | Method of manufacturing non-single crystal film and non-single crystal semiconductor device |
| JPH08262477A (ja) * | 1995-03-20 | 1996-10-11 | Nikon Corp | 空間光変調素子の製造方法、 及び非晶質シリコンゲルマニウム合金感光体 |
| KR20000025641A (ko) * | 1998-10-13 | 2000-05-06 | 김영환 | 반도체 소자의 콘택 형성 방법 |
| JP2000174231A (ja) * | 1998-12-08 | 2000-06-23 | United Microelectronics Corp | Ｄｒａｍコンデンサの下部電極の製造方法 |
| KR20020066689A (ko) * | 2001-02-13 | 2002-08-21 | 조주환 | 고 광전변환 효율을 갖는 태양전지의 제조방법 |
| KR20180013435A (ko) * | 2016-07-29 | 2018-02-07 | 주식회사 원익아이피에스 | 비정질 실리콘막의 형성 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022020077A1 (en) * | 2020-07-22 | 2022-01-27 | Applied Materials, Inc. | Doped amorphous optical device films and deposition via incorporation of dopant atoms |
| CN115698369A (zh) * | 2020-07-22 | 2023-02-03 | 应用材料公司 | 掺杂的非晶硅光学器件膜及经由掺入掺杂原子的沉积 |
| US12077860B2 (en) | 2020-07-22 | 2024-09-03 | Applied Materials, Inc. | Doped amorphous optical device films and deposition via incorporation of dopant atoms |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102493935B1 (ko) | 2023-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
| KR101379089B1 (ko) | 금속 하드 마스크 제조 | |
| US20140186544A1 (en) | Metal processing using high density plasma | |
| US10643841B2 (en) | Surface modification to improve amorphous silicon gapfill | |
| US20060137606A1 (en) | High density plasma chemical vapor deposition apparatus for manufacturing semiconductor | |
| KR102493935B1 (ko) | 비정질 실리콘막의 제조방법 | |
| JP7210647B2 (ja) | 薄膜蒸着方法及びこれを用いた半導体素子の製造方法 | |
| KR102426960B1 (ko) | 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법 | |
| KR102179281B1 (ko) | 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법 | |
| KR101489306B1 (ko) | 어모퍼스 실리콘막의 증착 방법 및 증착 장치 | |
| TW202120739A (zh) | 表面被覆材料層 | |
| KR102125474B1 (ko) | 박막 증착 방법 | |
| KR102515391B1 (ko) | 반도체 소자의 제조방법 | |
| US20240234128A1 (en) | Directional selective fill for silicon gap fill processes | |
| KR20220017055A (ko) | 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US20230050255A1 (en) | Seam removal in high aspect ratio gap-fill | |
| US20240038527A1 (en) | Forming films with improved film quality | |
| US11682554B2 (en) | Catalytic thermal deposition of carbon-containing materials | |
| US11355354B1 (en) | Thermal deposition of doped silicon oxide | |
| US20230386829A1 (en) | Low temperature silicon oxide gap fill | |
| KR20230087681A (ko) | 박막 증착 장치 및 이를 이용한 박막 증착 방법 | |
| KR20240110438A (ko) | 기판 처리 방법 | |
| KR20240022016A (ko) | 복합막 형성방법 | |
| TW202233877A (zh) | 低k碳氮化硼薄膜 | |
| KR20210024348A (ko) | 박막 증착 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |