KR20220149984A - 기판처리방법 - Google Patents

기판처리방법 Download PDF

Info

Publication number
KR20220149984A
KR20220149984A KR1020210057096A KR20210057096A KR20220149984A KR 20220149984 A KR20220149984 A KR 20220149984A KR 1020210057096 A KR1020210057096 A KR 1020210057096A KR 20210057096 A KR20210057096 A KR 20210057096A KR 20220149984 A KR20220149984 A KR 20220149984A
Authority
KR
South Korea
Prior art keywords
gas
thin film
supply amount
supplied
supplying
Prior art date
Application number
KR1020210057096A
Other languages
English (en)
Inventor
이두원
남종욱
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020210057096A priority Critical patent/KR20220149984A/ko
Publication of KR20220149984A publication Critical patent/KR20220149984A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 기판처리방법에 관한 발명으로서, 보다 상세하게는 박막의 표면을 처리하는 기판처리방법에 관한 발명이다.
본 발명은, 플라즈마 분위기하에서 실리콘(Si)을 포함하는 제1가스 및 질소(N)를 포함하는 제2가스를 공급하여 기판에 박막을 형성하는 박막형성단계(S10)와; 플라즈마 분위기하에서 아르곤(Ar)을 포함하는 제3가스 및 헬륨(He)을 포함하는 제4가스를 공급하여 상기 박막의 표면을 처리하는 박막처리단계(S30)를 포함하며; 상기 박막처리단계(S30)는, 상기 박막 상부 특성을 개선하기 위하여 상기 제4가스의 공급량을 상기 제3가스의 공급량보다 크게 하는 것을 특징으로 하는 기판처리방법을 개시한다.

Description

기판처리방법{Substrate treatment method}
본 발명은 기판처리방법에 관한 발명으로서, 보다 상세하게는 박막의 표면을 처리하는 기판처리방법에 관한 발명이다.
반도체, LCD 기판, OLED 기판 등의 소자에 있어서, Passivation, Hard mask 등의 제조에는 단단한 특성을 가지는 실리콘질화물 박막이 이용될 수 있다.
일반적으로, 실리콘질화물 박막은 PVD, CVD, ALD, PECVD, PEALD 등 다양한 공정에 의하여 형성될 수 있으며, 이 중에서 PECVD 공정은 빠른 속도로 우수한 막질 특성을 가지는 박막을 형성할 수 있는 이점을 가지고 있다.
다만, PECVD 공정을 통하여 증착된 실리콘질화물 박막의 경우, 상온 및 상압에서 박막이 대기 중 산소 및 수분 등과 반응하여 박막 표면에 Silicon oxynitride 및 Native Oxide의 cluster가 형성되며, 박막의 표면이 고르지 못하게 형성되는 문제가 있었다.
이에 실리콘질화물 박막 형성 후에는, 상기와 같은 문제와 함께 void 방지, 박막 간 계면의 Roughness 개선 등 다양한 목적을 가지고 N2 및 NH3를 포함하는 가스를 공급하는 표면처리공정이 수행되었으나, 이 경우 Silicon oxynitride 및 Native Oxide 개선 여부를 떠나, 박막의 표면에 -NH 및 -NH2 등 -NH* 로 Termination 되어 treatment 전보다 박막의 Etch Rate가 증가하는 등 박막 열화를 피할 수 없는 문제가 있었다.
본 발명의 목적은 상기와 같은 문제를 해결하고자, 박막 표면의 Native Oxide 생성을 방지하는 동시에 박막의 열화를 최소화하여 박막 상부 특성을 개선할 수 있는 기판처리방법을 제공하는 데 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 본 발명은, 플라즈마 분위기하에서 실리콘(Si)을 포함하는 제1가스 및 질소(N)를 포함하는 제2가스를 공급하여 기판에 박막을 형성하는 박막형성단계(S10)와; 플라즈마 분위기하에서 아르곤(Ar)을 포함하는 제3가스 및 헬륨(He)을 포함하는 제4가스를 공급하여 상기 박막의 표면을 처리하는 박막처리단계(S30)를 포함하며; 상기 박막처리단계(S30)는, 상기 박막 상부 특성을 개선하기 위하여 상기 제4가스의 공급량을 상기 제3가스의 공급량보다 크게 하는 것을 특징으로 하는 기판처리방법을 개시한다.
상기 제4가스의 공급량은, 상기 제3가스의 공급량의 3배 이상일 수 있다.
상기 제4가스의 공급량은, 상기 제3가스의 공급량의 20배 이하일 수 있다.
또한, 상기 기판처리방법은, 상기 박막형성단계(S10) 수행 후 및 상기 박막처리단계(S30)의 수행 전, 챔버 내부의 가스를 퍼지하는 퍼지단계(S20)를 추가로 포함할 수 있다.
상기 퍼지단계(S20)는, 상기 제3가스 및 상기 제4가스를 공급하여 챔버 내부의 가스를 퍼지할 수 있다.
상기 제3가스 및 상기 제4가스는, 상기 퍼지단계(S20) 및 상기 박막처리단계(S30)에서 동일한 공급량 및 공급비율로 공급될 수 있다.
상기 박막형성단계(S10)는, 질소(N)를 포함하는 제5가스를 추가로 공급하여 수행될 수 있다.
상기 제1가스는, SiH4, Si2H6, Si3H8 및 Si4H10 중 어느 하나일 수 있다.
상기 제2가스는, NH3 일 수 있다.
상기 제5가스는, N2 일 수 있다.
본 발명은, 박막처리단계(S30)에서 제4가스의 공급량을 제3가스의 공급량보다 크게함으로써 박막 표면의 Native Oxide 생성을 방지함과 동시에 박막의 열화를 최소화하여 박막 상부 특성을 개선할 수 있는 이점이 있다.
또한, 본 발명은, 박막처리단계(S30)에서 제4가스의 공급량을 제3가스의 공급량보다 크게함으로써 박막 상부의 열화를 최소화하여 박막의 상하부의 물성 차이를 줄일 수 있는 이점이 있다.
또한, 본 발명은 상기 박막형성단계(S10) 수행 후 및 상기 박막처리단계(S30)의 수행 전 챔버 내부의 가스를 퍼지하는 퍼지단계(S20)를 추가로 포함함으로써 박막과 반응할 수 있는 요소들을 제거하여 박막의 열화를 최소화할 수 있는 이점이 있다.
도 1은, 본 발명에 따른 기판처리방법의 수행을 위하여 공정수행시간 대비 공급되는 제1가스 내지 제5가스 및 인가되는 RF전원의 변화를 보여주는 그래프이다.
도 2a 및 도 2b는 PECVD공정으로 형성된 실리콘질화물 박막에 있어서 제3가스 및 제4가스의 다양한 공급유량에 따른 박막처리 전후의 WER의 편차를 보여주는 그래프이다.
도 3은, 본 발명에 따른 박막처리단계에서 제3가스 대비 제4가스의 공급비율을 증가시키는 경우 WER편차 경향을 보여주는 그래프이다.
도 4a 내지 도 4f는 본 발명에 따른 박막처리단계의 효과를 정량적으로 보여주는 표이다.
이하 본 발명의 기판처리방법에 대하여 도면을 참고하여 설명한다.
본 발명은, 플라즈마 분위기하에서 실리콘(Si)을 포함하는 제1가스 및 질소(N)를 포함하는 제2가스를 공급하여 기판에 박막을 형성하는 박막형성단계(S10)와; 플라즈마 분위기하에서 아르곤(Ar)을 포함하는 제3가스 및 헬륨(He)을 포함하는 제4가스를 공급하여 상기 박막의 표면을 처리하는 박막처리단계(S30)를 포함하는 기판처리방법을 개시한다.
여기서 상기 기판은, 반도체 공정을 통하여 제조되는 LCD 기판, OLED 기판 등의 소자를 이루는 기판으로서, 상기 패턴이 형성될 수 있는 어떠한 기판이나 가능하다.
여기서 박막형성단계(S10)는, 도 1에 도시된 바와 같이, 실리콘(Si)을 포함하는 제1가스 및 질소(N)를 포함하는 제2가스를 공급하여 기판에 박막을 형성하는 단계로서, 다양한 구성이 가능하다.
여기서 제1가스는, 실리콘(Si)을 포함하는 가스라면 어떠한 가스나 가능하며, 다양한 시간 및 공급량으로 공급될 수 있다.
예를 들어, 상기 제1가스는, 실란계 가스인 SiH4, Si2H6, Si3H8, Si4H10 중 어느 하나일 수 있다.
여기서 제2가스는, 질소(N)를 포함하는 가스라면 어떠한 가스나 가능하며, 다양한 시간 및 공급량으로 공급될 수 있다.
예를 들어, 상기 제2가스는 NH3 일 수 있다.
한편, 상기 제2가스가 NH3가스인 경우, 제1가스와 제2가스만을 사용하여 박막을 증착하면 박막에 H-bonding이 많아져 ER control에 어려움이 있으며, ion momentum에 차이가 생겨 대체로 compressive한 막이 형성되므로 박막을 기존의 하드마스크 용도로 사용하기 힘들 수 있다.
이에 상기 박막형성단계(S10)에서는 박막의 ER(Etch Rate) 제어 및 박막의 스트레스 조절을 위하여, 도 1에 도시된 바와 같이, 질소(N)를 포함하는 제5가스를 추가로 공급할 수 있다.
여기서 상기 5가스는 질소(N)를 포함하는 가스라면 어떠한 가스나 가능하며, 다양한 시간 및 공급량으로 공급될 수 있다.
예를 들어, 상기 제5가스는 N2를 포함하는 가스일 수 있다.
한편, 상기 박막형성단계(S10)에서는 플라즈마 분위기하에서 제1가스, 제2가스 및 제5가스 중 적어도 어느 하나를 공급할 수 있다.
구체적으로, 상기 박막형성단계(S10)에서는, 상부전극(예를 들어, 샤워헤드) 및 하부전극(예를 들어, 스테이지 히터) 중 적어도 어느 하나에 RF전원이 인가되어 상기 제1가스, 제2가스 및 제5가스 중 적어도 어느 하나를 플라즈마로 활성화시킬 수 있다.
이때, 상기 RF전원은, 다양한 방식, 주파수 및 파워 등으로 공급될 수 있다.
예를 들어, 상기 RF전원은, 챔버 내부에 직접 인가되어 챔버 내에서 제1가스, 제2가스 및 제5가스 중 적어도 어느 하나가 활성화되도록 하는 다이렉트 플라즈마 방식 또는 외부에 마련된 리모트 플라즈마 발생기(RPG, Remote Plasma Generator)에서 제1가스, 제2가스 및 제5가스 중 적어도 어느 하나를 플라즈마 상태로 활성화시킨 뒤, 활성화된 제1가스, 제2가스 및 제5가스 중 적어도 어느 하나를 챔버 내부에 공급하는 RPG 방식 등 다양한 방식으로 공급될 수 있다.
또한, 상기 박막형성단계(S10)에서 인가되는 RF전원은, 다양한 주파수 대역의 RF전력을 인가할 수 있으며, 상기 주파수는 20MHz 내지 60MHz 대역의 VHF(Very High Frequency), 10MHz 내지 20MHz 대역의 HF(High Frequency), 250KHz 내지 400KHz 대역의 LF(Low Frequency)로 나뉠 수 있고, 특별히 이에 한정되는 것은 아니다.
추가로, 상기 RF전원은, 서로 다른 대역의 주파수를 동시에 공급(듀얼 주파수)하거나, 하나의 대역의 주파수를 공급(싱글 주파수)하는 등 다양한 방식으로 RF전력을 인가할 수 있다.
그리고, 상기 RF전원은, 다양한 파워로 공급될 수 있으며, 싱글 주파수 및 듀얼 주파수에 따라 서로 다른 파워로 공급될 수 있다.
한편, 상술한 바와 같이 플라즈마 분위기하에서 제1가스, 제2가스 및 제5가스를 공급하여 형성된 박막은 상온 및 상압에서 대기중의 수분(H2O) 및 산소(O) 등과 반응하여 박막 표면에 Silicon Oxynitride 및 Native Oxide가 형성되며 이에 표면 CMP(Chemical Mechanical Polishing), WER(Wet Etch Rate) 등의 기초 물성 측면에서 상부막 및 하부막의 물성 차이가 발생하게 된다.
종래에는 이를 해결하기 위하여 박막형성 후 플라즈마 분위기하에서 N2 및 NH3 가스를 공급하여 박막 표면의 Silicon Oxynitride 및 Native Oxide의 생성을 방지하는 표면처리방법이 개시된 바 있으나, 이 경우 박막 표면의 -NH3* cluster의 생성으로 박막의 Etch mechanism이 더욱 취약해지는 문제가 있었다.
이에 본 발명의 발명자들은 이와 같은 문제를 인식하고 이를 해결하고자 박막 표면의 Silicon Oxynitride 및 Native Oxide을 생성을 방지할 수 있는 동시에 박막의 열화를 최소화하여 박막 상부 특성을 개선할 수 있는 박막처리단계(S30)를 발명한바, 이하에서 상기 박막처리단계(S30)에 대하여 보다 자세하게 설명한다.
상기 박막처리단계(S30)는, 도 1에 도시된 바와 같이, 플라즈마 분위기하에서 아르곤(Ar)을 포함하는 제3가스 및 헬륨(He)을 포함하는 제4가스를 공급하여 상기 박막의 표면을 처리하는 단계로서, 다양한 구성이 가능하다.
여기서 제3가스는, 아르곤(Ar)을 포함하는 가스라면 어떠한 가스나 가능하며, 다양한 시간 및 공급량으로 공급될 수 있다.
여기서 제4가스는, 헬륨(He)을 포함하는 가스라면 어떠한 가스나 가능하며, 다양한 시간 및 공급량으로 공급될 수 있다.
이때, 상기 박막처리단계(S30)에서는 제3가스가 포함하는 아르곤(Ar) 및 제4가스가 포함하는 헬륨(He)의 특성을 고려하여 박막 상부 특성을 개선하기 위하여 상기 제3가스 및 상기 제4가스의 공급량 및 공급비율을 조절할 수 있다.
즉, 상기 헬륨(He)은 아르곤(Ar)보다 상대적으로 이온화에너지가 큰 가스로서 아르곤(Ar)에 비해 플라즈마에 의한 이온화가 잘 되지 않으며, 아르곤(Ar)의 경우 헬륨(He)보다 상대적으로 이온화에너지가 작아 헬륨(He)에 비하여 플라즈마에 의해 이온화가 잘 되는 특성을 가지고 있다.
이러한 특성을 가지는 헬륨(He) 및 아르곤(Ar)을 플라즈마 분위기하에서 함께 공급하는 경우, 헬륨(He)이 아르곤(Ar)의 이온화를 돕게 되며, 도 3에 도시된 바와 같이, 이때 헬륨(He)의 공급비를 늘릴수록 아르곤(특히 Ar+)의 평균 운동에너지는 증가함이 확인되었다.
궁극적으로, 헬륨(He) 및 아르곤(Ar)을 플라즈마 분위기하에서 함께 공급하는 경우, 아르곤(Ar) 대비 헬륨(He)의 공급비율을 조절함으로써 Plasma density 및 Ion Momentum을 조절할 수 있음이 확인되었다.
즉, 본 발명은 상술한 아르곤(Ar) 및 헬륨(He)의 특성을 이용하여 박막처리단계(S30)에서 박막 표면에 -NH3* cluster를 형성할 수 있는 제2가스 대신, 제3가스 및 제4가스를 공급하여 Silicon Oxynitride 및 Native Oxide의 생성을 방지(또는 생성을 최소화)하며, 이때 제3가스 및 제4가스의 공급비율을 조절함을 주요한 기술적 사상으로 한다.
먼저, 본 발명의 발명자들은 제3가스 및 제4가스의 상대적 공급비율을 달리한 박막처리단계(S30) 수행 전후의 실리콘질화물 박막(SiN)의 상부막 WER 개선효과를 도 2a 내지 도 2b의 실험 그래프를 통하여 비교하였다.
여기서 도 2a는 박막처리단계(S30)에서 제3가스의 공급량을 제4가스의 공급량보다 크게 공급한 경우이며, 도 2b는 박막처리단계(S30)에서 제4가스의 공급량을 제3가스의 공급량보다 크게 공급한 경우의 PECVD 공정으로 형성된 실리콘질화물 박막(SiN)의 박막처리단계(S30) 수행 전후의 WER 차이를 보여주는 그래프이다.
먼저, 도 2a에 도시된 바와 같이, 박막처리단계(S30)에서 제3가스를 제4가스보다 많이 공급한 경우, 박막처리 수행 후 WER 편차의 증가/감소 경향이 뚜렷하지 않으며, WER이 감소하는 경우에도 개선 하한선이 2.3x±α에서 형성되기 때문에 그 이상의 개선 가능성이 미미한 것으로 확인되었다.
반면에 도 2b에 도시된 바와 같이, 박막처리단계(S30)에서 제4가스를 제3가스보다 많이 공급한 경우, 박막처리단계(S30) 수행 후 WER의 편차가 뚜렷하게 감소하는 경향이 확인되었으며, 이는 박막처리단계(S30)에서 제4가스를 제3가스보다 크게 공급할수록 아르곤(Ar)의 plasma ion momentum이 증가하여 박막의 상부막이 받는 힘의 에너지가 커지며 상부막 표면의 defect가 줄어들기 때문임을 예상할 수 있었다.
즉, 박막처리단계(S30)에서 제3가스 및 제4가스의 공급비율은 제4가스의 공급량이 제3가스의 공급량보다 크게 설정됨이 바람직하며, 여기서 제4가스의 공급량은 제3가스의 공급량보다 크게 공급되는 경우라면 어떠한 공급량으로나 공급될 수 있음은 물론이다.
이때, 도 3에 도시된 바와 같이, 제4가스가 제3가스보다 3배 이상으로 공급되는 경우 제4가스의 공급비가 증가할수록 상-하부막의 WER편차가 감소함을 보다 구체적으로 확인할 수 있었다.
다만, 상기 박막처리단계(S30)에서 제4가스만 공급되는 경우, 헬륨(He)의 높은 이온화에너지로 인하여 Dissociation rate가 감소하며 He+의 평균 운동에너지가 감소하게 되어 박막의 표면처리효과가 없는 바, 제4가스만이 공급되는 경우는 본 발명의 효과를 가지지 못하는 것으로 확인되었다.
즉, 이를 고려할 때, 상기 제4가스는 상기 제3가스보다 3배이상 및/또는 20배 이하로 공급됨이 바람직함을 확인할 수 있었다.
한편, 제4가스를 제3가스보다 크게 공급한 경우의 효과는 도 4a 내지 도 4f에서 정량적으로 확인되었으며, 여기서 도 4a 내지 도 4f는, PECVD 공정으로 형성된 실리콘질화물 박막(SiN)의 SIMS, XPS, XRR, FT-IR, XRF 및 AFM 등의 분석결과 비교 데이터이다.
이때, 비교예는 박막처리를 하지 않은 실리콘질화물 박막에 대한 데이터이며, 실시예 1은 본 발명에 따른 박막처리(He 및 Ar 가스 사용, He 공급량〉Ar 공급량)를 수행한 실리콘질화물 박막에 대한 데이터이고, 실시예2는 종래 기술(N2 및 NH3가스 사용)에 따른 박막처리를 수행한 실리콘질화물 박막에 대한 데이터이다.
먼저, 도 4a는 SIMS 분석결과 데이터로서, 박막 표면(25Å 이하)에서 Surface H-peak 및 O-peak을 확인하면, 실시예2 에서는 각각 0.223 및 0.418인 반면, 실시예1의 경우 각각 0.216 및 0.349로 실시예 1에서 Surface H-peak 및 O-peak이 실시예2 Surface H-peak 및 O-peak보다 감소한 것을 확인할 수 있었다.
또한, 도 4b는 XPS 분석결과 데이터로서, 표면 Oxygen의 peak을 확인하면 실시예 2의 경우에는 12.19로 박막처리 후 오히려 표면 Oxygen이 증가하였으나(11.15→12.19), 실시예 1의 경우에는 표면 Oxygen의 peak이 10.52로 박막처리 후 표면 Oxygen이 감소(11.15→10.52)한 것을 확인할 수 있었다.
그리고, 도 4c는 XRR 분석결과 데이터로서, Roughness 열화 여부를 확인하면, 실시예 2의 경우 박막처리에 따른 Roughness 열화가 확인되었으나(1.45→1.47), 실시예 1의 경우 박막처리에 따른 Roughness의 열화가 확인되지 않았으며 (1.45→1.3) 더욱이 Native Oxide Thickness가 박막처리 전후 감소(1.26→0.29)한 것을 확인할 수 있었다.
또한, 도 4d는 FT-IR 분석결과 데이터로서, Si-H값을 통하여 실시예 1의 경우 박막처리수행 이후 Si-H bond가 감소(0.093→0.058)하며, SiN-H 및 -NH*값을 통하여 실시예 1의 N-H bond density의 증가량(0.013→0.019, 0.011→0.015)은 실시예 2의 N-H bond density의 증가량(0.013→0.025, 0.011→0.020)이 작음이 확인되었다.
한편, 도 4e는 XRF 분석결과 데이터로서, 실시예 2의 경우 XRF으로 검출되지 않을 정도로 박막처리수행 후 Native oxide thickness가 감소함을 확인할 수 있었으며, 도 4f는, AFM 분석결과 데이터로서, 실시예 2경우 박막처리를 수행한 경우에도 Roughness 열화가 미미함을 확인할 수 있었다.
한편, 상기 박막처리단계(S30)는 플라즈마 분위기하에서 제3가스 및 제4가스 중 적어도 어느 하나의 가스를 공급할 수 있다.
구체적으로, 상기 박막처리단계(S30)에서는 상부전극(예를 들어, 샤워헤드) 및 하부전극(예를 들어, 스테이지 히터) 중 적어도 어느 하나에 RF전원이 인가되어 상기 제3가스 및 제4가스 중 적어도 어느 하나를 활성화시킬 수 있다.
이때, 상기 RF전원은, 다양한 방식, 주파수 및 파워 등으로 공급될 수 있다.
예를 들어, 상기 RF전원은, 챔버 내부에 직접 인가되어 챔버 내에서 상기 제3가스 및 제4가스 중 적어도 어느 하나가 활성화되도록 하는 다이렉트 플라즈마 방식 또는 외부에 마련된 리모트 플라즈마 발생기(RPG, Remote Plasma Generator)에서 상기 제3가스 및 제4가스 중 적어도 어느 하나를 플라즈마 상태로 활성화시킨 뒤, 활성화된 상기 제3가스 및 제4가스 중 적어도 어느 하나를 챔버 내부에 공급하는 RPG 방식 등 다양한 방식으로 공급될 수 있다.
또한, 상기 박막형성단계(S10)에서 인가되는 RF전원은, 다양한 주파수 대역의 RF전력을 인가할 수 있으며, 상기 주파수는 20MHz 내지 60MHz 대역의 VHF(Very High Frequency), 10MHz 내지 20MHz 대역의 HF(High Frequency), 250KHz 내지 400KHz 대역의 LF(Low Frequency)로 나뉠 수 있고, 특별히 이에 한정되는 것은 아니다.
추가로, 상기 RF전원은, 서로 다른 대역의 주파수를 동시에 공급(듀얼 주파수)하거나, 하나의 대역의 주파수를 공급(싱글 주파수)하는 등 다양한 방식으로 RF전력을 인가할 수 있다.
그리고, 상기 RF전원은, 다양한 파워로 공급될 수 있으며, 싱글 주파수 및 듀얼 주파수에 따라 서로 다른 파워로 공급될 수 있다.
한편, 상기 박막형성단계(S10) 수행 후 및 상기 박막처리단계(S30)의 수행 전, 챔버 내부의 가스를 퍼지하는 퍼지단계(S20)가 추가로 수행될 수 있다.
즉, 본 발명의 기판처리방법은, 박막형성단계(S10)와 박막처리단계(S30)의 사이에 충분한 시간을 가지는 퍼지단계(S20)를 추가로 포함함으로써, 챔버 내부에 잔류하는 제1가스, 제2가스 등 증착반응이 일어날 수 있는 요소들을 모두 제거하여 박막처리단계(S30)에서 박막 표면에 -NH* cluster가 생성됨을 방지할 수 있다.
여기서 퍼지단계(S20)는, 챔버 내부의 가스를 퍼지하는 단계로서, 다양한 구성이 가능하다.
이때, 상기 퍼지단계(S20)에서는, 챔버 내부에 퍼지가스를 공급하여 챔버 내부의 가스를 퍼지할 수 있으며, 여기서 퍼지가스는 질소(N2), 수소(H2), 아르곤(Ar) 등 다양한 가스가 사용될 수 있다.
다만, 챔버 컨디션 안정화를 위하여 상기 퍼지가스로 상기 제3가스 및 상기 제4가스가 사용될 수 있으며, 이때 상기 제3가스 및 상기 제4가스의 공급량 및 공급비율은, 상기 퍼지단계(S20) 및 상기 박막처리단계(S30)에서 서로 동일하게 공급될 수 있다.
또한, 상기 퍼지단계(S20)는 다양한 시간으로 수행되어 챔버 내부의 가스를 충분히 퍼지할 수 있으며, 예를 들어 10초 이상 수행될 수 있다.
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시 예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시 예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.
S10 : 박막형성단계 S20 : 퍼지단계
S30 : 박막처리단계

Claims (10)

  1. 플라즈마 분위기하에서 실리콘(Si)을 포함하는 제1가스 및 질소(N)를 포함하는 제2가스를 공급하여 기판에 박막을 형성하는 박막형성단계(S10)와;
    플라즈마 분위기하에서 아르곤(Ar)을 포함하는 제3가스 및 헬륨(He)을 포함하는 제4가스를 공급하여 상기 박막의 표면을 처리하는 박막처리단계(S30)를 포함하며;
    상기 박막처리단계(S30)는, 상기 박막 상부 특성을 개선하기 위하여 상기 제4가스의 공급량을 상기 제3가스의 공급량보다 크게 하는 것을 특징으로 하는 기판처리방법.
  2. 청구항 1에 있어서,
    상기 제4가스의 공급량은, 상기 제3가스의 공급량의 3배 이상인 것을 특징으로 하는 기판처리방법.
  3. 청구항 1에 있어서,
    상기 제4가스의 공급량은, 상기 제3가스의 공급량의 20배 이하인 것을 특징으로 하는 기판처리방법.
  4. 청구항 1에 있어서,
    상기 박막형성단계(S10) 수행 후 및 상기 박막처리단계(S30)의 수행 전,
    챔버 내부의 가스를 퍼지하는 퍼지단계(S20)를 추가로 포함하는 것을 특징으로 하는 기판처리방법.
  5. 청구항 4에 있어서,
    상기 퍼지단계(S20)는, 상기 제3가스 및 상기 제4가스를 공급하여 챔버 내부의 가스를 퍼지하는 것을 특징으로 하는 기판처리방법.
  6. 청구항 5에 있어서,
    상기 제3가스 및 상기 제4가스는, 상기 퍼지단계(S20) 및 상기 박막처리단계(S30)에서 동일한 공급량 및 공급비율로 공급되는 것을 특징으로 하는 기판처리방법.
  7. 청구항 1에 있어서,
    상기 박막형성단계(S10)는, 질소(N)를 포함하는 제5가스를 추가로 공급하여 수행되는 것을 특징으로 하는 기판처리방법.
  8. 청구항 1에 있어서,
    상기 제1가스는, SiH4, Si2H6, Si3H8 및 Si4H10 중 어느 하나인 것을 특징으로 하는 기판처리방법.
  9. 청구항 1에 있어서,
    상기 제2가스는, NH3 인 것을 특징으로 하는 기판처리방법.
  10. 청구항 7에 있어서,
    상기 제5가스는, N2 인 것을 특징으로 하는 기판처리방법.
KR1020210057096A 2021-05-03 2021-05-03 기판처리방법 KR20220149984A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210057096A KR20220149984A (ko) 2021-05-03 2021-05-03 기판처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210057096A KR20220149984A (ko) 2021-05-03 2021-05-03 기판처리방법

Publications (1)

Publication Number Publication Date
KR20220149984A true KR20220149984A (ko) 2022-11-10

Family

ID=84101769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210057096A KR20220149984A (ko) 2021-05-03 2021-05-03 기판처리방법

Country Status (1)

Country Link
KR (1) KR20220149984A (ko)

Similar Documents

Publication Publication Date Title
US11637011B2 (en) Method of topology-selective film formation of silicon oxide
US11127589B2 (en) Method of topology-selective film formation of silicon oxide
US20230250531A1 (en) Method of forming structures using a neutral beam, structures formed using the method and reactor system for performing the method
KR102669793B1 (ko) 원자층 식각을 포함하는 연속 공정
US10378106B2 (en) Method of forming insulation film by modified PEALD
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US20100124618A1 (en) Method of Forming Insulation Film Using Plasma Treatment Cycles
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
TWI474399B (zh) 循環沉積薄膜之方法
US9312125B2 (en) Cyclic deposition method for thin film formation, semiconductor manufacturing method, and semiconductor device
JP2017521865A (ja) 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
US10529565B2 (en) Method of forming amorphous silicon layer
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
KR20220149984A (ko) 기판처리방법
KR20220068484A (ko) 박막 증착 방법
KR20220012474A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
JP6772886B2 (ja) 成膜装置
KR20210014483A (ko) 비정질 실리콘막의 형성 방법
KR102146543B1 (ko) 비정질 실리콘막의 형성 방법
KR20210024348A (ko) 박막 증착 장치 및 방법
KR102513404B1 (ko) SiCN막의 형성 방법
KR20230011032A (ko) 기판처리장치 클리닝방법 및 이를 포함하는 기판처리방법
KR20210095050A (ko) 박막 형성 방법 및 박막 표면 개질 방법
KR20210149411A (ko) 박막 증착 방법
KR20240086045A (ko) 기판 처리 방법