KR100723524B1 - 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법 - Google Patents
금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100723524B1 KR100723524B1 KR1020060008986A KR20060008986A KR100723524B1 KR 100723524 B1 KR100723524 B1 KR 100723524B1 KR 1020060008986 A KR1020060008986 A KR 1020060008986A KR 20060008986 A KR20060008986 A KR 20060008986A KR 100723524 B1 KR100723524 B1 KR 100723524B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer oxide
- oxide film
- layer
- interlayer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 34
- 230000008569 process Effects 0.000 title claims description 16
- 230000003628 erosive effect Effects 0.000 title abstract description 16
- 229910052751 metal Inorganic materials 0.000 title abstract description 12
- 239000002184 metal Substances 0.000 title abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 106
- 239000011229 interlayer Substances 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005498 polishing Methods 0.000 claims abstract description 21
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract description 19
- 230000004888 barrier function Effects 0.000 description 18
- 239000010936 titanium Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
- D04D1/00—Ropes or like decorative or ornamental elongated trimmings made from filamentary material
- D04D1/04—Ropes or like decorative or ornamental elongated trimmings made from filamentary material by threading or stringing pearls or beads on filamentary material
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
- D04D9/00—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Textile Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
금속 화학기계적 연마과정에서 절연막 침식이 감소된 반도체 소자 및 그의 제조방법을 제공한다. 상기 반도체 소자는 기판 상에 위치하는 게이트 전극들을 구비한다. 상기 기판 상에 상기 게이트 전극들 사이의 공간을 매립하는 제1 층간 산화막이 위치한다. 상기 제1 층간 산화막 상에 상기 제1 층간 산화막에 비해 경질(hard)인 제2 층간 산화막이 위치한다. 상기 제2 층간 산화막 및 상기 제1 층간 산화막을 관통하는 플러그 전극이 제공된다.
Description
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다.
(도면의 주요 부위에 대한 부호의 설명)
100 : 기판 110 : 게이트 전극
117 : 제1 식각저지막 120 : 제1 층간 산화막
130 : 제2 층간 산화막 120a : 콘택홀
133 : 제1 배리어 도전막 135 : 제1 배선 도전막
140 : 배선간 절연막 143 : 제2 배리어 도전막
145 : 제2 배선 도전막
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로서, 더 구체적으로는 금속 화학기계적 연마과정에서 절연막의 침식이 감소된 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자가 고성능화, 고집적화됨에 따라 다층 구조의 배선들이 필요하게 되었다. 이를 구현하기 위해서는 도전막 적층, 상기 도전막 패터닝, 상기 도전막 상에 절연막 적층, 상기 절연막을 패터닝하는 공정을 여러 번 반복하여야 한다. 이 때, 각 층은 토폴러지(topology)를 갖게 되고 이러한 토폴러지는 층들이 반복하여 적층되어 갈수록 더욱 심화된다. 이러한 토폴러지는 노광 공정에서의 초점심도 마진을 떨어뜨려 패턴불량을 야기할 수 있다. 이를 해결하기 위해 적층된 층을 광역 평탄화시키는 화학기계적 연마(Chemical Mechanical Polishing; CMP)공정이 개발되기에 이르렀다.
이러한 화학기계적 연마 공정은 크게 산화막 CMP 공정과 금속막 CMP 공정으로 나뉠 수 있다. 상기 금속막 CMP 공정은 콘택홀을 구비하는 절연막 상에 상기 콘택홀을 매립하는 금속막을 적층하고, 상기 금속막을 상기 절연막이 노출될 때까지 연마하는 것을 특징으로 한다. 이 때, 상기 콘택홀이 밀집된 영역에서는 상기 콘택홀이 성긴 영역에서보다 상기 금속막이 과도하게 연마되어 금속막의 디싱(dishing)이 발생할 수 있다. 또한, 상기 밀집된 콘택홀 주변의 절연막의 침식(erosion)이 발생할 수 있다. 상기 절연막의 침식은 후속하는 포토리소그래피 공정 및 식각 공정에서 공정오류를 유발할 수 있다.
이를 해결하기 위한 방법이 미국등록특허 제6,569,770호에 "텅스텐 CMP 공정의 산화막 침식을 개선하기 위한 방법(Method for improving oxide erosion of tungsten CMP operation)"을 제목으로 개시되었다. 상기 미국등록특허에 따르면, 기판 상에 산화막을 적층한 후 상기 산화막을 화학기계적 연마하고, 상기 연마된 산화막 상에 실리콘 질화막을 적층한다. 상기 질화막과 상기 산화막 내에 상기 질화막과 상기 산화막을 관통하는 콘택홀을 형성하고, 상기 질화막 상에 상기 콘택홀을 매립하는 금속막을 형성한 후, 상기 금속막을 화학기계적 연마한다. 상기 금속막 화학기계적 연마과정에서 상기 질화막은 연마저지막의 역할을 수행하므로, 절연막 침식현상이 발생하지 않을 수 있다.
그러나, 연마저지막으로 실리콘 질화막을 사용하는 경우, 상기 콘택홀을 형성하는 과정에서 찌꺼기(residue)가 많이 발생할 수 있고 상기 찌꺼기는 상기 콘택홀 내에 쌓일 수 있다. 그 결과, 상기 콘택홀의 오픈 불량이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 콘택홀의 오픈 불량이 발생하지 않고, 금속 화학기계적 연마과정에서 절연막의 침식이 감소된 반도체 소자 및 그의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 반도체 소자를 제공한다. 상기 반도체 소자는 기판 상에 위치하는 게이트 전극들을 구비한다. 상기 기판 상에 상기 게이트 전극들 사이의 공간을 매립하는 제1 층간 산화막이 위치한다. 상기 제1 층간 산화막 상에 상기 제1 층간 산화막에 비해 경질(hard)인 제2 층간 산화막이 위치한다. 상기 제2 층간 산화막 및 상기 제1 층간 산화막을 관통하는 플러그 전극이 제공된다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 실시예는 반도체 소자의 제조방법을 제공한다. 상기 반도체 소자의 제조방법은 기판 상에 게이트 전극들을 형성하는 것을 포함한다. 상기 기판 상에 상기 게이트 전극들 사이의 공간을 매립하는 제1 층간 산화막을 형성한다. 상기 제1 층간 산화막 상에 상기 제1 층간 산화막에 비해 경질(hard)인 제2 층간 산화막을 형성한다. 상기 제2 층간 산화막 및 상기 제1 층간 산화막을 관통하는 콘택홀을 형성한다. 상기 제2 층간 산화막 상에 상기 콘택홀을 채우는 제1 배선 도전막을 형성한다. 상기 제1 배선 도전막을 화학기계적 연마하여 플러그 전극을 형성한다. 상기 제1 배선 도전막을 화학기계적 연마하는 과정에서 상기 제2 층간 산화막 즉, 화학기계적 연마시 제거 속도가 낮은 산화막이 노출된다. 따라서, 상기 플러그 전극 주변의 상기 제2 층간 산화막의 침식은 획기적으로 감소될 수 있다.
상기 제1 층간 산화막은 HARP(High Aspect Ratio Process) 산화막일 수 있다. 이로써, 상기 HARP 산화막 하부의 트랜지스터의 성능을 향상시킬 수 있다.
이와는 달리, 상기 제1 층간 산화막은 저유전율막일 수 있다. 이로써, 게이트 전극들 사이 또는 상기 저유전율막을 사이에 둔 배선들 사이의 기생 캐패시턴스를 감소시킬 수 있다. 상기 저유전율막은 SiOC막일 수 있다.
상기 제2 층간 산화막을 형성하기 전에, 상기 제1 층간 산화막을 화학기계적 연마할 수 있다. 한편, 상기 제2 층간 산화막은 TEOS(Tetra Ethyl Ortho Silicate)막, USG(Undoped Silica Glass)막 또는 FSG(Fluorine doped silicate glass)막 및 이들의 복합막으로 이루어진 군에서 선택되는 하나의 막일 수 있다.
상기 제1 배선 도전막은 텅스텐막일 수 있고, 이 경우, 상기 플러그 전극은 텅스텐 플러그 전극이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, 기판(100)을 제공한다. 상기 기판(100) 내에 소자분리구조(100a)를 형성하여 활성영역을 한정한다. 상기 소자분리구조(100a)는 도면에 도시된 바와 같이 트렌치 소자분리법(trench isolation method)을 사용하여 형성될 수 있으나, 이에 한정되지 않고 로코스(LOCOS; local oxidation of silicon)법을 사용하여 형성될 수도 있다.
상기 기판(100) 상에 게이트 전극들(110)을 형성한다. 상기 게이트 전극(110)을 형성하기 전에, 상기 기판(100) 상에 게이트 절연막(미도시)을 형성할 수 있다. 상기 게이트 전극(110)은 게이트 도전막 예를 들어, 게이트 폴리실리콘막과 게이트 실리사이드막을 차례로 적층한 후, 상기 게이트 실리사이드막 및 상기 게이트 폴리실리콘막을 차례로 식각하여 형성할 수 있다.
상기 게이트 전극(110) 상에 스페이서 절연막을 적층하고, 상기 스페이서 절연막을 이방성 식각(anisotropic etch)하여 상기 게이트 전극(110)의 측면 상에 스페이서(115)를 형성할 수 있다. 상기 스페이서 절연막은 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiON)일 수 있다.
이어서, 상기 게이트 전극(110) 및 상기 스페이서(115)를 마스크로 하여 상기 기판(100) 내에 불순물을 도우핑한다. 그 결과, 상기 게이트 전극(110)의 양측에 소오스/드레인 영역들(미도시)이 형성되고, 상기 게이트 전극(110) 하부에 채널 영역이 한정된다.
상기 게이트 전극(110) 및 상기 게이트 전극(110)에 의해 노출된 기판 상에 제1 식각저지막(117)을 형성할 수 있다. 상기 제1 식각저지막(117)은 실리콘 산화막에 대해 식각 선택비를 갖는 실리콘 질화막(SiNx) 또는 실리콘 산질화막(SiON)일 수 있으며, 그의 두께는 300 내지 600Å일 수 있다.
이어서, 상기 제1 식각저지막(117) 상에 상기 게이트 전극들(110) 사이의 공간을 매립하는 제1 층간 산화막(120)을 형성한다. 상기 제1 층간 산화막(120)의 두께는 약 5000Å일 수 있다.
상기 제1 층간 산화막(120)은 HARP(High Aspect Ratio Process) 산화막일 수 있다. 상기 HARP 산화막은 기판 상에 절연물질이 적층될 때, 적층 속도가 다른 여러 단계를 거쳐서 적층되는 것을 특징으로 한다. 구체적으로, 절연물질이 느린 속도로 적층되어 단차를 콘포말하게 피복한 후, 절연물질이 빠른 속도로 적층된다. 그 결과, 상기 HARP 산화막은 상기 게이트 전극들(110) 사이의 공간을 보이드 없이 매립할 수 있다. 추가적으로, 상기 HARP 산화막은 상기 기판(110) 상에 가해지는 스트레스를 조정하여 트랜지스터의 성능을 향상시킬 수 있다. 구체적으로, 상기 채널 영역에 인장응력을 가해 트랜지스터의 포화전류를 향상시킬 수 있다.
이와는 달리, 상기 제1 층간 산화막(120)은 저유전율막일 수 있다. 한편, 상기 저유전율막은 상기 게이트 전극들(110) 또는 상기 저유전율막을 사이에 둔 배선들 사이의 기생 캐패시턴스(parasitic capacitance)를 감소시켜, 상기 배선들의 데이터 전송속도를 향상시킬 수 있다. 상기 저유전율막은 구체적으로 SiOC막일 수 있다.
이어서, 상기 제1 층간 산화막(120)을 화학기계적 연마법(chemical mechanical polishing method)을 사용하여 평탄화할 수 있다.
도 1b를 참조하면, 연마된 제1 층간 산화막(120)은 상기 기판으로부터 약 3000Å의 높이를 가질 수 있다. 상기 연마된 제1 층간 산화막(120)의 표면에는 화학기계적 연마 과정에서 발생한 스크래치(scratch) 등이 존재할 수 있다.
도 1c를 참조하면, 상기 연마된 제1 층간 산화막(120) 상에 제2 층간 산화막(130)을 형성한다. 이로써, 제1 층간 산화막(120)의 표면에 발생되었을 수 있는 스크래치를 메울 수 있다. 상기 제2 층간 산화막(130)은 상기 제1 층간 산화막(120)에 비해 경질(hard)이다. 다시 말해서, 상기 제2 층간 산화막(130)은 상기 제1 층간 산화막(120)에 비해 기계적 강도가 높아, 후속하는 화학기계적 연마시의 제거 속도가 상기 제1 층간 산화막(120)에 비해 낮은 막이다.
상기 제1 층간 산화막(120)이 평탄화되었을 경우, 상기 제2 층간 산화막 (130) 또한 평탄한 표면을 가질 수 있다. 상기 제2 층간 산화막(130)은 예를 들어, TEOS막, USG막, FSG막 또는 이들의 복합막일 수 있다. 상기 제2 층간 산화막(130)의 두께는 약 1500Å일 수 있다.
도 1d를 참조하면, 상기 제2 층간 산화막(130) 및 상기 제1 층간 산화막(120) 내에 상기 제2 층간 산화막(130) 및 상기 제1 층간 산화막(120)을 관통하는 콘택홀(120a)을 형성한다. 이 과정에서 상기 제1 식각저지막(117)은 식각종료점으로 사용될 수 있다. 따라서, 상기 콘택홀(120a) 내에 상기 제1 식각저지막(117)이 노출된다. 상기 노출된 제1 식각저지막(117)을 식각하여 상기 기판(100) 또는 상기 게이트 전극(110)을 노출하는 콘택홀(120a)을 형성한다.
상기 제2 층간 산화막(130) 상부 및 상기 콘택홀(120a) 내에 제1 배리어 도전막(a first barrier conductive layer; 133)을 형성할 수 있다. 상기 제1 배리어 도전막(133)은 예를 들어, 티타늄막(Ti), 탄탈륨막(Ta), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 또는 이들의 다중층일 수 있다. 바람직하게는 상기 제1 배리어 도전막(133)은 티타늄막(Ti)과 티타늄 질화막(TiN)이 차례로 적층된 것일 수 있다. 또한, 상기 제1 배리어 도전막(133)은 상기 콘택홀(120a) 내부를 콘포말(conformal)하게 코팅하도록 형성되는 것이 바람직하다.
상기 제1 배리어 도전막(133) 상에 상기 콘택홀(120a)을 채우는 제1 배선 도전막(135)을 형성한다. 상기 제1 배선 도전막(135)은 텅스텐막일 수 있다.
도 1e를 참조하면, 상기 제1 배선 도전막(135) 및 상기 제1 배리어 도전막(133)을 상기 제2 층간 산화막(130)이 노출될 때까지 화학기계적 연마한다. 상기 연마된 제1 배선 도전막(135) 및 상기 제1 배리어 도전막(133)은 플러그 전극(137)을 형성한다. 상기 플러그 전극(137)은 상기 제2 층간 산화막(130) 및 상기 제1 층간 산화막(120)을 관통하여, 상기 기판(100) 또는 상기 게이트 전극(110)에 접속한다.
상기 제2 층간 산화막(130)은 상기 제1 층간 산화막(120)에 비해 경질이어서 화학기계적 연마시 제거 속도(removal rate)가 낮다. 따라서, 상기 제1 배선 도전막(135) 및 상기 제1 배리어 도전막(133)을 화학기계적 연마하는 과정에서 상기 제2 층간 산화막(130)에 스크래치가 발생하지 않을 수 있다. 이와 더불어, 상기 제2 층간 산화막(130)에는 침식이 거의 나타나지 않을 수 있다. 특히, 상기 플러그 전극(137)이 밀집한 영역에서 상기 플러그 전극 주변의 층간 산화막의 침식(erosion)이 크게 감소되어, 상기 연마 완료된 제2 층간 산화막(130)의 표면은 거의 평탄할 수 있다.
상기 플러그 전극(137) 및 상기 플러그 전극(137) 주변에 노출된 상기 제2 층간 산화막(130) 상에 배선간 절연막(Inter Metal Dielectric; 140)을 형성한다. 상기 배선간 절연막(140)을 형성하기 전에 상기 제2 층간 산화막(130) 상에 제2 식각저지막(미도시)을 형성할 수 있다. 상기 제2 식각저지막은 SiCN막일 수 있다. 또한, 상기 배선간 절연막(140)은 SiCOH막일 수 있다.
이어서, 상기 배선간 절연막(140) 및 상기 제2 식각저지막 내에 상기 플러그 전극을 노출시키는 그루브(140a)를 형성한다. 상기 그루브(140a) 내에 제2 배리어 도전막(143) 및 제2 배선 도전막(145)을 차례로 적층한다. 상기 제2 배리어 도전막(143)은 예를 들어, 티타늄막(Ti), 탄탈륨막(Ta), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 또는 이들의 다중층일 수 있다. 바람직하게는 상기 제2 배리어 도전막(143)은 티타늄막(Ti)과 티타늄 질화막(TiN)이 차례로 적층된 것일 수 있다. 상기 제2 배선 도전막(145)은 구리막일 수 있다.
도 1f를 참조하면, 상기 제2 배선 도전막(145) 및 상기 제2 배리어 도전막(143)을 상기 배선간 절연막(140)이 노출될 때까지 연마한다. 상기 연마된 제2 배선 도전막(145) 및 상기 제2 배리어 도전막(143)은 배선(147)을 형성한다. 상기 배선(147)은 상기 배선간 절연막(140)을 관통하여, 상기 플러그 전극(137)에 접속한다.
상술한 바와 같이, 상기 제2 층간 산화막(130)의 표면은 거의 평탄하므로, 상기 배선간 절연막(140)의 표면을 비롯한 상기 적층 직후의 제2 배리어 도전막(143)의 표면 및 상기 적층 직후의 제2 배선 도전막(145)의 표면은 거의 평탄할 수 있다. 따라서, 상기 제2 배선 도전막(145) 및 상기 제2 배리어 도전막(143)의 연마가 종료된 후, 상기 제2 배선 도전막(145) 또는 상기 제2 배리어 도전막(143)의 찌꺼기가 상기 기판(100) 상에 남지 않을 수 있다.
이하, 본 발명의 이해를 돕기 위한 실험예를 제시한다.
<제조예>
기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 HARP 산화막을 5000Å 두께로 적층한 후, 상기 HARP 산화막을 화학기계적 연마하여 상기 HARP 산화막의 높이가 3000Å이 되도록 하였다. 상기 연마된 HARP 산화막 상에 TEOS 산화막을 1500Å의 두께로 적층하였다. 그 후, 상기 TEOS 산화막 및 상기 HARP 산화막 내에 콘택홀을 형성하고, 상기 TEOS 산화막 상에 상기 콘택홀을 매립하는 텅스텐막 을 3000Å의 두께로 적층하였다. 이어서, 상기 텅스텐막을 상기 TEOS 산화막이 노출될 때까지 화학기계적 연마하였다.
<비교예 1>
HARP 산화막 대신 HDP(High Density Plasma)-CVD 산화막을 사용한 것을 제외하고는 상기 제조예에 따른 방법과 동일한 방법으로 시료를 제작하였다.
<비교예 2>
기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 HARP 산화막을 6500Å 두께로 적층한 후, 상기 HARP 산화막을 화학기계적 연마하여 상기 HARP 산화막의 높이가 4500Å이 되도록 하였다. 상기 연마된 HARP 산화막 내에 콘택홀을 형성하고, 상기 HARP 산화막 상에 상기 콘택홀을 매립하는 텅스텐막을 3000Å의 두께로 적층하였다. 이어서, 상기 텅스텐막을 상기 HARP 산화막이 노출될 때까지 화학기계적 연마하였다.
층간
산화막이
트랜지스터의 성능에 미치는 영향 평가
상기 제조예 및 비교예 1에 따른 시료의 트랜지스터 포화전류를 측정하여 하기 표 1에 나타내었다. 표 1에 나타난 트랜지스터 포화전류는 해당 트랜지스터의 오프전류가 7㎁/㎛일 때의 값이다.
| 층간 산화막 종류 | 포화전류(Idsat @7㎁/㎛) | |
| 제조예 | HARP 산화막/TEOS 산화막 | 600 ㎂/㎛ |
| 비교예 1 | HDP-CVD 산화막/TEOS 산화막 | 540 ㎂/㎛ |
표 1을 참조하면, 제1 층간 산화막으로서 HARP 산화막을 사용한 경우(제조예), HDP-CVD 산화막을 사용한 경우(비교예 1)에 비해 포화전류가 60㎂/㎛ 즉, 약 10%정도 개선된 것을 알 수 있다.
층간
산화막의
침식 감소 여부 평가
상기 제조예 및 비교예 2에 따른 시료의 텅스텐 화학기계적 연마 후, 층간 산화막 침식량을 측정하여 하기 표 2에 나타내었다.
| 공정조건 | 산화막 침식량(Å) | ||
| 층간 산화막 종류 | 텅스텐막 두께(Å) | ||
| 제조예 | HARP 산화막/TEOS 산화막 | 3000 | 320 |
| 비교예 2 | HARP 산화막 | 3000 | 460 |
표 2를 참조하면, 텅스텐 화학기계적 연마에 의해 노출되는 막이 경질 산화막인 TEOS 산화막인 경우, 상기 TEOS 산화막에 비해 연질(soft)인 HARP 산화막에 비해 침식량이 약 30% 정도 감소함을 알 수 있다. 따라서, 텅스텐 화학기계적 연마에 의해 노출되는 막은 경질 산화막인 것이 바람직함을 알 수 있다.
상술한 바와 같이 본 발명에 따르면, 층간 산화막을 제1 층간 산화막과 상기 제1 층간 산화막에 비해 경질인 제2 층간 산화막의 다중층으로 형성함으로써, 제1 배선 도전막의 화학기계적 연마시 상기 제2 층간 산화막 상에 스크래치의 발생을 최소화할 수 있다. 또한, 층간 산화막의 침식을 효과적으로 감소시킬 수 있다. 나아가, 상기 제1 층간 산화막을 HARP막으로 형성한 경우 트랜지스터의 성능향상을 기대할 수 있고, 상기 제1 층간 산화막을 저유전율막으로 형성한 경우 게이트 전극들간 기생 캐패시턴스를 최소화할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (20)
- 기판 상에 위치하는 게이트 전극들;상기 기판 상에 위치하여 상기 게이트 전극들 사이의 공간을 매립하고 HARP(High Aspect Ratio Process) 산화막인 제1 층간 산화막;상기 제1 층간 산화막 상에 위치하고, 상기 제1 층간 산화막에 비해 경질(hard)인 제2 층간 산화막; 및상기 제2 층간 산화막 및 상기 제1 층간 산화막을 관통하는 플러그 전극을 포함하는 것을 특징으로 하는 반도체 소자.
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제1 층간 산화막은 평탄화된 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 제2 층간 산화막은 TEOS막, USG막, FSG막 및 이들의 복합막으로 이루어진 군에서 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 플러그 전극은 텅스텐 플러그 전극인 것을 특징으로 하는 반도체 소자.
- 기판 상에 게이트 전극들을 형성하고,상기 기판 상에 상기 게이트 전극들 사이의 공간을 매립하고, HARP(High Aspect Ratio Process) 산화막인 제1 층간 산화막을 형성하고,상기 제1 층간 산화막 상에 상기 제1 층간 산화막에 비해 경질(hard)인 제2 층간 산화막을 형성하고,상기 제2 층간 산화막 및 상기 제1 층간 산화막을 관통하는 콘택홀을 형성하고,상기 제2 층간 산화막 상에 상기 콘택홀을 채우는 제1 배선 도전막을 형성하고,상기 제1 배선 도전막을 화학기계적 연마하여 플러그 전극을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 삭제
- 삭제
- 제 8 항에 있어서,상기 제2 층간 산화막을 형성하기 전에, 상기 제1 층간 산화막을 화학기계적 연마하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서,상기 제2 층간 산화막은 TEOS막, USG막, FSG막 및 이들의 복합막으로 이루어진 군에서 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서,상기 제1 배선 도전막은 텅스텐막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제1 층간 산화막과 상기 기판 사이, 및 상기 제1 층간 산화막과 상기 게이트 전극 사이에 배치된 제1 식각저지막을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 플러그 전극 및 상기 제2 층간 산화막 상에 차례로 배치된 제2 식각저지막 및 배선간 절연막; 및 상기 배선간 절연막 및 상기 제2 식각저지막을 관통하여 상기 플러그 전극에 접속하는 배선을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 16 항에 있어서,상기 제2 식각저지막은 SiCN막이고, 상기 배선간 절연막은 SiCOH막인 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서,상기 제1 층간 산화막을 형성하기 전에, 상기 게이트 전극 및 상기 기판 상에 제1 식각저지막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서,상기 플러그 전극 및 상기 제2 층간 산화막 상에 제2 식각저지막과 배선간 절연막을 차례로 형성하고, 상기 배선간 절연막 및 상기 제2 식각저지막을 관통하여 상기 플러그 전극에 접속하는 배선을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 19 항에 있어서,상기 제2 식각저지막은 SiCN막이고, 상기 배선간 절연막은 SiCOH막인 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008986A KR100723524B1 (ko) | 2006-01-27 | 2006-01-27 | 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법 |
| US11/698,070 US20070178644A1 (en) | 2006-01-27 | 2007-01-26 | Semiconductor device having an insulating layer and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008986A KR100723524B1 (ko) | 2006-01-27 | 2006-01-27 | 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100723524B1 true KR100723524B1 (ko) | 2007-05-30 |
Family
ID=38278762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060008986A KR100723524B1 (ko) | 2006-01-27 | 2006-01-27 | 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070178644A1 (ko) |
| KR (1) | KR100723524B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400830A (zh) * | 2013-08-02 | 2013-11-20 | 华进半导体封装先导技术研发中心有限公司 | 多层芯片堆叠结构及其实现方法 |
| US9293459B1 (en) | 2014-09-30 | 2016-03-22 | International Business Machines Corporation | Method and structure for improving finFET with epitaxy source/drain |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569770B2 (en) | 2001-06-28 | 2003-05-27 | Chartered Semiconductor Manufacturing Ltd. | Method for improving oxide erosion of tungsten CMP operations |
| JP2003192878A (ja) * | 2001-10-15 | 2003-07-09 | Polyplastics Co | サーモトロピック液晶性ポリマー組成物 |
| KR20050002382A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 에스티아이 제조 방법 |
| JP2005032755A (ja) | 2003-07-07 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187682B1 (en) * | 1998-05-26 | 2001-02-13 | Motorola Inc. | Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material |
| US7179747B2 (en) * | 2004-02-04 | 2007-02-20 | Texas Instruments Incorporated | Use of supercritical fluid for low effective dielectric constant metallization |
| JP4897201B2 (ja) * | 2004-05-31 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7323391B2 (en) * | 2005-01-15 | 2008-01-29 | Applied Materials, Inc. | Substrate having silicon germanium material and stressed silicon nitride layer |
-
2006
- 2006-01-27 KR KR1020060008986A patent/KR100723524B1/ko not_active IP Right Cessation
-
2007
- 2007-01-26 US US11/698,070 patent/US20070178644A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569770B2 (en) | 2001-06-28 | 2003-05-27 | Chartered Semiconductor Manufacturing Ltd. | Method for improving oxide erosion of tungsten CMP operations |
| JP2003192878A (ja) * | 2001-10-15 | 2003-07-09 | Polyplastics Co | サーモトロピック液晶性ポリマー組成物 |
| KR20050002382A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 에스티아이 제조 방법 |
| JP2005032755A (ja) | 2003-07-07 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400830A (zh) * | 2013-08-02 | 2013-11-20 | 华进半导体封装先导技术研发中心有限公司 | 多层芯片堆叠结构及其实现方法 |
| CN103400830B (zh) * | 2013-08-02 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 多层芯片堆叠结构及其实现方法 |
| US9293459B1 (en) | 2014-09-30 | 2016-03-22 | International Business Machines Corporation | Method and structure for improving finFET with epitaxy source/drain |
| US9831241B2 (en) | 2014-09-30 | 2017-11-28 | International Business Machines Corporation | Method and structure for improving finFET with epitaxy source/drain |
| US10084041B2 (en) | 2014-09-30 | 2018-09-25 | International Business Machines Corporation | Method and structure for improving FinFET with epitaxy source/drain |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070178644A1 (en) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602068B2 (en) | Dual-damascene process to fabricate thick wire structure | |
| US9196674B2 (en) | Insulation layer to improve capacitor breakdown voltage | |
| US20080044990A1 (en) | Method for Fabricating A Semiconductor Device Comprising Surface Cleaning | |
| KR20070036528A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100799125B1 (ko) | 캐패시터를 구비한 반도체 소자의 제조방법 | |
| KR100389034B1 (ko) | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 | |
| JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
| KR20020076459A (ko) | 반도체소자의 보더리스 콘택 형성방법 | |
| KR100723524B1 (ko) | 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법 | |
| JP2003347401A (ja) | 多層配線構造を有する半導体装置およびその製造方法 | |
| KR100827498B1 (ko) | 다마신을 이용한 금속 배선의 제조 방법 | |
| JP2003007850A (ja) | 半導体装置及びその製造方法 | |
| JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100558008B1 (ko) | 반도체 소자의 배선 방법 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| US20060148244A1 (en) | Method for cleaning a semiconductor substrate | |
| US7704820B2 (en) | Fabricating method of metal line | |
| KR100791694B1 (ko) | 듀얼 다마신을 이용한 금속 배선의 제조 방법 | |
| KR100602132B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR101005737B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100718794B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100588665B1 (ko) | 반도체 소자의 장벽금속층 형성 방법 | |
| KR100791707B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |