JP2013165147A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013165147A
JP2013165147A JP2012026990A JP2012026990A JP2013165147A JP 2013165147 A JP2013165147 A JP 2013165147A JP 2012026990 A JP2012026990 A JP 2012026990A JP 2012026990 A JP2012026990 A JP 2012026990A JP 2013165147 A JP2013165147 A JP 2013165147A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
interlayer insulating
semiconductor device
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012026990A
Other languages
English (en)
Other versions
JP5898991B2 (ja
Inventor
Daisuke Oshida
大介 押田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012026990A priority Critical patent/JP5898991B2/ja
Priority to TW102100545A priority patent/TW201349411A/zh
Priority to US13/754,014 priority patent/US8872304B2/en
Priority to CN2013100488966A priority patent/CN103247597A/zh
Publication of JP2013165147A publication Critical patent/JP2013165147A/ja
Priority to US14/490,011 priority patent/US9379055B2/en
Application granted granted Critical
Publication of JP5898991B2 publication Critical patent/JP5898991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F13/15—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators
    • A61F13/20—Tampons, e.g. catamenial tampons; Accessories therefor
    • A61F13/34—Means for withdrawing tampons, e.g. withdrawal strings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biomedical Technology (AREA)
  • Epidemiology (AREA)
  • Vascular Medicine (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】目ずれによる短絡を抑制するとともに、配線間容量を低減した半導体装置を提供する。
【解決手段】複数の配線３２０は、第１層間絶縁層３１０に設けられている。第１層間絶縁層３１０中のうち少なくとも一対の配線３２０の間には、エアギャップ５００が設けられている。第２層間絶縁層４１０は、配線３２０および第１層間絶縁層３１０上に設けられている。また、第２層間絶縁層４１０の第１底面５２０は、エアギャップ５００に露出している。ここで、最も近い距離で隣接する一対の配線３２０を第１配線としたとき、第１配線の間に位置する第１層間絶縁層３１０の上端は、第１配線の側面に接している。第１底面５２０は、第１配線の上面よりも下に位置している。また、第１配線の間の幅をａ、第１層間絶縁層３１０のうち第１底面５２０が接する幅をｂとしたとき、ｂ／ａ≦０．５である。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、多層配線層中にエアギャップが設けられた半導体装置が提案されている。
特許文献１（特開２００７−１４１９８５号公報）には、以下のような半導体装置の製造方法が記載されている。まず、接続孔（ビア）の形成領域に、選択的に除去可能な絶縁膜である犠牲膜ピラーを形成する。次いで、隣接する配線間に、層間絶縁層を形成する。このとき、当該層間絶縁層に、エアギャップ（空洞）を形成する。これにより、ビアとエアギャップとを完全に分離することができるとされている。
特開２００７−１４１９８５号公報
上記した特許文献１などに記載の方法では、所望の値まで配線間容量を減少させることができない可能性がある。したがって、発明者は、対象となる配線上部のビアが目ずれすることによって短絡を抑制すること、および配線間容量を低減させることを両立することは困難であるという課題を見出した。
本発明によれば、
第１層間絶縁層と、
前記第１層間絶縁層に複数設けられた配線と、
前記第１層間絶縁層中のうち少なくとも一対の前記配線の間に設けられたエアギャップと、
前記配線および前記第１層間絶縁層上に設けられ、前記エアギャップに第１底面が露出している第２層間絶縁層と、
を備え、
最も近い距離で隣接する前記一対の前記配線を第１配線としたとき、
前記第１配線の間に位置する前記第１層間絶縁層の上端は、前記第１配線の側面に接し、
前記第１底面は、前記第１配線の上面よりも下に位置しており、
前記第１配線の間の幅をａ、前記第１層間絶縁層のうち前記第１底面が接する幅をｂとしたとき、
ｂ／ａ≦０．５
である半導体装置が提供される。
本発明によれば、
半導体基板上に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層に複数の配線溝を形成し、当該配線溝に金属を埋め込んで、複数の配線を形成する配線形成工程と、
前記配線をマスクとして、前記第１層間絶縁層をエッチバックして、前記第１層間絶縁層のうち少なくとも一対の前記配線の間に、前記配線に接する第１側面と、前記第１側面に挟まれた底面とを有する第１溝部を形成する第１溝部形成工程と、
異方性エッチングにより、少なくとも前記第１溝部のうち前記底面を選択的にエッチングして、前記第１層間絶縁層に第２溝部を形成する第２溝部形成工程と、
前記配線および前記第１層間絶縁層上に第２層間絶縁層を形成するとともに、前記第２溝部の上部を埋め込んで前記第１層間絶縁層中のうち少なくとも一対の前記配線の間にエアギャップを形成する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、最も近い距離で隣接する第１配線の間に位置する第１層間絶縁層の上端は、第１配線の側面に接している。第１底面は、第１配線の上面よりも下に位置している。また、第１配線の間の幅ａ、第１層間絶縁層のうち第１底面が接する距離ｂは、所定の比率で形成されている。これにより、目ずれしたビアは、第１配線に接する第２層間絶縁層中に形成される。したがって、目ずれしたビアと配線とがエアギャップを経由して短絡することがない。よって、目ずれによる短絡を抑制するとともに、配線間容量を低減した半導体装置を提供することができる。
本発明によれば、目ずれによる短絡を抑制するとともに、配線間容量を低減した半導体装置を提供することができる。
第１の実施形態に係る半導体装置の構成を示す断面図である。 第１の実施形態に係る半導体装置を拡大した断面図である。 第１の実施形態に係る半導体装置を拡大した平面図である。 第１の実施形態に係る半導体装置を拡大した断面図である。 第１の実施形態に係るエアギャップの形状を説明するための図である。 第１の実施形態に係るエアギャップの形状を説明するための図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態の効果を説明するための図である。 第２の実施形態に係る半導体装置を拡大した断面図である。 第３の実施形態に係る半導体装置を拡大した断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 第５の実施形態に係る半導体装置の構成を示す断面図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１〜図６を用い、第１の実施形態に係る半導体装置１０について説明する。この半導体装置１０は、以下の構成を備えている。複数の配線３２０は、第１層間絶縁層３１０に設けられている。第１層間絶縁層３１０中のうち少なくとも一対の配線３２０の間には、エアギャップ５００が設けられている。第２層間絶縁層４１０は、配線３２０および第１層間絶縁層３１０上に設けられている。また、第２層間絶縁層４１０の第１底面５２０は、エアギャップ５００に露出している。ここで、最も近い距離で隣接する一対の配線３２０を第１配線としたとき、第１配線の間に位置する第１層間絶縁層３１０の上端は、第１配線の側面に接している。第１底面５２０は、第１配線の上面よりも下に位置している。また、第１配線の間の幅をａ、第１層間絶縁層３１０のうち第１底面５２０が接する幅をｂとしたとき、ｂ／ａ≦０．５である。以下、詳細を説明する。
まず、図１を用い、半導体装置１０の全体構造について、説明する。図１は、第１の実施形態に係る半導体装置１０の構成を示す断面図である。
半導体基板１００は、たとえばＳｉ基板である。以下において、半導体装置１０の構成物がＡよりも「下に位置する」とした場合、Ａよりも半導体基板１００側に位置することをいう。半導体基板１００には、開口部（符号不図示）を有する素子分離領域１１０が設けられている。ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により、たとえば絶縁膜であるＳｉＯ２からなる素子分離領域１１０が形成されている。または、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により、素子分離領域１１０が形成されていてもよい。
半導体基板１００のうち平面視で互いに離間する位置に、ソース領域１２０およびドレイン領域１３０が設けられている。ソース領域１２０およびドレイン領域１３０の間には、それぞれに接するように、エクステンション領域１４０が設けられている。
エクステンション領域１４０に挟まれた領域上には、ゲート絶縁層２２０が設けられている。ゲート絶縁層２２０上には、ゲート電極２３０が設けられている。ゲート絶縁層２２０およびゲート電極２３０の両側の側壁には、側壁絶縁膜２６０が設けられている。これらにより、半導体素子であるトランジスタ（ＭＩＳＦＥＴ：Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が形成されている。
半導体基板１００、素子分離領域１１０、側壁絶縁膜２６０およびゲート電極２３０上には、下部層間絶縁層２１０が設けられている。下部層間絶縁層２１０は、たとえば、後述する第１層間絶縁層３１０と同一の材料により形成されている。
下部層間絶縁層２１０には、コンタクトプラグ２４０が設けられている。コンタクトプラグ２４０の底面および側面には、バリアメタル層２４２が設けられている。コンタクトプラグ２４０は、たとえばゲート電極２３０に接続している。また、コンタクトプラグ２４０は、平面視で異なる領域において、ソース領域１２０またはドレイン領域１３０に接続している。コンタクトプラグ２４０は、たとえば、Ｗにより形成されている。また、バリアメタル層２４２は、たとえば、Ｔｉ、Ｔａ、Ｗ、またはこれらの窒化物により形成されている。
下部層間絶縁層２１０上には、拡散防止層（不図示）が設けられていてもよい。
下部層間絶縁層２１０上には、第１層間絶縁層３１０が設けられている。これにより、半導体装置１０の配線間容量を下げることができる。具体的には、第１層間絶縁層３１０は、たとえば、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯＣＨ、ＳｉＣＯＨまたはＳｉＯＦなどの膜である。さらに、第１層間絶縁層３１０は、たとえば、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、その他の有機ポリマーであってもよい。また、第１層間絶縁層３１０は、これらのポーラス膜、ＭＰＳ（Ｍｏｌｅｃｕｌａｒ Ｐｏｒｅ Ｓｔａｃｋ）膜またはデンス膜であってもよい。なお、「ＭＰＳ膜」とは、分子細孔が形成された膜のことをいう。「デンス膜」とは、高密度化された膜のことをいう。
なお、第１層間絶縁層３１０は、比誘電率の低いＬｏｗ−ｋ膜（比誘電率は、たとえば、３．２以下）を有する絶縁膜であってもよい。これにより、上下及び同層の配線間の配線間容量を低減できる。後述する第６の実施形態において、エアギャップ５００が形成されていない領域の配線間容量を低減できるため、特に有効である。
第１層間絶縁層３１０には、複数の配線３２０が設けられている。配線３２０の底面および側面には、バリアメタル層３２２が設けられている。配線３２０は、たとえば、Ｃｕを含んでいる。バリアメタル層３２２は、たとえば、Ｔｉ、Ｔａ、Ｗ、Ｒｕ、またはこれらの窒化物、もしくはこれらの積層により形成されている。
配線３２０は、たとえば、コンタクトプラグ２４０に接続している。言い換えれば、配線３２０は、平面視でコンタクトプラグ２４０に重なるように形成されている。配線３２０は、たとえば、コンタクトプラグ２４０を介してゲート電極２３０に接続している。図示されていない領域において、配線３２０は、たとえば、コンタクトプラグ２４０を介してソース領域１２０またはドレイン領域１３０に接続している。
配線３２０上には、キャップ層が設けられていてもよい。キャップ層は、平面視で配線３２０と重なるように設けられている。キャップ層は、少なくとも第１層間絶縁層３１０と異なる材料により形成されている。ここでいう「キャップ層」とは、後述する第１溝部形成工程および第２溝部形成工程において配線３２０上のマスクとして機能する。また、「キャップ層」とは、銅（Ｃｕ）の拡散を防止する機能を有する。「キャップ層」は、第１溝部形成工程および第２溝部形成工程において第１層間絶縁層３１０をエッチングする条件で第１層間絶縁層３１０よりもエッチングレートが低い材料により形成されていることが好ましい。
ここでは、キャップ層として、たとえばメタルキャップ層３２６が設けられている。キャップ層を設けることにより、後述するエアギャップ５００を安定的に形成することができる。キャップ層であるメタルキャップ層３２６は、たとえば、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｍｎ、ＣｏＷＰ、ＣｏＷＢ、Ｃｏ、ＮｉＢ、Ｗ、Ａｌまたはこれらの合金のいずれか一種を含んでいる。これにより、後述する第１溝部形成工程または第２溝部形成工程において、配線３２０がエッチングされることを抑制することができる。なお、配線３２０は、たとえばダマシン法により形成されている。
メタルキャップ層３２６は、たとえば、後述するように配線３２０上に選択的に成長させることにより形成されている。なお、メタルキャップ層３２６は、バリアメタル層３２２上には形成されていなくてもよい。
第１層間絶縁層３１０中のうち少なくとも一対の配線３２０の間には、エアギャップ５００が設けられている。エアギャップ５００とは、第１層間絶縁層３１０に設けられた空孔のことをいう。これにより、配線間容量を下げることができる。エアギャップ５００については、詳細を後述する。
配線３２０および第１層間絶縁層３１０上には、第２層間絶縁層４１０が設けられている。第２層間絶縁層４１０の第１底面５２０は、エアギャップ５００に露出している。第２層間絶縁層４１０は、たとえば、第１層間絶縁層３１０と同一の材料により形成されている。なお、第２層間絶縁層４１０は、第１層間絶縁層３１０と異なる材料により形成されていてもよい。また、第１層間絶縁層３１０および第２層間絶縁層４１０は、それぞれ複数層の絶縁膜で構成していてもよい。
第２層間絶縁層４１０には、ビア４４０が設けられている。ビア４４０の底面および側面には、バリアメタル層４４２が設けられている。ビア４４０の下端は、配線３２０の上面に接している。配線３２０上にメタルキャップ層３２６が設けられている場合、ビア４４０は、当該メタルキャップ層３２６を貫通して、配線３２０に接している。ビア４４０は、たとえば、配線３２０と同一の材料により形成されている。バリアメタル層４４２は、たとえば、バリアメタル層３２２と同一の材料により形成されている。
第２層間絶縁層４１０上には、さらに第１層間絶縁層３１０が設けられていてもよい。第１層間絶縁層３１０には、複数の配線３２０が設けられている。上層に位置する配線３２０は、ビア４４０を介して、下層に位置する配線３２０に接続している。また、第１層間絶縁層３１０中には、エアギャップ５００が設けられている。これらと同様の構成を有する配線層が、複数積層されていてもよい。また、第１層間絶縁層３１０および第２層間絶縁層４１０との間に、拡散防止層（不図示）が設けられていてもよい。
上述した多層配線構造の最上層には、たとえばバンプ電極（不図示）が設けられている。なお、当該最上層に電極パッド（不図示）が設けられ、ボンディングワイヤ（不図示）が接続されていてもよい。その他、たとえば、半導体基板１００は、配線基板（不図示）上に搭載されている。
次に、図２から図６を用い、エアギャップ５００について詳細を説明する。
図２は、第１の実施形態に係る半導体装置１０を拡大した断面図である。図２は、たとえば、配線３２０のうち、最も近い距離で隣接している配線３２０を示している。この配線３２０を「第１配線」とする。
図２のように、第１配線（配線３２０）の間に位置する第１層間絶縁層３１０の上端は、第１配線の側面に接している。第１層間絶縁層３１０のうち第１配線に接する側面を「第１側面５４２」とする。ここでは、第１側面５４２は、たとえば、平坦面である。または、第１側面５４２は、曲面であってもよい。また、第１層間絶縁層３１０のうち、エアギャップ５００に露出し、エアギャップ５００の底面に接する側面を「第２側面５４４」とする。エアギャップ５００の底面が下層に位置する層間絶縁層内に形成されている場合は、当該層間絶縁層までを含めて第２側面５４４とする。また、言い換えれば、「第２側面５４４」は、後述する第２溝部３６０の側面である。
第１層間絶縁層３１０のうち配線３２０と接する上端は、配線３２０の上面よりも下に位置する。第１配線に限らず、第１配線よりも離間して配置している配線３２０においても、このような配置で形成されていてもよい。後述する第２溝部形成工程において、第１層間絶縁層３１０の上面は、少なくとも第１配線の上面よりも下にエッチングされる。言い換えれば、第１配線（配線３２０）の間に位置する第１層間絶縁層３１０は、第１配線（配線３２０）に対して、自己整合的にサイドウォール形状に形成されている。
第２層間絶縁層４１０の第１底面５２０は、第１配線の上面よりも下に位置している。これにより、ビア４４０に目ずれが生じた場合や製造バラつきによりビア４４０の径が大きくなった場合であっても、ビア４４０に含まれる材料がエアギャップ５００中に拡散することを抑制することができる。したがって、配線３２０間の短絡を抑制することができる。ここでいう「目ずれ」とは、ビア４４０が平面視で配線３２０よりも外側にずれて形成されていることをいう。
第１底面５２０は、たとえば、平坦面である。第１底面５２０は、曲面であってもよい。第１底面５２０は、エアギャップ５００側に突出する凸面、または第２層間絶縁層４１０側に窪んだ凹面であってもよい。
第１底面５２０は、断面視で目ずれが生じたビア４４０の下端の位置よりも下に形成されている。これにより、ビア４４０がエアギャップ５００に接続することがない。
一方で、エアギャップ５００の容積は、配線３２０の距離に基づいて、所望の配線間容量以下になるように設計されている。第１底面５２０は、配線３２０の高さの半分の位置よりも上に位置している。これにより、第１層間絶縁層３１０または第２層間絶縁層４１０の誘電率に寄らず、配線間容量を低減させることができる。
エアギャップ５００の底面は、配線３２０の底面よりも下に位置していてもよい。言い換えれば、エアギャップ５００の底面は、下層に位置する下部層間絶縁層２１０（または第２層間絶縁層４１０）の上面よりも下に位置していてもよい。これにより、ビア４４０目ずれによる配線３２０の短絡を抑制するとともに、第１配線における配線間容量を低減させることができる。なお、異なる位置に設けられたエアギャップ５００のうち、それぞれの底面は、一定の誤差の範囲内で相対的に上下に位置していてもよい。
さらに、一対の配線３２０と第２層間絶縁層４１０との間には、酸化層（不図示）が形成されていてもよい。メタルキャップ層３２６が設けられている場合、メタルキャップ層３２６と第２層間絶縁層４１０との間に酸化層が形成されていてもよい。この酸化層は、第１溝部形成工程および第２溝部形成工程において、配線３２０またはメタルキャップ層３２６の上面に形成される。
次に、図３を用い、平面視でのエアギャップ５００の形状について説明する。図３は、第１の実施形態に係る半導体装置１０を拡大した平面図である。図３は、配線３２０のうち断面視で中心部の切断面を示している。図３（ａ）は、配線３２０が平面視で直線状に形成されている場合を示している。図３（ｂ）は、配線３２０が平面視で屈曲している場合を示している。
図３（ａ）および図３（ｂ）のように、エアギャップ５００は、平面視で一対の配線３２０の中心に位置している。後述する製造方法上セルフアラインにより、一対の配線３２０は、エアギャップ５００を挟んで対称に配置されている。これにより、一対の配線３２０のうち、どちらの配線３２０側に目ずれが生じた場合であっても配線３２０間の短絡を抑制することができる。
図３（ｂ）のように、配線３２０が平面視で屈曲している場合、エアギャップ５００は、配線３２０の形状に追従するように形成されている。配線３２０の屈曲部分がＲ形状である場合、エアギャップ５００の屈曲部分も配線３２０の形状に追従するようにＲ形状である。
次に、図４から図６を用い、エアギャップ５００の寸法について説明する。図４は、第１の実施形態に係る半導体装置１０を拡大した断面図である。図４は、配線３２０のうち「第１配線」を示している。図５および図６は、第１の実施形態に係るエアギャップ５００の形状を説明するための図である。
図４の各符号について説明する。図４において、第１配線の間の幅をａとする。第１層間絶縁層３１０のうち第１底面５２０が接する距離をｂとする。第１層間絶縁層３１０の上端が第１配線に接する位置から、第１底面５２０の下端までの深さ（第２層間絶縁層４１０の埋め込み深さ）をｃとする。メタルキャップ層３２６を含めた配線３２０の高さをｄとする。配線３２０の底面からエアギャップ５００の底面までの深さをｅとする。エアギャップ５００の底面上に堆積された第２層間絶縁層４１０（エアギャップ堆積部４１２とする）の高さをｆとする。エアギャップ５００の底面の幅をｇとする。第１層間絶縁層３１０の上端が第１配線に接する位置から第１配線の上面までの高さをｈとする。平面視で配線３２０の側面から第１底面５２０の下端までの距離をｉとする。それぞれ単位はｎｍである。また、第１層間絶縁層３１０の第１側面５４２と、第１配線の側面とのなす角度をθ１とする。第１層間絶縁層３１０の第２側面５４４と、第１配線の側面と平行な面とのなす角度をθ２とする。
ここで、図５を用い、エアギャップ堆積部４１２について説明する。図５の横軸は、ａに対するｂの比率（ｂ／ａ）を示している。図５の縦軸は、エアギャップ５００の底面上に堆積された第２層間絶縁層４１０（エアギャップ堆積部４１２）の高さｆを示している。また、図中の実線は、近似線を示している。
「エアギャップ堆積部４１２」とは、第２層間絶縁層４１０を堆積して第１底面５２０を形成するまでの間に、エアギャップ５００の底面上に堆積された第２層間絶縁層４１０の一部である。「エアギャップ堆積部４１２の高さが高い状態」とは、第２層間絶縁層４１０のうちエアギャップ５００内に余分に埋め込まれた量が多い状態を意味している。
図５のように、ｂ／ａが大きくなるにつれて、エアギャップ堆積部４１２の高さｆが高くなる傾向にある。すなわち、第１配線の間の幅ａに対して、平面視での第２溝部（後述３６０）の面積が大きくなるにつれて、エアギャップ５００を形成することが困難となることを示している。なお、第２溝部（３６０）は、エアギャップ５００を形成するための溝部のことをいう。第２溝部（３６０）については、詳細を後述する。
さらに、発明者は、この傾向に基づいて、エアギャップ５００を安定的に形成するための条件を見出した。エアギャップ堆積部４１２の高さｆは、ｂ／ａの値が０．５よりも大きくなったとき、急激に上昇する。ｆは、ｂ／ａの指数関数に近似することができる。ｂ／ａの値が０．５より大きいとき、エアギャップ５００内のエアギャップ堆積部４１２の量が多くなってしまう。また、そのエアギャップ堆積部４１２は、全てのエアギャップ５００において均一な形状で堆積するとは限らない。したがって、エアギャップ堆積部４１２の量が多い場合、エアギャップ５００の形状がバラついてしまう可能性がある。
これに対して、ｂ／ａの値が０．５以下であるとき、エアギャップ５００を安定的に形成することができる。したがって、第１の実施形態において、エアギャップ５００を形成するための条件は、
ｂ／ａ≦０．５
であることが好ましい。これにより、エアギャップ５００が第２層間絶縁層４１０によって埋設されることを抑制するとともに、エアギャップ５００の形状を面内均一に形成することができる。
なお、エアギャップ堆積部４１２の高さｆの絶対値は、第１配線の間の幅ａの絶対値に依存する。このため、縦軸の単位は、任意単位（ａ．ｕ．）としている。ただし、上記したｂ／ａに対するエアギャップ堆積部４１２の高さｆの依存性は、第１配線の間の幅ａが４０ｎｍ以下であるとき、同じ傾向を示す。一方、第１配線の間の幅ａが４０ｎｍより長いとき、エアギャップ堆積部４１２の量が顕著に増加する。したがって、第１配線の間の幅ａは、４０ｎｍ以下であることが好ましい。これにより、上記のように安定的にエアギャップ５００を形成することができる。
なお、後述する第１溝部３５０のうち底面の幅を制御することにより、上記した第１層間絶縁層３１０のうち第１底面５２０が接する距離ｂを制御することができる。
次に、図６を用い、第２層間絶縁層４１０の埋め込み深さｃについて説明する。図６の横軸は、第２層間絶縁層４１０の埋め込み深さｃを示している。図６の縦軸は、エアギャップ５００が無い構造に対する、エアギャップ５００が有る構造（第１の実施形態）の配線間容量の比率（以下、「容量比」）を示している。なお、「エアギャップ５００が無い構造」とは、エアギャップ５００が無いこと以外の構成は第１の実施形態と同様である。また、図中の実線は、近似線を示している。
「エアギャップ５００が有る構造の配線間容量」は、エアギャップ５００の容積に依存する。したがって、容量比は、第２層間絶縁層４１０の埋め込み深さｃに依存する。
図６のように、第２層間絶縁層４１０の埋め込み深さｃの値が大きくなるにつれて、容量比が大きくなる傾向にある。すなわち、第２層間絶縁層４１０の第１底面５２０の位置が深くなるにつれて、エアギャップ５００の容積は小さくなる。このため、深さｃの値が大きくなるにつれて、容量比が大きくなる傾向を示す。
容量比の絶対値は、たとえば、配線３２０の高さｄの絶対値にも依存する。縦軸の単位は、任意単位（ａ．ｕ．）としている。ただし、第２層間絶縁層４１０の埋め込み深さｃに対する容量比の依存性は、配線３２０の高さｄによらず、同じ傾向を示す。
さらに、発明者は、この傾向に基づいて、第１の実施形態における配線間容量を安定的に低減させるための条件を見出した。埋め込み深さｃの値が２５ｎｍよりも大きくなったとき、配線３２０の高さｄによらず、容量比は急激に上昇する。この場合、エアギャップ５００による配線間容量を低減させる効果が小さくなってしまう。また、第２層間絶縁層４１０の埋め込み深さｃの値が上記値よりも大きい場合、第１底面５２０は、全てのエアギャップ５００において均一な位置および形状で形成されるとは限らない。この場合、各々の配線３２０における配線間容量がバラついてしまう可能性がある。
これに対して、第２層間絶縁層４１０の埋め込み深さｃの値が２５ｎｍ以下であるとき、配線３２０の高さｄによらず、安定的にエアギャップ５００による配線間容量を低減させることができる。
一方、上記したビア４４０の目ずれが生じた場合、目ずれが生じたビア４４０の下端の位置は、ビア４４０を形成する際のエッチング条件によって変化する。具体的には、たとえば、目ずれが生じたビア４４０の下端の位置は、配線３２０の上面から下の位置に１０ｎｍ未満の範囲で形成される。第２層間絶縁層４１０の埋め込み深さｃの値が１０ｎｍよりも小さいとき、ビア４４０とエアギャップ５００が接する可能性がある。したがって、第２層間絶縁層４１０の埋め込み深さｃの値は、１０ｎｍ以上であることが好ましい。これにより、ビア４４０がエアギャップ５００に接続することを抑制することができる。
以上より、第１の実施形態では、第２層間絶縁層４１０の埋め込み深さｃ（ｎｍ）は、以下の条件をみたす。
１０≦ｃ≦２５
再度、図４に戻り、他のパラメータについて説明する。平面視で配線３２０の側面から第１底面５２０の下端までの距離ｉは、第１溝部形成工程および第２溝部形成工程におけるエッチング条件によって制御することができる。具体的には、距離ｉは、たとえば、１０ｎｍ以上２０ｎｍ以下である。距離ｉが１０ｎｍ以上であることにより、平面視でビア４４０がエアギャップ５００と重なることを抑制することができる。すなわち、ビア４４０の目ずれが生じた場合に、ビア４４０がエアギャップ５００に接続することを抑制することができる。一方、距離ｉが２０ｎｍ以下であることにより、エアギャップ５００を過度に縮小させることなく、配線間容量を低減させることができる。なお、この距離ｉは、製造バラつきを含むため、必ずしもエアギャップ５００を挟んで左右対称とならない可能性がある。
第１側面５４２と第１配線の側面とのなす角度θ１、および第１層間絶縁層３１０の第２側面５４４と、第１配線の側面と平行な面とのなす角度θ２も、第１溝部形成工程および第２溝部形成工程におけるエッチング条件によって制御することができる。角度θ１および角度θ２は、上記したｂ／ａおよび深さｃ等に影響を与える。ここで、「第１側面５４２と第１配線の側面とのなす角度θ１」とは、第１側面５４２が第１配線の側面と接する部分のうち接線方向の角度のことである。また、「第１層間絶縁層３１０の第２側面５４４と、第１配線の側面と平行な面とのなす角度θ２」とは、第２側面５４４とエアギャップ５００の底面との接する部分の接線方向と、第１配線の側面と平行な面とのなす角度のことである。
第１側面５４２と第１配線の側面とのなす角度θ１は、第２側面５４４と第１配線の側面に平行な面とのなす角度θ２よりも大きい。これにより、エアギャップ５００の上面を第２層間絶縁層４１０により埋め込むことができる。
具体的に、たとえば、第１側面５４２と第１配線の側面とのなす角度θ１は、２０度以上４５度以下である。角度θ１が２０度以上であることにより、ｂ／ａ≦０．５を満たすことができる。また、角度θ１は４５度以下であることにより、後述する第２溝部形成工程において、第１側面５４２を過度にエッチングすることなく、底面３５２だけを選択的にエッチングすることができる。
また、たとえば、第１層間絶縁層３１０の第２側面５４４と、第１配線の側面と平行な面とのなす角度θ２は２０度以下である。角度θ２が２０度より大きい場合、エアギャップ５００内に埋め込まれるエアギャップ堆積部４１２の量が多くなる傾向にある。したがって、角度θ２が２０度以下であることにより、安定的に第２層間絶縁層４１０によってエアギャップ５００の上部を埋め込むことができる。なお、第３の実施形態のように、第１側面５４２と第２側面５４４とが接する部分は逆テーパーであってもよい。
また、第１層間絶縁層３１０の上端が第１配線に接する位置から第１配線の上面までの高さｈは、第１溝部形成工程および第２溝部形成工程におけるエッチング条件によって制御することができる。具体的には、高さｈは、３ｎｍ以上１０ｎｍ以下である。
次に、図７〜図１１を用い、第１の実施形態に係る半導体装置の製造方法について説明する。第１の実施形態に係る半導体装置の製造方法は、以下の工程を備えている。まず、半導体基板１００上に第１層間絶縁層３１０を形成する。次いで、第１層間絶縁層３１０に複数の配線溝を形成し、当該配線溝に金属を埋め込んで、複数の配線３２０を形成する（配線形成工程）。次いで、配線３２０をマスクとして、第１層間絶縁層３１０をエッチバックして、第１層間絶縁層３１０のうち少なくとも一対の配線３２０の間に、配線３２０に接する第１側面５４２と、第１側面５４２に挟まれた底面３５２とを有する第１溝部３５０を形成する（第１溝部形成工程）。次いで、異方性エッチングにより、少なくとも第１溝部３５０のうち底面３５２を選択的にエッチングして、第１層間絶縁層３１０に第２溝部３６０を形成する（第２溝部形成工程）。次いで、配線３２０および第１層間絶縁層３１０上に第２層間絶縁層４１０を形成するとともに、第２溝部３６０の上部を埋め込んで第１層間絶縁層３１０中のうち少なくとも一対の配線３２０の間にエアギャップ５００を形成する。以下、詳細を説明する。
まず、図７のように、半導体基板１００に、開口部（符号不図示）を有する素子分離領域１１０を形成する。次いで、当該開口部に、ゲート絶縁層２２０、ゲート電極２３０、エクステンション領域１４０、ソース領域１２０およびドレイン領域１３０を備えるＭＩＳＦＥＴを形成する。
次いで、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、半導体基板１００、素子分離領域１１０、側壁絶縁膜２６０およびゲート電極２３０上に、下部層間絶縁層２１０を形成する。次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、下部層間絶縁層２１０の上面を平坦化する。たとえば、後述する第１層間絶縁層３１０と同じ材料により、下部層間絶縁層２１０を形成する。
次いで、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により下部層間絶縁層２１０をエッチングして、下部層間絶縁層２１０のうち平面視でゲート電極２３０と重なる位置に、コンタクトホール（不図示）を形成する。また、図示されていない領域において、下部層間絶縁層２１０のうち平面視でソース領域１２０およびドレイン領域１３０と重なる位置にも、コンタクトホール（不図示）を形成する。
次いで、当該コンタクトホールにバリアメタル層２４２を形成する。次いで、たとえば、ＣＶＤ法により、コンタクトホール内を埋め込むための金属膜（符号不図示）を形成する。次いで、ＣＭＰ法により金属膜を研磨して、コンタクトホール内に金属を埋め込む。なお、下部層間絶縁層２１０の上面を平坦化してもよい。これにより、下部層間絶縁層２１０にコンタクトプラグ２４０を形成する。
図８（ａ）は、図７のうち、半導体基板１００に形成された半導体素子を省略している。
図８（ｂ）のように、たとえばＣＶＤ法により、下部層間絶縁層２１０上に、第１層間絶縁層３１０を形成する。第１層間絶縁層３１０を塗布法により形成してもよい。
次いで、図９（ａ）のように、たとえばＲＩＥ法により第１層間絶縁層３１０をエッチングして、第１層間絶縁層３１０に複数の配線溝（符号不図示）を形成する。次いで、当該配線溝に、バリアメタル層３２２を形成する。たとえば、配線溝を平面視でコンタクトプラグ２４０と重なるように形成する。次いで、たとえば、めっき法により、配線溝を埋め込むための金属膜（符号不図示）を形成する。次いで、ＣＭＰ法により金属膜を研磨して、配線溝に金属を埋め込む。なお、ＣＭＰ法により、第１層間絶縁層３１０の上面を平坦化してもよい。これにより、第１層間絶縁層３１０に複数の配線３２０を形成する（以上、配線形成工程）。
次いで、図９（ｂ）のように、配線溝形成工程の後で、且つ後述する第１溝部形成工程の前に、配線３２０上にキャップ層を形成する。ここでは、たとえば配線３２０上にキャップ層としてメタルキャップ層３２６を選択的に成長させる（メタルキャップ層形成工程）。キャップ層は、第１層間絶縁層３１０をエッチングするときのマスクとして機能する。また、キャップ層は、銅（Ｃｕ）の拡散防止膜としても機能する。ここでは、キャップ層としてメタルキャップ層３２６を選択的に成長させることにより、フォトリソグラフィー工程を行うことなく、自己整合的に平面視で配線３２０と重なる位置にメタルキャップ層３２６を形成することができる。
次いで、図１０（ａ）のように、配線３２０およびメタルキャップ層３２６をマスクとして、第１層間絶縁層３１０をエッチバックする。これにより、第１層間絶縁層３１０のうち少なくとも一対の配線３２０の間に、配線３２０に接する第１側面５４２と、第１側面５４２に挟まれた底面３５２とを有する第１溝部３５０を形成する（第１溝部形成工程）。このとき、平面視で一対の配線３２０の中心に第１溝部３５０の底面３５２が形成される。また、第１溝部３５０は、たとえば、断面視で台形の長辺を上に配置した形状に形成されている。また、順テーパー形状の第１側面５４２が形成されている。
第１溝形成工程において、エッチングガスとして、たとえば、ＣＨＦ系ガス、ＣＦ系ガスを用いる。また、印加電力は、１００Ｗ以上２００Ｗ以下であることが好ましい。これらの条件でエッチングを行うことにより、上記したエアギャップ５００の寸法を満たす第１溝部３５０を形成することができる。
次いで、図１０（ｂ）のように、異方性エッチングにより、少なくとも第１溝部３５０のうち底面３５２を選択的にエッチングして、第１層間絶縁層３１０に第２溝部３６０を形成する（第２溝部形成工程）。言い換えれば、配線３２０および第１側面５４２をマスクとして、第１層間絶縁層３１０をエッチングする。なお、図中の点線は、第１溝部３５０の位置を示している。
第２溝部形成工程において、たとえば、第１溝部形成工程よりも低圧下でエッチングを行う。これにより、第１溝部形成工程よりも半導体基板１００の表面に垂直な方向のエッチング選択性を大きくすることができる。具体的には、第２溝部形成工程において、たとえば、１０ｍＴｏｒｒ以上３０ｍＴｏｒｒ以下でエッチングを行う。
第２溝部形成工程において、たとえば、第１溝部形成工程よりも高い印加電力でエッチングを行う。これにより、第１溝部形成工程よりも半導体基板１００の表面に垂直な方向のエッチング選択性を大きくすることができる。具体的には、第２溝部形成工程において、たとえば、２００Ｗ以上５００Ｗ以下でエッチングを行う。
第２溝部形成工程において、エッチングガスとして、たとえば、ＣＨＦ系ガス、ＣＦ系ガス、またはＳＦ系ガスを用いる。
第２溝部形成工程において、第２溝部３６０の底面の位置を、たとえばエッチング時間により制御する。ここでは、エアギャップ５００の底面が配線３２０の底面よりも下に位置するように、第２溝部３６０を形成する。
また、第２溝部形成工程において、第１側面５４２もエッチングされる。このため、第１層間絶縁層３１０の上端は、第１配線の上面よりも下に形成される。第１溝部形成工程および第２溝部形成工程により、第１配線（配線３２０）の間に位置する第１層間絶縁層３１０は、第１側面５４２と第１配線の側面とのなす角度θ１、および第１層間絶縁層３１０の第２側面５４４と第１配線の側面と平行な面とのなす角度θ２を有する形状に形成される。言い換えれば、第１配線（配線３２０）の間に位置する第１層間絶縁層３１０は、第１配線（配線３２０）に対して自己整合的にサイドウォール形状に形成される。
次いで、図１１（ａ）のように、たとえばＣＶＤ法により、配線３２０および第１層間絶縁層３１０上に第２層間絶縁層４１０を形成する（第２層間絶縁層形成工程）。ここでは、たとえば、第１層間絶縁層３１０と同じ材料により、第２層間絶縁層４１０を形成する。同時に、第２溝部３６０の上部を埋め込んで第１層間絶縁層３１０中のうち少なくとも一対の配線３２０の間にエアギャップ５００を形成する。ここでいう「第２溝部３６０の上部を埋め込む」とは、第２溝部３６０の上部を閉口することをいう。
以上の第１溝部形成工程、第２溝部形成工程および第２層間絶縁層形成工程の間に、フォトリソグラフィー工程を設けることなく、エアギャップ５００を形成することができる。第１溝部形成工程から第２層間絶縁層形成工程まで、真空一貫プロセスで行ってもよい。さらに言えば、第１溝部形成工程および第２溝部形成工程を同一のエッチング装置により行ってもよい。これにより、製造時間を短くすることができる。また、真空系を破らないことにより、半導体装置１０の信頼性を向上させることができる。
次いで、図１１（ｂ）のように、たとえばＲＩＥ法により、第１層間絶縁層３１０のうち平面視で配線３２０と重なる位置に、ビアホール（不図示）を形成する。次いで、当該ビアホールにバリアメタル層４４２を形成する。次いで、たとえば、めっき法により、ビアホール内を埋め込むための金属膜（符号不図示）を形成する。次いで、ＣＭＰ法により金属膜を研磨してビアホール内に金属を埋め込む。金属は、たとえば、Ｃｕである。なお、ＣＭＰ法により、第２層間絶縁層４１０の上面を平坦化してもよい。これにより、第２層間絶縁層４１０にビア４４０を形成する。
次いで、第２層間絶縁層４１０上に、さらに第１層間絶縁層３１０を形成する。さらに上層にエアギャップ５００を有する多層配線構造を形成してもよい。また、多層配線構造の最上層に、バンプ電極（不図示）を形成してもよい。
次に、図１２を用い、第１の実施形態の効果について説明する。図１２（ａ）は、比較例の半導体装置１０の断面図である。図１２（ｂ）は、第１の実施形態の半導体装置１０の断面図である。いずれも、ビア４４０の目ずれが生じた場合を示している。
図１２（ａ）において、比較例の半導体装置１０は、以下のようにエアギャップ５００を形成する点を除いて、第１の実施形態と同様である。比較例の第１層間絶縁層３１０を形成する工程において、ＣＶＤの成膜条件を調整することにより、第１層間絶縁層３１０にエアギャップ５００を形成する。
図１２（ａ）のように、比較例のエアギャップ５００は、断面視で楕円状である。また、エアギャップ５００の上面は、たとえば、配線３２０の上面以上の高さに形成されている。
比較例において、ビア４４０の目ずれが生じた場合や製造バラつきによってビア４４０の径が大きくなった場合、ビア４４０を形成する工程において、ビアホールの下端は、エアギャップ５００の上面に接してしまう。このため、エアギャップ５００内にもエッチングガスが侵入してしまい、隣接する配線３２０または下層に位置する配線３２０にまでエアギャップ５００が拡張してしまう。次いで、ビアホール内に金属を埋め込んでビア４４０を形成する。このとき、目ずれしたビア４４０は、たとえば、隣接する配線３２０または下層に位置する配線３２０と短絡してしまう可能性がある。ここでは、目ずれしたビア４４０が隣接する配線３２０と接して短絡部５８０が形成された場合を示している。
その他、比較例と異なる方法でも、第１層間絶縁層３１０にエアギャップ５００を形成することができる。たとえば、特許文献１（特開２００７−１４１９８５号公報）のように、予め、接続孔（ビア）の形成領域に、選択的に除去可能な絶縁膜である犠牲膜ピラーを形成する方法が考えられる。しかし、この方法では、エアギャップ５００の容積を確保することが難しい。このため、所望の値まで配線間容量を減少させることができない可能性がある。また、エアギャップ５００の無い構造を形成する工程に比べて、特許文献１の方法ではフォトリソグラフィー工程が多く、製造時間が長くなってしまうという問題があった。
これに対して、図１２（ｂ）のように、第１の実施形態では、最も近い距離で隣接する第１配線の間に位置する第１層間絶縁層３１０の上端は、第１配線の側面に接している。第１底面５２０は、第１配線の上面よりも下に位置している。また、第１配線の間の幅ａ、第１層間絶縁層３１０のうち第１底面５２０が接する距離ｂは、
ｂ／ａ≦０．５
を満たすように形成されている。これにより、目ずれしたビア４４０は、第１配線に接する第２層間絶縁層４１０中に形成される。すなわち、目ずれしたビア４４０は、エアギャップ５００に接することがない。したがって、目ずれしたビア４４０と配線３２０とがエアギャップ５００を経由して短絡することがない。
また、エアギャップ５００は、配線３２０をマスクとして、セルフアラインにより形成されている。このように、特段のフォトリソグラフィー工程を挿入することがないため、製造時間を短くすることができる。すなわち、量産性がよい。
以上のように第１の実施形態によれば、目ずれによる短絡を抑制するとともに、配線間容量を低減した半導体装置１０を提供することができる。
（第２の実施形態）
図１３は、第２の実施形態に係る半導体装置１０を拡大した断面図である。第２の実施形態は、第１側面５４２が曲面である点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１３のように、第１側面５４２は、曲面であってもよい。言い換えれば、第１側面５４２は、第１層間絶縁層３１０のうち配線３２０と接する部分からエアギャップ５００に露出する部分に向かって湾曲して形成されている。
ここで、上述のように「第１側面５４２と第１配線の側面とのなす角度θ１」とは、第１側面５４２が第１配線の側面と接する部分のうち接線方向の角度のことである。
また、第２側面５４４も曲面であってもよい。言い換えれば、第２側面５４４は、第１層間絶縁層３１０のうち第１底面５２０と接する部分からエアギャップ５００の底面に向かって湾曲して形成されていてもよい。
第２の実施形態に係る半導体装置１０の製造方法は、第２溝部形成工程が異なる点を除いて、第１の実施形態と同様である。ここで、第１溝部形成工程まで第１の実施形態と同様に行い、第１層間絶縁層３１０に第１の実施形態と同様に平坦な第１溝部３５０を形成する。
第２溝部形成工程において、半導体基板１００の表面に垂直な方向のエッチング選択性を強くする。このとき、第１溝部３５０の第１側面５４２はエッチングされる。第１側面５４２は、第１層間絶縁層３１０のうち配線３２０と接する部分からエアギャップ５００に露出する部分に向かって湾曲して形成される。
以降の工程は、第１の実施形態と同様である。
第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第２の実施形態のようにエッチング条件の違いによって様々な形状のエアギャップ５００を形成してもよい。
（第３の実施形態）
図１４は、第３の実施形態に係る半導体装置１０を拡大した断面図である。第２の実施形態は、エアギャップ５００の中央部は断面視で一対の配線３２０側に拡径している点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１４のように、第２側面５４４のうち、たとえば第１底面５２０に接する部分は、逆テーパー形状に形成されている。これにより、エアギャップ５００の中央部は断面視で一対の配線３２０側に拡径している。言い換えれば、エアギャップ５００は、平面視で第１層間絶縁層３１０と重なる部分を有している。
第１底面５２０は、第１側面５４２と第２側面５４４の逆テーパー部分との間に位置する変曲点に接している。または、第１底面５２０は、当該変曲点よりも上または下であってもよい。
第３の実施形態に係る半導体装置１０の製造方法は、第２溝部形成工程のエッチング条件が異なる点を除いて、第１の実施形態と同様である。ここで、第１溝部形成工程まで第１の実施形態と同様に行い、第１層間絶縁層３１０に第１の実施形態と同様に平坦な第１溝部３５０を形成する。
第２溝部形成工程の初期段階において、異方性エッチングにより、第１溝部３５０のうち底面３５２を選択的にエッチングして、第２溝部３６０を形成する。次いで、等方性エッチングにより、第２溝部３６０の第２側面５４４を、一対の配線３２０側に拡径するようにエッチングする。
以降の工程は、第１の実施形態と同様である。
第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第３の実施形態のように、エアギャップ５００の中央部は断面視で一対の配線３２０側に拡径していてもよい。これにより、第１の実施形態よりも配線間容量を減少させることができる。
第３の実施形態において、第１層間絶縁層３１０を形成する工程において予めエアギャップ５００を形成しておく方法であってもよい。この場合、第１溝部形成工程または第２溝部形成工程において、第２溝部３６０を予め形成したエアギャップ５００に接続すればよい。
（第４の実施形態）
図１５は、第４の実施形態に係る半導体装置の構成を示す断面図である。第４の実施形態は、メタルキャップ層３２６が設けられていない点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１５のように、メタルキャップ層３２６が設けられていない。配線３２０の上面は、第２層間絶縁層４１０に接している。
第４の実施形態における配線３２０は、たとえば、ＡｌまたはＷを含んでいる。ここで、配線３２０がＣｕからなり、且つ当該配線３２０の幅がＣｕ中の電子の平均自由行程よりも小さい場合、配線３２０の抵抗率は、配線３２０がＡｌまたはＷを含む場合よりも高くなる。したがって、配線３２０の幅がＣｕ中の電子の平均自由行程よりも小さいとき、特に有効である。また、配線３２０がＡｌまたはＷを含んでいる場合、第１溝部形成工程において配線３２０がエッチングされることがない。
さらに、一対の配線３２０と第２層間絶縁層４１０との間には、酸化層（不図示）が形成されていてもよい。この酸化層は、第１溝部形成工程および第２溝部形成工程において、当該配線３２０の上面に形成される。
第４の実施形態に係る半導体装置１０の製造方法についても、メタルキャップ層３２６を形成しない点を除いて、第１の実施形態と同様である。なお、第２層間絶縁層４１０は、複数層により形成されていてもよい。この場合、たとえば、第２層間絶縁層４１０は、拡散防止膜上にＬｏｗ−ｋ膜を設けた複数層の絶縁膜で形成されていてもよい。この拡散防止膜は、たとえば窒素を含むシリコン膜であるＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＣＮ膜、ＳｉＯＮ膜またはＳｉＣ膜である。また、Ｌｏｗ−ｋ膜は、たとえば炭素と酸素を含むシリコン膜、多孔質構造からなる絶縁膜である。
第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第４の実施形態によれば、メタルキャップ層３２６を形成する工程を含まないため、第１の実施形態よりも製造時間を短くすることができる。
（第５の実施形態）
図１６は、第５の実施形態に係る半導体装置１０の構成を示す断面図である。第５の実施形態は、少なくとも一層以上の配線層のうち配線３２０およびビア４４０がデュアルダマシン法により形成されている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１６のように、第１の実施形態と同様にして、下部層間絶縁層２１０上には、第１層間絶縁層３１０が形成されている。また、第１層間絶縁層３１０中のうち少なくとも一対の配線３２０の間には、エアギャップ５００が設けられている。第２層間絶縁層４１０は、配線３２０および第１層間絶縁層３１０上に設けられている。
第２層間絶縁層４１０は、配線３２０の高さよりも厚く形成されている。第２層間絶縁層４１０は、上層に位置する第１層間絶縁層（３１０）も兼ねている。
第２層間絶縁層４１０（上層の配線３２０対しては、第１層間絶縁層３１０に相当する）には、複数の配線３２０が設けられている。少なくとも一つの配線３２０は、同じく第２層間絶縁層４１０（３１０）に設けられたビア４４０に接している。当該ビア４４０は、下層に位置する配線３２０に接している。
これらの配線３２０およびビア４４０は、たとえばデュアルダマシン法により形成されている。配線３２０は、たとえば、Ｃｕを含んでいる。配線３２０の側面並びに底面、ビア４４０の側面並びに底面には、バリアメタル層４４２が設けられていてもよい。
第２層間絶縁層４１０（３１０）中のうち少なくとも一対の配線３２０の間には、エアギャップ５００が設けられている。エアギャップ５００周辺の構成は、第１の実施形態と同様である。
第５の実施形態に係る半導体装置１０の製造方法は、以下のような工程を含んでいる。
第１の実施形態と同様にして、下部層間絶縁層４１０上に、第１層間絶縁層３１０、配線３２０、エアギャップ５００を形成する。次いで、たとえばＣＶＤ法により、配線３２０および第１層間絶縁層３１０上に第２層間絶縁層４１０（３１０）を形成する。
次いで、第２層間絶縁層４１０（３１０）に、配線溝およびビアホール（符号不図示）を形成する。配線溝およびビアホールを形成する方法は、いわゆるビアファースト法、トレンチファースト法、またはミドルファースト法のいずれの方法であってもよい。
当該デュアルダマシン法により形成された一対の配線３２０の間に、エアギャップ５００を形成する方法は、第１の実施形態と同様である。
第５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第５の実施形態によれば、配線３２０およびビア４４０を形成する方法は様々な方法を適用することができる。
（第６の実施形態）
図１７は、第６の実施形態に係る半導体装置１０の構成を示す断面図である。第６の実施形態は、平面視でエアギャップ５００が形成されていない領域が設けられている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１７において、左側の一対の配線３２０は、第１配線である。すなわち、一対の第１配線の間の幅は、ａである。一方、右側の一対の配線３２０は、第１配線よりも広い間隔で設けられている。
図１７のように、第１層間絶縁層３１０のうち配線３２０の間にエアギャップ５００が形成されていない領域が設けられている。たとえば、右側の一対の配線３２０の間には、エアギャップ５００が形成されていない。ここで、配線３２０の間隔等に依存して、エアギャップ５００の形状は不均一となってしまう。そのため、配線３２０の間隔によって、配線間容量がバラついてしまう可能性がある。これに対して、第６の実施形態のように、所望の領域にエアギャップ５００が形成されていない領域を設けることにより、配線間容量のバラつきを抑制することができる。
エアギャップ５００が形成されていない領域のうち配線３２０の間の幅ａ'は、たとえば、第１配線の間の幅ａの二倍以上である。配線３２０の間の幅ａ'が第１配線の間の幅ａの二倍以上である場合、エアギャップ５００は第２層間絶縁層４１０に埋設され、特にエアギャップ５００の形状が不均一となる傾向にある。したがって、第１配線の間の幅ａの二倍以上で配置された配線３２０の間に、エアギャップ５００を形成しないことにより、安定的に配線間容量を制御することができる。
第６の実施形態に係る半導体装置１０の製造方法は、第１溝部形成工程の前工程が異なる点を除いて、第１の実施形態と同様である。ここで、第１溝部形成工程の前まで第１の実施形態と同様に行い、第１層間絶縁層３１０に第１の実施形態と同様に配線３２０を形成する。
次いで、平面視でエアギャップを形成しない領域にフォトレジスト層（不図示）を形成する。次いで、当該フォトレジスト層をマスクとして、第１溝部形成工程を行う。次いで、第２溝部形成工程の後、フォトレジスト層をアッシングにより除去する。以降、第２層間絶縁層４１０を形成することにより、所望の領域のみにエアギャップ５００を形成することができる。
第６の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第６の実施形態のように、第１層間絶縁層３１０のうち配線３２０の間にエアギャップ５００が形成されていない領域が設けられている。これにより、配線間容量のバラつきを抑制することができる。
第６の実施形態において、平面視で異なる位置に配線間隔が異なる領域が設けられ、一方にエアギャップ５００が形成され、他方にエアギャップ５００が形成されていない場合を説明した。その他、配線層ごとに配線間隔が異なる場合は、各層ごとに各層の配線間隔に応じてエアギャップ５００が選択的に形成されていてもよい。たとえば、最小配線間隔である第１配線の間の幅ａが４０ｎｍ以下の下層の配線層にエアギャップ５００が設けられ、最小配線間隔である第１配線の間の幅ａが４０ｎｍ以上の上層の配線層にエアギャップ５００が設けられていない多層配線構造としてもよい。エアギャップ５００が設けられている配線層は、上記した他の実施形態を複数組み合わせた多層配線構造であってもよい。
以上の実施形態において、第１溝部形成工程および第２溝部形成工程は、独立して異なる工程である場合について説明した。しかし、第１溝部形成工程および第２溝部形成工程を真空一貫で行う場合、当該二つの工程を一連の工程として行ってもよい。この場合、段階的に条件を変化させることにより第１溝部３５０から第２溝部３６０を形成してもよい。
以上の実施形態において、キャップ層として、メタルキャップ層３２６を例示した。キャップ層は、マスクとして機能する他の材料であってもよい。しかし、その他のキャップ層としては、たとえば、ＳｉＮ膜、ＳｉＣ膜などの絶縁膜、金属酸化膜であってもよい。これらの膜は、拡散防止膜としても機能することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 半導体装置
１００ 半導体基板
１１０ 素子分離領域
１２０ ソース領域
１３０ ドレイン領域
１４０ エクステンション領域
２１０ 下部層間絶縁層
２２０ ゲート絶縁層
２３０ ゲート電極
２４０ コンタクトプラグ
２６０ 側壁絶縁膜
２４２ バリアメタル層
３１０ 第１層間絶縁層
３２０ 配線
３２２ バリアメタル層
３２６ メタルキャップ層
３５０ 第１溝部
３５２ 底面
３６０ 第２溝部
４１０ 第２層間絶縁層
４１２ エアギャップ堆積部
４４０ ビア
４４２ バリアメタル層
５００ エアギャップ
５２０ 第１底面
５４２ 第１側面
５４４ 第２側面
５８０ 短絡部

Claims (20)

  1. 第１層間絶縁層と、
    前記第１層間絶縁層に複数設けられた配線と、
    前記第１層間絶縁層中のうち少なくとも一対の前記配線の間に設けられたエアギャップと、
    前記配線および前記第１層間絶縁層上に設けられ、前記エアギャップに第１底面が露出している第２層間絶縁層と、
    を備え、
    最も近い距離で隣接する前記一対の前記配線を第１配線としたとき、
    前記第１配線の間に位置する前記第１層間絶縁層の上端は、前記第１配線の側面に接し、
    前記第１底面は、前記第１配線の上面よりも下に位置しており、
    前記第１配線の間の幅をａ、前記第１層間絶縁層のうち前記第１底面が接する幅をｂとしたとき、
    ｂ／ａ≦０．５
    である半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１層間絶縁層の前記上端が前記第１配線に接する位置から、前記第１底面の下端までの深さをｃ（ｎｍ）としたとき、
    １０≦ｃ≦２５
    である半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第１層間絶縁層は、
    前記第１配線に接する第１側面と、
    前記エアギャップに露出し、当該エアギャップの底面と接する第２側面と、
    を有し、
    前記第１側面と前記第１配線の前記側面とのなす角度は、前記第２側面と前記第１配線の前記側面に平行な面とのなす角度よりも大きい半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置において、
    前記エアギャップは、平面視で前記一対の前記配線の中心に位置する半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記配線上に設けられ、平面視で前記配線と重なるように設けられ、少なくとも前記第１層間絶縁層と異なる材料により形成されたキャップ層をさらに備える半導体装置。
  6. 請求項１〜５のいずれか一項に記載の半導体装置において、
    前記第１層間絶縁層のうち前記配線と接する前記上端は、前記配線の前記上面よりも下に位置する半導体装置。
  7. 請求項１〜６のいずれか一項に記載の半導体装置において、
    前記エアギャップの底面は、前記配線の底面よりも下に位置する半導体装置。
  8. 請求項１〜７のいずれか一項に記載の半導体装置において、
    前記第１底面は、前記配線の高さの半分の位置よりも上に位置する半導体装置。
  9. 請求項１〜８のいずれか一項に記載の半導体装置において、
    前記第１層間絶縁層のうち前記配線の間に前記エアギャップが形成されていない領域が設けられている半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記エアギャップが形成されていない領域のうち前記配線の間の幅は、前記第１配線の間の幅の二倍以上である半導体装置。
  11. 請求項１〜１０のいずれか一項に記載の半導体装置において、
    平面視で前記配線の前記側面から前記第１底面の前記下端までの距離が１０ｎｍ以上２０ｎｍ以下である半導体装置。
  12. 請求項１〜１１のいずれか一項に記載の半導体装置において、
    前記第１層間絶縁層は、
    前記第１配線に接する第１側面と、
    前記エアギャップに露出し、当該エアギャップの底面と接する第２側面と、
    を有し、
    前記第１側面と前記第１配線の前記側面とのなす角度は、２０度以上４５度以下である半導体装置。
  13. 請求項１〜１２のいずれか一項に記載の半導体装置において、
    前記第１層間絶縁層は、
    前記第１配線に接する第１側面と、
    前記エアギャップに露出し、当該エアギャップの底面と接する第２側面と、
    を有し、
    前記第２側面と前記第１配線の前記側面に平行な面とのなす角度は、２０度以下である半導体装置。
  14. 請求項１〜１３のいずれか一項に記載の半導体装置において、
    前記一対の前記配線と前記第２層間絶縁層との間に酸化層をさらに備える半導体装置。
  15. 請求項１〜１４のいずれか一項に記載の半導体装置において、
    前記配線は、Ｃｕを含む半導体装置。
  16. 請求項１〜１５のいずれか一項に記載の半導体装置において、
    前記配線上に設けられ、平面視で前記配線と重なるように設けられたメタルキャップ層をさらに備え、
    前記メタルキャップ層は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｍｎ、ＣｏＷＰ、ＣｏＷＢ、Ｃｏ、ＮｉＢ、Ｗ、Ａｌまたはこれらの合金のいずれか一種を含む半導体装置。
  17. 請求項１〜１４のいずれか一項に記載の半導体装置において、
    前記配線は、ＡｌまたはＷを含む半導体装置。
  18. 請求項１〜１７のいずれか一項に記載の半導体装置において、
    前記第１配線の間の幅は、４０ｎｍ以下である半導体装置。
  19. 半導体基板上に第１層間絶縁層を形成する工程と、
    前記第１層間絶縁層に複数の配線溝を形成し、当該配線溝に金属を埋め込んで、複数の配線を形成する配線形成工程と、
    前記配線をマスクとして、前記第１層間絶縁層をエッチバックして、前記第１層間絶縁層のうち少なくとも一対の前記配線の間に、前記配線に接する第１側面と、前記第１側面に挟まれた底面とを有する第１溝部を形成する第１溝部形成工程と、
    異方性エッチングにより、少なくとも前記第１溝部のうち前記底面を選択的にエッチングして、前記第１層間絶縁層に第２溝部を形成する第２溝部形成工程と、
    前記配線および前記第１層間絶縁層上に第２層間絶縁層を形成するとともに、前記第２溝部の上部を埋め込んで前記第１層間絶縁層中のうち少なくとも一対の前記配線の間にエアギャップを形成する工程と、
    を備える半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法において、
    前記配線形成工程の後で前記第１溝部形成工程の前において、前記配線上にメタルキャップ層を選択的に成長させるメタルキャップ層形成工程をさらに備え、
    前記第１溝部形成工程において、
    前記配線および前記メタルキャップ層をマスクとして前記第１溝部を形成する半導体装置の製造方法。
JP2012026990A 2012-02-10 2012-02-10 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5898991B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012026990A JP5898991B2 (ja) 2012-02-10 2012-02-10 半導体装置および半導体装置の製造方法
TW102100545A TW201349411A (zh) 2012-02-10 2013-01-08 半導體裝置及半導體裝置的製造方法
US13/754,014 US8872304B2 (en) 2012-02-10 2013-01-30 Semiconductor device and method of manufacturing the same
CN2013100488966A CN103247597A (zh) 2012-02-10 2013-02-07 半导体器件及其制造方法
US14/490,011 US9379055B2 (en) 2012-02-10 2014-09-18 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026990A JP5898991B2 (ja) 2012-02-10 2012-02-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013165147A true JP2013165147A (ja) 2013-08-22
JP5898991B2 JP5898991B2 (ja) 2016-04-06

Family

ID=48926999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026990A Expired - Fee Related JP5898991B2 (ja) 2012-02-10 2012-02-10 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8872304B2 (ja)
JP (1) JP5898991B2 (ja)
CN (1) CN103247597A (ja)
TW (1) TW201349411A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017501591A (ja) * 2013-12-16 2017-01-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 処理システムを使用した空隙構造の組込
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
WO2020004065A1 (ja) * 2018-06-27 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
JP2022543461A (ja) * 2019-09-26 2022-10-12 レイセオン カンパニー 改善されたゲート構造を有する電界効果トランジスタ
JP7419476B2 (ja) 2018-01-11 2024-01-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165824B2 (en) * 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
US9349686B2 (en) 2014-03-12 2016-05-24 Qualcomm Incorporated Reduced height M1 metal lines for local on-chip routing
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10256296B2 (en) 2015-11-24 2019-04-09 International Business Machines Corporation Middle-of-line (MOL) capacitance reduction for self-aligned contact in gate stack
KR102616823B1 (ko) * 2015-12-16 2023-12-22 삼성전자주식회사 반도체 장치
US9653348B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10504915B2 (en) * 2016-03-03 2019-12-10 Toshiba Memory Corporation Integrated circuit device having an air gap between interconnects and method for manufacturing the same
KR102645957B1 (ko) * 2016-03-22 2024-03-08 삼성전자주식회사 반도체 장치 및 그의 제조 방법
US9837355B2 (en) 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
US9859212B1 (en) * 2016-07-12 2018-01-02 International Business Machines Corporation Multi-level air gap formation in dual-damascene structure
KR20180061473A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102503941B1 (ko) 2017-12-07 2023-02-24 삼성전자주식회사 반도체 장치
JP2019121640A (ja) 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
CN108550564A (zh) * 2018-06-12 2018-09-18 长江存储科技有限责任公司 形成导电互连结构的方法、导电互连结构以及三维存储器
US10727123B2 (en) 2018-06-18 2020-07-28 International Business Machines Corporation Interconnect structure with fully self-aligned via pattern formation
US10818541B2 (en) * 2018-12-27 2020-10-27 Nanya Technology Corporation Semiconductor structure
KR20210048700A (ko) 2019-10-24 2021-05-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11508615B2 (en) * 2020-07-30 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US20230016154A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure with interconnect structure having air gap
CN115513171A (zh) * 2022-10-25 2022-12-23 长鑫存储技术有限公司 半导体结构及其制造方法、存储系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284592A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置の製造方法
JP2005044969A (ja) * 2003-07-28 2005-02-17 Toshiba Corp 絶縁構造体、半導体装置、及び半導体装置の製造方法
JP2008277437A (ja) * 2007-04-26 2008-11-13 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US6881668B2 (en) * 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
DE102004050391B4 (de) * 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
KR100782487B1 (ko) * 2006-08-21 2007-12-05 삼성전자주식회사 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들
US7759241B2 (en) * 2006-09-15 2010-07-20 Intel Corporation Group II element alloys for protecting metal interconnects
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284592A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置の製造方法
JP2005044969A (ja) * 2003-07-28 2005-02-17 Toshiba Corp 絶縁構造体、半導体装置、及び半導体装置の製造方法
JP2008277437A (ja) * 2007-04-26 2008-11-13 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017501591A (ja) * 2013-12-16 2017-01-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 処理システムを使用した空隙構造の組込
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP7419476B2 (ja) 2018-01-11 2024-01-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
TWI823955B (zh) * 2018-06-27 2023-12-01 日商索尼半導體解決方案公司 半導體裝置及半導體裝置之製造方法
JPWO2020004065A1 (ja) * 2018-06-27 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
US11515351B2 (en) 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
JP7274477B2 (ja) 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
CN112219274A (zh) * 2018-06-27 2021-01-12 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法
WO2020004065A1 (ja) * 2018-06-27 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
US11901392B2 (en) 2018-06-27 2024-02-13 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
JP2022543461A (ja) * 2019-09-26 2022-10-12 レイセオン カンパニー 改善されたゲート構造を有する電界効果トランジスタ
JP7475429B2 (ja) 2019-09-26 2024-04-26 レイセオン カンパニー 改善されたゲート構造を有する電界効果トランジスタ

Also Published As

Publication number Publication date
US20130207269A1 (en) 2013-08-15
US8872304B2 (en) 2014-10-28
US9379055B2 (en) 2016-06-28
CN103247597A (zh) 2013-08-14
JP5898991B2 (ja) 2016-04-06
TW201349411A (zh) 2013-12-01
US20150004782A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP5898991B2 (ja) 半導体装置および半導体装置の製造方法
US11011421B2 (en) Semiconductor device having voids and method of forming same
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US8709942B2 (en) Methods for fabricating semiconductor devices
CN106033741B (zh) 金属内连线结构及其制作方法
US8404580B2 (en) Methods for fabricating semiconductor devices
US9633949B2 (en) Copper etching integration scheme
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
US10777449B2 (en) Methods of manufacturing semiconductor devices
US20220367355A1 (en) Methods for Reducing Dual Damascene Distortion
CN107958888B (zh) 存储器元件及其制造方法
TW569387B (en) Semiconductor device with multilayer interconnection structure and method of manufacturing the same
JP2013229503A (ja) 半導体装置及びその製造方法
JP5303139B2 (ja) 半導体装置及びその製造方法
US7585723B2 (en) Method for fabricating capacitor
US7939855B2 (en) Semiconductor device
KR100776141B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100703097B1 (ko) 반도체 장치
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20020054709A (ko) 반도체 소자의 다층 배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5898991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees