TWI823955B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI823955B
TWI823955B TW108121595A TW108121595A TWI823955B TW I823955 B TWI823955 B TW I823955B TW 108121595 A TW108121595 A TW 108121595A TW 108121595 A TW108121595 A TW 108121595A TW I823955 B TWI823955 B TW I823955B
Authority
TW
Taiwan
Prior art keywords
wiring
inter
layer
insulating layer
semiconductor device
Prior art date
Application number
TW108121595A
Other languages
English (en)
Other versions
TW202015207A (zh
Inventor
羽根田雅希
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202015207A publication Critical patent/TW202015207A/zh
Application granted granted Critical
Publication of TWI823955B publication Critical patent/TWI823955B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明提供一種進一步降低以任意之配置設置之配線之配線間電容的半導體裝置。本發明之半導體裝置(1)具備：第1配線間絕緣層(120)，其設置於基板(100)上，且在與前述基板為相反側具有凹部；第1配線層(130)，其設置於前述第1配線間絕緣層之前述凹部之內部；密封膜(140)，其沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置；第2配線間絕緣層(220)，其在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置，且與前述凹部對向之面為平坦；及空隙(150)，其設置於前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間。

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置及半導體裝置之製造方法。
近年來，伴隨著半導體裝置之配線之微細化，增大使半導體裝置之動作速度降低之配線延遲。具體而言，因伴隨著微細化，配線之剖面積變小，配線電阻增加，而與配線電阻及配線間電容之積成正比之延遲(也稱為RC延遲)增大。
因而，為了降低配線間電容，而業界探討使配線間進一步低介電常數化。具體而言，業界探討藉由去除配線間之絕緣材料，將配線間設為相對介電常數為1之空隙(也稱為氣隙)，而進一步減小配線間之介電常數。
例如，在以下之非專利文獻1中曾揭示藉由利用CVD(Chemical Vapor Deposition，化學汽相沈積)等之非保形之堆積成膜，在配線間之空間由堆積物埋入前以堆積物封閉配線上部，而在配線間形成空隙之方法。 [先前技術文獻] [非專利文獻]
非專利文獻1：費休人等，「用於14 nm高產量製造之具有多層氣隙及三金屬-絕緣體-金屬電容器之低-k互連堆疊」，2015 IEEE國際互連技術會議及2015 IEEE高級金屬化材料會議(IITC/MAM），2015年
[發明所欲解決之問題]
然而，在非專利文獻1所揭示之技術中，因隨著配線間之距離變長，配線間之空間形成為由堆積物填埋，而難以在配線間形成空隙。因而，要求可在不依賴於配線間之距離下於任意之配置之配線間形成空隙之技術。
因而，在本發明中提議一種可降低以任意之配置設置之配線之配線間電容的新穎且經改良之半導體裝置及半導體裝置之製造方法。 [解決問題之技術手段]
根據本發明提供一種半導體裝置，其具備：第1配線間絕緣層，其設置於基板上，且在與前述基板為相反側具有凹部；第1配線層，其設置於前述第1配線間絕緣層之前述凹部之內部；密封膜，其沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置；第2配線間絕緣層，其在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置，且與前述凹部對向之面為平坦；及空隙，其設置於前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間。
又，根據本發明提供一種半導體裝置之製造方法，其包含：在基板上形成在與前述基板為相反側將第1配線層埋入之第1配線間絕緣層；在前述第1配線間絕緣層形成凹部，而在前述凹部之內部使前述第1配線層露出；沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置密封膜；及在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置與前述凹部對向之面為平坦之第2配線間絕緣層，且在前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間形成空隙。
根據本發明，藉由使第1配線間絕緣層之凹凸面與第2配線間絕緣層之平坦面貼合，而可將第1配線間絕緣層之凹部之內部設為空隙。因而，在半導體裝置1中，可將在第1配線間絕緣層之凹部之內部以任意之配置設置之第1配線層之周圍設為空隙。 [發明之效果]
如以上所說明般，根據本發明可提供一種進一步降低以任意之配置設置之配線之配線間電容之半導體裝置。
此外，上述之效果不一定為限定性效果，本發明可發揮上述之效果，且可發揮本說明書所示之任一效果、或發揮根據本說明書可掌握之其他之效果來取代上述之效果。
以下，一面參照附圖一面針對本發明之較佳之實施形態詳細地進行說明。此外，在本說明書及圖式中，針對實質上具有同一功能構成之構成要素，藉由賦予同一符號而省略重複說明。
於在以下之說明中參照之各圖式中，有為了便於說明而將一部分構成構件之大小誇張性表現之情形。因而，在各圖式中圖示之構成構件彼此之相對性大小不一定正確地表現實際之構成構件彼此之大小關係。又，在以下之說明中，有將基板或層所積層之方向表示為上方向之情形。
此外，說明按照以下之順序進行。 1.第1實施形態 1.1.半導體裝置之構造例 1.2.半導體裝置之製造方法 1.3.半導體裝置之變化例 2.第2實施形態 2.1.固體攝像裝置之第1構造例 2.2.固體攝像裝置之第2構造例 2.3.固體攝像裝置之第3構造例 2.4.固體攝像裝置之第4構造例 3.應用例
＜1.第1實施形態＞ (1.1.半導體裝置之構造例) 首先，參照圖1及圖2，針對本發明之第1實施形態之半導體裝置之構造例進行說明。圖1係示意性顯示本發明之第1實施形態之半導體裝置之構造例的縱剖視圖。
如圖1所示，半導體裝置1具備：基板100、層間絕緣膜110、第1配線間絕緣層120、第1配線層130、障壁層131、覆蓋層132、密封膜140、第2配線間絕緣層220、及層間絕緣膜211、212。在半導體裝置1中藉由第2配線間絕緣層220之平坦面與第1配線間絕緣層120及第1配線層130之凹凸形狀而形成有空隙150。
基板100係供設置半導體裝置1之各構成之支持體。具體而言，基板100若為具有剛性且表面平坦之板狀構件，則可使用周知之基板，可使用各種玻璃基板、樹脂基板、或半導體基板等。例如，基板100既可為由高應變點玻璃、鈉玻璃、硼矽酸玻璃、藍寶石玻璃或石英玻璃等形成之玻璃基板，也可為由聚甲基丙烯酸甲酯、聚乙烯醇、聚醯亞胺或聚碳酸酯等樹脂形成之樹脂基板，還可為由Si、Ge、GaAs、GaN或SiC等形成之半導體基板。
層間絕緣膜110設置於基板100上，將基板100及第1配線層130相互分離。具體而言，在基板100係半導體基板時，層間絕緣膜110將形成於基板100之電晶體等之各種元件與第1配線層130以不會導通之方式電性絕緣。又，層間絕緣膜110可為了基板100之表面形狀不會對形成於層間絕緣膜110上之各構成產生之影響而設置。例如，層間絕緣膜110可由摻碳SiO2 或多孔質二氧化矽等之低介電常數材料(所謂之低-k材料)、SiO2 、SiCN、SiN、SiOC或SiOCN等之絕緣材料構成。
此外，在基板100係半導體基板時，在基板100與第1配線層130之間產生寄生電容。為了降低此寄生電容，而層間絕緣膜110可由低介電常數材料(所謂之低-k材料)構成。
第1配線間絕緣層120係由絕緣材料構成，且設置於層間絕緣膜110上。第1配線間絕緣層120藉由支持第2配線間絕緣層220而形成半導體裝置1之積層構造。又，在第1配線間絕緣層120形成有將第1配線層130包含於內部之凹部，第1配線間絕緣層120藉由在該凹部之側壁支持第2配線間絕緣層220而在該凹部之內部形成空隙150。藉此，第1配線間絕緣層120因可將第1配線層130之周圍設為相對介電常數為1之空隙150，而可降低第1配線層130之配線間電容。
第1配線間絕緣層120例如可由摻碳SiO2 或多孔質二氧化矽等之低介電常數材料(所謂之低-k材料)、SiO2 或SiOC等之絕緣材料構成。惟，為了降低第1配線層130之配線間電容，而第1配線間絕緣層120較佳為由低介電常數材料(所謂之低-k材料)、SiO2 或SiOC等之相對介電常數為低之絕緣材料構成。
第1配線層130係電性連接半導體裝置1中所含之各元件之配線，以埋入第1配線間絕緣層120之內部之方式設置有複數個。具體而言，第1配線層130在形成於第1配線間絕緣層120之凹部之內部以任意之配置設置，且設置為自形成於第1配線間絕緣層120之凹部之底面凸起。在第1配線層130之周圍設置有由第1配線間絕緣層120之凹部與第2配線間絕緣層220形成之空隙150。藉此，因可將第1配線層130之配線間設為相對介電常數為1之空隙150，而可降低第1配線層130之配線間電容。
因第1配線層130以埋入第1配線間絕緣層120之內部之方式設置，而第1配線層130之高度為第1配線間絕緣層120之高度以下。因而，可能在一部分之第1配線層130上，於與設置於第2配線間絕緣層220之表面之層間絕緣膜212之間設置有空隙150。此時，可進一步降低第1配線層130之配線間電容。另一方面，在與第2配線間絕緣層220之表面之層間絕緣膜212相接之第1配線層130更多時，可進一步提高半導體裝置1之整體上之機械強度。
第1配線層130係由導電材料構成，例如可由銅(Cu)、鋁(AI)、釕(Ru)或鈷(Co)、或該等金屬之合金(例如Cu-Mn合金或Al-Cu合金等)構成。例如，在第1配線層130由銅(Cu)或銅合金構成時，第1配線層130利用鑲嵌法容易以埋入第1配線間絕緣層120之內部之方式形成。
障壁層131係由對於原子之障壁性為高之金屬構成，且設置於第1配線層130之上表面(亦即朝向第2配線間絕緣層之側之面)以外之表面。更具體而言，障壁層131在製造工序中設置於第1配線層130與第1配線間絕緣層120接觸之表面，而防止構成第1配線層130之導電材料朝第1配線間絕緣層120擴散。障壁層131例如可由鉭(Ta)、鈦(Ti)、錳(Mn)、釕(Ru)或鈷(Co)、或該等金屬之氮化物或氧化物構成。障壁層131係由與構成第1配線層130及第1配線間絕緣層120之材料不反應且與該等材料之密接性為高之金屬材料形成。
覆蓋層132係由水分或氧等之透過性為低之材料構成，且設置於第1配線層130及第1配線間絕緣層120上。具體而言，覆蓋層132設置於與第2配線間絕緣層220介隔著層間絕緣膜212相接之第1配線層130之上表面、及第1配線間絕緣層120之凹部之側壁之上表面。亦即，覆蓋層132可設置於第1配線層130或第1配線間絕緣層120與第2配線間絕緣層220介隔著層間絕緣膜212相接之區域。覆蓋層132在製造工序中可防止第1配線層130及第1配線間絕緣層120因被水分或氧等氧化而特性、可靠性及密接性降低。
覆蓋層132例如可以SiO2 、SiC、SiCN、SiOC、SiON或AlN等構成為單層膜或積層膜。覆蓋層132既可由與後述之密封膜140相同之材料構成，也可由與密封膜140不同之材料構成。
密封膜140係由水分或氧等之透過性為低之材料構成，且沿第1配線層130及第1配線間絕緣層120之凹凸形狀設置。具體而言，密封膜140設置於第1配線間絕緣層120之凹部之內部表面、設置於該凹部之內部之第1配線層130之表面、及覆蓋層132之上表面。密封膜140可防止因第1配線層130被殘存於空隙150之水分或氧等氧化而第1配線層130之電阻增加，或第1配線層130之可靠性降低。密封膜140例如可以SiO2 、SiC、SiCN、SiOC、SiON或AlN等構成為單層膜或積層膜。
空隙150設置於由第1配線間絕緣層120及第1配線層130之凹凸形狀與第2配線間絕緣層220之平坦面形成之空間。空隙150之內部例如既可為真空，也可包含大氣，還可封入氮等之惰性氣體。
第2配線間絕緣層220係由絕緣材料構成，且介隔著覆蓋層132、密封膜140及層間絕緣膜212設置於第1配線間絕緣層120上。具體而言，第2配線間絕緣層220藉由與第1配線間絕緣層120之凹部對向之面為平坦，且在第1配線間絕緣層120上呈層狀積層，而在與第1配線間絕緣層120之凹部之間形成空隙150。亦即，第2配線間絕緣層220設置為藉由平坦地設置於第1配線間絕緣層120之凹部之側壁之上表面而在該凹部形成蓋。藉此，第2配線間絕緣層220可在第1配線間絕緣層120之凹部之內部形成相對介電常數為1之空隙150。此處，第2配線間絕緣層220之面為平坦可表示在第2配線間絕緣層220之該面不設置凹部、凸部或構造體。
第2配線間絕緣層220例如可由摻碳SiO2 或多孔質二氧化矽等之低介電常數材料(所謂之低-k材料)、SiO2 或SiOC等之絕緣材料構成。惟，當在第2配線間絕緣層220之內部設置有配線層時，第2配線間絕緣層220為了降低該配線層之配線間電容，而較佳為以低介電常數材料(所謂之低-k材料)、SiO2 或SiOC等之相對介電常數為低之絕緣材料構成。此外，第2配線間絕緣層220既可由與第1配線間絕緣層120相同之材料形成，也可由不同之材料形成。
層間絕緣膜211、212係由絕緣材料構成，且分別設置於第2配線間絕緣層220之兩主面。層間絕緣膜211、212例如發揮提高第2配線間絕緣層220與其他層(例如密封膜140)之接合強度之功能、或對上層或下層之構件進行蝕刻加工時之擋止件功能等。此外，可根據情況不設置層間絕緣膜211、212之兩者或任一者。
層間絕緣膜211、212例如可由摻碳SiO2 或多孔質二氧化矽等之低介電常數材料(所謂之低-k材料)、SiO2 、SiCN、SiN、SiOC或SiOCN等之絕緣材料構成。在層間絕緣膜211、212由低介電常數材料(所謂之低-k材料)形成時，層間絕緣膜211、212可進一步降低半導體裝置1之寄生電容。又，在層間絕緣膜211、212由矽氧化膜或矽氮化膜(例如SiO2 、SiCN、SiN、SiOC或SiOCN等)形成時，層間絕緣膜211、212可進一步提高第1配線間絕緣層120與第2配線間絕緣層220之接合強度。層間絕緣膜211、212既可由互為相同之材料形成，也可由不同之材料形成。又，層間絕緣膜211、212既可由與層間絕緣膜110、第2配線間絕緣層220或第1配線間絕緣層120相同之材料形成，也可由不同之材料形成。
根據此構造，半導體裝置1藉由使第1配線間絕緣層120之凹凸面與第2配線間絕緣層220之平坦面積層，而可將第1配線間絕緣層120之凹部之內部設為空隙150。因而，在半導體裝置1中，在設置於第1配線間絕緣層120之凹部之空隙150中形成有第1配線層130。因而，半導體裝置1因即便在第1配線層130以任意之配置形成時，亦可將第1配線層130之周圍設為相對介電常數為1之空隙150，而可降低第1配線層130之配線間電容。
又，半導體裝置1可在第1配線層130上沿第1配線層130之凹凸形狀形成密封膜140。因而，半導體裝置1防止第1配線層130相對於空隙150露出，而可防止第1配線層130被空隙150中可能包含之氧或水分氧化。藉此，半導體裝置1可防止因氧化而第1配線層130之電阻增加，或第1配線層130與第1配線間絕緣層120之密接性降低。
此外，在基板100為半導體基板時，第1配線層130可經由形成於層間絕緣膜110之貫通孔與形成於基板100之電晶體等之各種元件電性連接。針對此半導體裝置1A之構造，參照圖2進行說明。圖2係示意性顯示在層間絕緣膜110形成有貫通孔160時之半導體裝置1A之構造例之縱剖視圖。
如圖2所示，貫通孔160設置為自第1配線層130下貫通第1配線間絕緣層120及層間絕緣膜110而到達基板100。藉此，貫通孔160可電性連接設置於基板100之各種元件與第1配線層130。貫通孔160只要可基於設置於基板100之各種元件、及第1配線層130之配置適宜地設置即可，貫通孔160之數目及配置無特別限定。貫通孔160係由導電材料構成，例如可由銅(Cu)、鋁(Al)、鎢(W)、鉭(Ta)、鈦(Ti)、釕(Ru)或鈷(Co)、或該等金屬之合金構成。
貫通孔160在圖2以外之圖式所示之半導體裝置1中未圖示，但應瞭解在該等圖式所示之半導體裝置1中也可設置電性連接設置於基板100之各種元件與第1配線層130之貫通孔160。
(1.2.半導體裝置之製造方法例) 其次，參照圖3～圖4D，針對本實施形態之半導體裝置1之製造方法之一例進行說明。
首先，參照圖3，針對本實施形態之半導體裝置1之製造方法之概要進行說明。圖3係說明本實施形態之半導體裝置1之製造方法之概要的示意性縱剖視圖。
如圖3所示，半導體裝置1可藉由使複數個基板貼合而形成。具體而言，首先，準備設置有層間絕緣膜110、第1配線間絕緣層120、第1配線層130、障壁層131、覆蓋層132及密封膜140之基板100、及設置有第2配線間絕緣層220、及層間絕緣膜211、212之對向基板200。其次，藉由以第1配線間絕緣層120及第1配線層130與第2配線間絕緣層220相互對向之方式使基板100與對向基板200貼合，而可形成半導體裝置1。
此時，在基板100之第1配線間絕緣層120之貼合面形成有凹部，對向基板200之第2配線間絕緣層220之貼合面為平坦。因而，半導體裝置1可在第1配線間絕緣層120及第2配線間絕緣層220之貼合面形成空隙150。
繼而，參照圖4A～圖4D，針對本實施形態之半導體裝置1之製造方法之細節進行說明。圖4A～圖4D係說明本實施形態之半導體裝置1之製造方法之各工序的示意性縱剖視圖。
首先，如圖4A所示，當在基板100上形成層間絕緣膜110及第1配線間絕緣層120後，利用鑲嵌法形成被埋入第1配線間絕緣層120之第1配線層130，且形成覆蓋層132。
具體而言，利用CVD(Chemical Vapor Deposition，化學汽相沈積)等，將層間絕緣膜110及第1配線間絕緣層120依次成膜於基板100上。基板100例如可為矽基板。層間絕緣膜110例如可由SiO2 形成，第1配線間絕緣層120可由低介電常數材料(所謂之低-k材料)形成。
其次，利用微影術等在第1配線間絕緣層120形成開口，於在該開口之內部形成有障壁層131後，以將該開口埋入之方式將銅(Cu)等之導電材料成膜。之後，藉由以CMP(Chemical Mechanical Polish，化學機械研磨)或全面回蝕等去除形成於開口以外之第1配線間絕緣層120上之銅(Cu)等之導電材料而平坦化，而形成第1配線層130。繼而，在被平坦化之第1配線間絕緣層120及第1配線層130上形成覆蓋層132。障壁層131例如可由氮化鉭(TaN)或氮化鈦(TiN)等形成。且，覆蓋層132可由上述之材料形成。
繼而，如圖4B所示，在覆蓋層132上形成經圖案化之遮罩層151。
具體而言，利用微影術等以覆蓋未設置空隙150之區域之方式形成經圖案化(亦即使設置有空隙150之區域開口)之遮罩層151。遮罩層151例如既可為光阻劑等，也可為氧化膜或氮化膜等之硬遮罩與光阻劑之積層體。
此外，遮罩層151既可設置於第1配線間絕緣層120上之區域，也可設置於第1配線層130上之區域。在第1配線間絕緣層120上設置有遮罩層151之區域間之區域為在第1配線間絕緣層120形成有凹部之區域。又，於在第1配線層130上設置有遮罩層151之區域中，形成有電性連接在後段之工序中形成於第2配線間絕緣層220之配線與第1配線層130之貫通孔。
其次，如圖4C所示，在藉由選擇性去除第1配線層130之周圍之第1配線間絕緣層120，而第1配線間絕緣層120形成凹部153後，在第1配線層130及第1配線間絕緣層120上形成密封膜140。
具體而言，藉由利用圖4B所示之遮罩層151進行蝕刻，而去除未由遮罩層151覆蓋之區域之第1配線間絕緣層120及第1配線層130，從而在第1配線間絕緣層120形成凹部。此時，藉由以第1配線間絕緣層120之蝕刻速率大於第1配線層130之蝕刻速率之方式進行蝕刻，而可選擇性去除第1配線層130之周圍之第1配線間絕緣層120。形成於第1配線間絕緣層120之凹部之深度例如可設為30 nm～400 nm。又，之後，可進行去除覆蓋層132之整體或一部分之層之工序。
繼而，在第1配線層130及第1配線間絕緣層120上，沿第1配線層130及第1配線間絕緣層120之凹凸形狀保形地形成密封膜140。此保形之成膜例如可藉由利用CVD、ALD(Atomic Layer Deposition，原子層沈積)或p-CVD(電漿CVD)等而進行。
繼而，如圖4D所示，藉由使積層有層間絕緣膜211、第2配線間絕緣層220及層間絕緣膜212之對向基板200貼合於第1配線層130及第1配線間絕緣層120，而在第1配線層130之周圍形成空隙150。
具體而言，首先，利用CVD等，在對向基板200上依次積層層間絕緣膜211、第2配線間絕緣層220及層間絕緣膜212。對向基板200例如可為矽基板。第2配線間絕緣層220可由低介電常數材料(所謂之低-k材料)形成，層間絕緣膜211、212例如可由SiO2 形成。
其次，以形成有凹部之第1配線間絕緣層120與一個主面為平坦之第2配線間絕緣層220相互對向之方式使基板100與對向基板200貼合。藉此，可在第1配線間絕緣層120及第2配線間絕緣層220之間形成空隙150。
此外，可在使基板100與對向基板200貼合之工序前，對基板100或對向基板200之貼合面進行電漿照射或水分噴射等。藉此，藉由使作為基板100及對向基板200之接合面之密封膜140及層間絕緣膜212活化，而可提高接合強度。且，使基板100與對向基板200貼合之工序可在真空中進行。藉此，因可減少殘存於空隙150之氧或水分，而可進一步抑制第1配線層130被氧化。進而，亦可在使基板100與對向基板200貼合之工序後進行熱處理工序。藉此，可進一步提高作為基板100及對向基板200之接合面之密封膜140及層間絕緣膜212之接合強度。
在圖4D所示之工序後，藉由自層間絕緣膜211剝離對向基板200，而可形成圖1所示之半導體裝置1。具體而言，可利用全面蝕刻或背面研磨等自層間絕緣膜211去除或剝離對向基板200。
在以上之製造方法中，因作為對向基板200之貼合面之第2配線間絕緣層220或層間絕緣膜212係平坦且為絕緣性，故而可在不考量與第1配線層130之對準下使對向基板200與基板100貼合。因而，根據此製造方法，可以更高之生產效率製造半導體裝置1。
(1.3.半導體裝置之變化例) 繼而，參照圖5A～圖5C，針對本實施形態之半導體裝置1之變化例進行說明。圖5A～圖5C係示意性顯示第1～第3變化例之半導體裝置之構造例之縱剖視圖。
(第1變化例) 如圖5A所示，第1變化例之半導體裝置2A在第2配線間絕緣層220之內部設置有第2配線層230，且藉由貫通孔235而電性連接第2配線層230及第1配線層130之點與半導體裝置1不同。根據第1變化例之半導體裝置2A，可將配線之引繞設為更多層化。
具體而言，第2配線層230以埋入與第2配線間絕緣層220之與第1配線間絕緣層120之凹部對向之面為對向之面側之方式設置。第2配線層230無特別限制，可以任意之配置形成。第2配線層230係由導電材料構成，例如可由銅(Cu)、鋁(Al)、釕(Ru)或鈷(Co)、或該等金屬之合金(例如Cu-Mn合金或Al-Cu合金等)構成。例如，在第2配線層230由銅(Cu)或銅合金構成時，第2配線層230利用鑲嵌法可容易以被埋入第2配線間絕緣層220之內部之方式形成。
障壁層231係由對於原子之障壁性為高之金屬構成，且設置於第2配線層230及第2配線間絕緣層220接觸之面之第2配線層230之表面。覆蓋層232係由水分或氧等之透過性為低之材料構成，且設置於第2配線層230及第2配線間絕緣層220上。針對障壁層231及覆蓋層232之功能及材料，由於與障壁層131及覆蓋層132實質上同樣，故省略此處之說明。
貫通孔235設置為自第2配線層230下貫通第2配線間絕緣層220、層間絕緣膜212、密封膜140及覆蓋層132而到達第1配線層130。藉此，貫通孔235可電性連接第1配線層130與第2配線層230。貫通孔235設置於第1配線層130介隔著層間絕緣膜212、密封膜140及覆蓋層132與第2配線間絕緣層220相接之區域。在第1配線層130與第2配線間絕緣層220相接之區域中，因在第1配線層130及第2配線間絕緣層220間未形成空隙150，而可更容易地形成貫通孔235。
此外，針對其他之各構成，由於與參照圖1所說明之半導體裝置1之各構成實質上同樣，故省略此處之說明。
根據此半導體裝置2A，可將配線之引繞設為更多層化。
(第2變化例) 如圖5B所示，第2變化例之半導體裝置2B進一步重複形成在凹部之內部形成有第1配線層130及空隙150之第1配線間絕緣層120之點與半導體裝置2A不同。根據第2變化例之半導體裝置2B，可降低形成為複數層之配線各者之配線間電容。
具體而言，在第1配線間絕緣層120上介隔著層間絕緣膜312設置有第3配線間絕緣層320，藉由第3配線間絕緣層320之平坦面、及第1配線間絕緣層120之凹部而形成有空隙150。又，在第3配線間絕緣層320設置有第3配線層330、障壁層331、覆蓋層332及密封膜340，藉由該等構成而與第1配線間絕緣層120同樣地形成有空隙350。在圖5B所示之半導體裝置2B中，第1配線層130及第3配線層330之配置形成為相同，但第1配線層130及第3配線層330可為相互獨立之配置。
第3配線層330藉由自第3配線層330下貫通第3配線間絕緣層320、層間絕緣膜312、密封膜140及覆蓋層132而設置之貫通孔325，而與第1配線層130電性連接，且藉由自第2配線層230下貫通第2配線間絕緣層220、層間絕緣膜212、密封膜340及覆蓋層332而設置之貫通孔225，而與第2配線層230電性連接。藉此，可將在配線間設置有空隙150、350之第1配線層130以及第3配線層330、及第2配線層230相互電性連接。
此外，針對第3配線間絕緣層320、第3配線層330、障壁層331、覆蓋層332、密封膜340及貫通孔335之各構成，因與第1配線間絕緣層120、第1配線層130、障壁層131、覆蓋層132、密封膜140及貫通孔235之各構成實質上同樣，而省略此處之說明。
根據此半導體裝置2B，可降低形成為複數層之配線各者之配線間電容。
(第3變化例) 如圖5C所示，第3變化例之半導體裝置2C形成有第5配線間絕緣層520、第5配線層530、第4配線間絕緣層420及第4配線層430等，且進一步貼合有形成有具有特定之功能之電路的半導體基板500之點與半導體裝置2B不同。根據第3變化例之半導體裝置2C，在積層有形成有具有不同之功能之電路之基板的積層型半導體裝置中可降低配線間電容。例如，可行的是，在基板100中設置排列有複數個像素之像素電路，在半導體基板500中設置對在像素部被光電轉換之像素信號予以資訊處理之邏輯電路。
在半導體基板500中形成有電晶體等之各種元件。半導體基板500可由Si、Ge、GaAs、GaN或SiC等形成。
半導體基板500之積層構造可為任何積層構造。例如，可行的是，在半導體基板500上介隔著層間絕緣膜511設置第5配線間絕緣層520，以被埋入第5配線間絕緣層520之內部之方式設置第5配線層530，在第5配線層530及第5配線間絕緣層520上介隔著覆蓋層513設置第4配線間絕緣層410，以被埋入第4配線間絕緣層410之方式設置第4配線層430。此時，可在第5配線層530與第5配線間絕緣層520之接觸面、及第4配線層430與第4配線間絕緣層420之接觸面分別設置障壁層531、431。
此處，第4配線層430以露出於第4配線間絕緣層420之表面之方式設置，同樣地，第2配線層230以露出於第2配線間絕緣層220之表面之方式設置。藉此，第2配線層230及第4配線層430藉由利用熱處理等將相互露出於表面之導電材料彼此(例如銅或銅合金)接合而可形成電性連接。藉此，因即便在第2配線層230及第4配線層430間不形成貫通孔等，亦可電性連接第2配線層230及第4配線層430，而可將半導體裝置2C之製造工序進一步簡略化。
此外，因第4配線間絕緣層420及第5配線間絕緣層520與第1配線間絕緣層120實質上同樣，第4配線層430及第5配線層530與第1配線層130實質上同樣，層間絕緣膜511與層間絕緣膜312實質上同樣，覆蓋層512與覆蓋層132實質上同樣，障壁層431、531與障壁層131實質上同樣，而省略此處之說明。
根據此半導體裝置2C，在積層型半導體裝置中，藉由形成空隙150、350而可降低配線之配線間電容。
＜2.第2實施形態＞ (2.1.固體攝像裝置之第1構造例) 其次，參照圖6A～圖7B，針對本發明之第2實施形態之固體攝像裝置之第1構造例進行說明。圖6A係示意性顯示本實施形態之固體攝像裝置之第1構造例之縱剖視圖。圖6B係示意性顯示本實施形態之固體攝像裝置之像素電路之說明圖。圖7A及圖7B係示意性顯示本實施形態之固體攝像裝置之第1構造例之平面配置的平面剖視圖。
如圖6A所示，固體攝像裝置10係藉由在矽基板等之半導體基板700上積層有層間絕緣膜710、737、757、及配線間絕緣層720、730、740、750、760而構成。在配線間絕緣層720、730、740、750中分別設置有由銅或銅合金等形成之配線層723、733、743、753。配線層723、733、743、753例如藉由分別貫通配線間絕緣層730、740、750之貫通孔732、742、752而電性連接。此外，可在配線層723、733、743、753與配線間絕緣層720、730、740、750之接觸面設置障壁層721、731、741、751，可在配線層733、753之上表面設置覆蓋層736、756。
在半導體基板700形成有光電二極體(未圖示)、電源(未圖示)、及浮動擴散711等，在半導體基板700上形成有包含傳送電晶體、重置電晶體、放大電晶體及選擇電晶體等之複數個電晶體712。亦即，在半導體基板700設置有固體攝像裝置10之像素部。固體攝像裝置10之像素部例如可具備圖6B所示之像素電路。
具體而言，如圖6B所示，本實施形態之固體攝像裝置10具有複數個像素12具有規則性地二維排列而成之攝像部13(所謂之像素部)、配置於攝像部13之周邊之周邊電路、亦即垂直驅動部14、水平傳送部15及輸出部16而構成。像素12可分別由1個光電二極體PD、浮動擴散FD、以及傳送電晶體Tr1、重置電晶體Tr2、放大電晶體Tr3、及選擇電晶體Tr4之4個電晶體構成。此外，浮動擴散FD、以及傳送電晶體Tr1、重置電晶體Tr2、放大電晶體Tr3、及選擇電晶體Tr4之4個電晶體可不一定設置於與光電二極體PD相同之基板。例如，可行的是，浮動擴散FD、及4個電晶體之全部或一部分設置於與設置有光電二極體PD之基板不同之基板。
光電二極體PD係藉由對入射光予以光電轉換而產生信號電荷之光電轉換元件。傳送電晶體Tr1係朝後述之浮動擴散FD讀出蓄積於光電二極體PD之信號電荷之電晶體。浮動擴散FD係設置於傳送電晶體Tr1及重置電晶體Tr2間之蓄積信號電荷之區域。重置電晶體Tr2係用於將浮動擴散FD之電位設定為規定之值之電晶體。放大電晶體Tr3係用於將朝浮動擴散FD被讀出之信號電荷電性放大之電晶體。選擇電晶體Tr4係用於藉由選擇固體攝像裝置10之像素部之1列而朝垂直信號線18讀出被放大之像素信號之電晶體。此外，雖未圖示，但可根據像素12之構成，不設置選擇電晶體。
該等構成藉由被相互電性連接而形成像素12之電路。具體而言，傳送電晶體Tr1之源極連接於光電二極體PD，傳送電晶體Tr1之汲極連接於重置電晶體Tr2之源極。傳送電晶體Tr1及重置電晶體Tr2間之浮動擴散FD(相當於傳送電晶體Tr1之汲極區域、及重置電晶體Tr2之源極區域)連接於放大電晶體Tr3之閘極。放大電晶體Tr3之源極連接於選擇電晶體Tr4之汲極。重置電晶體Tr2之汲極及放大電晶體Tr3之汲極連接於電源。且，選擇電晶體Tr4之源極連接於垂直信號線18。
又，該等構成藉由如以下之動作而自像素12輸出像素信號。具體而言，首先，藉由將傳送電晶體Tr1之閘極與重置電晶體Tr2之閘極設為導通狀態，而完全清空光電二極體PD之電荷。其次，藉由將傳送電晶體Tr1之閘極與重置電晶體Tr2之閘極設為關斷狀態，而繼續進行電荷蓄積。繼而，藉由在即將讀出光電二極體PD之電荷前將重置電晶體Tr2之閘極設為導通狀態，而重置浮動擴散FD之電位。之後，藉由將重置電晶體Tr2之閘極設為關斷狀態，將傳送電晶體Tr1之閘極設為導通狀態，而朝浮動擴散FD傳送來自光電二極體PD之電荷。在放大電晶體Tr3中，接收到對閘極施加電荷而將信號電荷電性放大。另一方面，選擇電晶體Tr4僅在讀出對象之像素中，藉由自浮動擴散FD之重置時變為導通狀態，而朝垂直信號線18讀出利用放大電晶體Tr3電荷-電壓轉換之圖像信號。
垂直驅動部14供給對排列為1列之像素之重置電晶體Tr2之閘極共通地施加之列重置信號ϕRST。且，垂直驅動部14供給同樣地對1列像素之傳送電晶體Tr1之閘極共通地施加之列傳送信號ϕTRG。再者，垂直驅動部14供給同樣地對1列選擇電晶體Tr4之閘極共通地施加之列選擇信號ϕSEL。
水平傳送部15例如具有連接於各行之垂直信號線18之類比/數位轉換器19、行選擇電路SW(例如開關)、及水平傳送線20(例如由與資料位元線為相同數目之配線構成之匯流排配線)而構成。輸出部16例如具有處理來自水平傳送線20之輸出之信號處理電路21、及輸出緩衝器22而構成。
在此固體攝像裝置10中，各列之像素12之信號由類比/數位轉換器19各者類比/數位轉換，依序經由選擇之行選擇電路SW朝水平傳送線20被讀出，且依序被水平傳送。朝水平傳送線20讀出之圖像資料經由信號處理電路21而自輸出緩衝器22輸出。
返回圖6A繼續進行說明，配線層723設置於配線間絕緣層720之凹部之內部，在配線層723之周圍設置有由配線間絕緣層720之凹部及層間絕緣膜737形成之空隙725。又，配線層743設置於配線間絕緣層740之凹部之內部，在配線層743之周圍設置有由配線間絕緣層740之凹部及層間絕緣膜757形成之空隙745。藉此，在固體攝像裝置10中，可進一步降低配線層723、743之配線間電容。
配線間電容經降低之配線層723、743例如可為FD(浮動擴散)配線或垂直信號線。針對此構成，參照圖7A及圖7B進行說明。
如圖7A所示，配線層743係垂直信號線，可為在一個方向(例如行方向)延伸而連接呈矩陣狀排列之像素各者之配線。此時，空隙745可設置於連接於配線層743之貫通孔752間之區域。固體攝像裝置10藉由利用空隙745降低配線層743之配線間電容，而可使類比信號之傳遞速度高速化。
如圖7B所示，配線層723係FD配線，可為將由光電二極體光電轉換之信號電荷朝複數個電晶體712傳遞之路徑之配線。此時，空隙725可設置於除連接於配線層723之貫通孔732之周圍之外之區域。固體攝像裝置10藉由利用空隙725降低配線層723之配線間電容，而可進一步提高將信號電荷轉換為像素信號時之轉換效率。配線層723相應於各像素之光電二極體及各種電晶體之配置而以複雜之配置設置。因而，藉由利用即便為任意之配置之配線，亦可在配線間形成空隙之本發明之技術，而可在配線層723之配線間更確實地設置空隙725。
(2.2.固體攝像裝置之第2構造例) 其次，參照圖8，針對本實施形態之固體攝像裝置之第2構造例進行說明。圖8係示意性顯示本實施形態之固體攝像裝置之第2構造例之縱剖視圖。
在固體攝像裝置中，PD(光電二極體)20019接收自半導體基板20018之背面(在圖中為上表面)側入射之入射光20001。在PD 20019之上方設置有平坦化膜20013、CF(彩色濾光器)20012、微透鏡20011，依序經由各部入射之入射光20001藉由由受光面20017接收而被光電轉換。
例如，在PD 20019中，作為蓄積電荷(電子)之電荷蓄積區域，形成有n型半導體區域20020。在PD 20019中，n型半導體區域20020設置於半導體基板20018之p型半導體區域20016、20041之內部。在n型半導體區域20020之半導體基板20018之表面(下表面)側設置有與背面(上表面)側相比雜質濃度為高之p型半導體區域20041。即，PD 20019為HAD(Hole-Accumulation Diode，電洞蓄積二極體)構造，p型半導體區域20016、20041形成為在n型半導體區域20020之上表面側與下表面側之各界面中抑制產生暗電流。
在半導體基板20018之內部設置有將複數個像素20010之間電性分離之像素分離部20030，在由該像素分離部20030區劃之區域設置有PD 20019。圖中，當自上表面側觀察固體攝像裝置時，像素分離部20030例如以介置於複數個像素20010之間之方式形成為格子狀。PD 20019形成於由該像素分離部20030之區域內。
在各PD 20019中，陽極被接地，在固體攝像裝置中，PD 20019蓄積之信號電荷(例如電子)係經由未圖示之傳送Tr(MOS FET)等被讀出，並作為電氣信號朝未圖示之VSL(垂直信號線)輸出。此外，可在傳送Tr至VSL之間設置如在第1構造例中所說明之包含複數個Tr、及FD之像素電路。
配線層20050設置於半導體基板20018中之與設置有遮光膜20014、CF 20012、微透鏡20011等之各部之背面(上表面)為相反側之表面(下表面)。
配線層20050包含配線20051及絕緣層20052，以在絕緣層20052內，配線20051電性連接於各元件之方式形成。配線層20050為所謂之多層配線之層，且係構成絕緣層20052之層間絕緣膜與配線20051交替地積層複數次而形成。此處，作為配線20051，係介隔著絕緣層20052積層有朝傳送Tr等之用於自PD 20019讀出電荷之Tr之配線、或VSL等之各配線。
在配線層20050之相對於設置有PD 20019之側為相反側之面設置有支持基板20061。例如，包含厚度為數百μm之矽半導體之基板作為支持基板20061而設置。
遮光膜20014設置於半導體基板20018之背面(在圖中為上表面)之側。
遮光膜20014構成為對自半導體基板20018之上方朝向半導體基板20018之背面之入射光20001之一部分予以遮光。
遮光膜20014設置於在半導體基板20018之內部設置之像素分離部20030之上方。此處，遮光膜20014在半導體基板20018之背面(上表面)上介隔著矽氧化膜等之絕緣膜20015以呈凸形狀突出之方式設置。相對於此，在設置於半導體基板20018之內部之PD 20019之上方以入射光20001朝PD 20019入射之方式開口而未設置遮光膜20014。
即，圖中，當自上表面側觀察固體攝像裝置時，遮光膜20014之平面形狀為格子狀，形成有供入射光20001朝受光面20017通過之開口。
遮光膜20014係由對光予以遮光之遮光材料形成。例如，藉由依序積層鈦(Ti)膜與鎢(W)膜，而形成遮光膜20014。此外，遮光膜20014例如可藉由依序積層氮化鈦(TiN)膜與鎢(W)膜而形成。
遮光膜20014由平坦化膜20013被覆。平坦化膜20013係利用透過光之絕緣材料形成。
像素分離部20030具有槽部20031、固定電荷膜20032、及絕緣膜20033。
固定電荷膜20032在半導體基板20018之背面(上表面)之側以覆蓋區劃複數個像素20010之間之槽部20031之方式形成。
具體而言，固定電荷膜20032設置為以一定之厚度被覆在半導體基板20018中形成於背面(上表面)側之槽部20031之內側之面。而且，以將由該固定電荷膜20032被覆之槽部20031之內部埋入之方式設置有(填充有)絕緣膜20033。
此處，固定電荷膜20032利用具有負的固定電荷之高介電體而形成，以在與半導體基板20018之界面部分形成有正電荷(電洞)蓄積區域而抑制產生暗電流。藉由固定電荷膜20032形成為具有負的固定電荷，而藉由該負的固定電荷而在與半導體基板20018之界面施加電場，形成正電荷(電洞)蓄積區域。
固定電荷膜20032例如可由鉿氧化膜(HfO2 膜)形成。且，固定電荷膜20032除此以外，例如可如包含鉿、鋯、鋁、鉭、鈦、鎂、釔、鑭系元素等之氧化物之至少一者般形成。
因而，本發明之技術可應用於如以上之固體攝像裝置之配線層20050。
(2.3.固體攝像裝置之第3構造例) 繼而，參照圖9，針對本實施形態之固體攝像裝置之第3構造例進行說明。圖9係示意性顯示本實施形態之固體攝像裝置之第3構造例之縱剖視圖。
圖9顯示積層型固體攝像裝置之構成例。固體攝像裝置23020係如圖9所示般積層有感測器晶粒23021與邏輯晶粒23024之2片晶粒，被電性連接而構成為1個半導體晶片。
在感測器晶粒23021中形成有構成成為像素區域之像素之PD(光電二極體)、FD(浮動擴散)、Tr(MOS FET)、及成為控制電路之Tr等。進而，在感測器晶粒23021中形成有具有複數層、在本例中為3層配線23110之配線層23101。此外，控制電路(成為其之Tr)可在邏輯晶粒23024構成，而非在感測器晶粒23021構成。此外，可在感測器晶粒23021中設置如在第1構造例中所說明之包含複數個Tr、及FD之像素電路。
在邏輯晶粒23024中形成有構成邏輯電路之Tr。再者，在邏輯晶粒23024中形成有具有複數層、在本例中為3層配線23170之配線層23161。又，在邏輯晶粒23024形成有在內壁面形成有絕緣膜23172之連接孔23171，在連接孔23171內埋入與配線23170等連接之連接導體23173。
感測器晶粒23021與邏輯晶粒23024以彼此之配線層23101及23161對向之方式貼合，藉此，構成積層有感測器晶粒23021與邏輯晶粒23024之積層型固體攝像裝置23020。
固體攝像裝置23020以配線23110及23170直接接觸之方式使感測器晶粒23021與邏輯晶粒23024重合，藉由一面施加所需之重量一面加熱，而將配線23110及23170直接接合而構成。藉此，感測器晶粒23021與邏輯晶粒23024經由配線層23101、及配線層23161被電性連接。
本發明之技術可應用於如以上之固體攝像裝置23020之配線層23101、23161。
(2.4.固體攝像裝置之第4構造例) 其次，參照圖10，針對本實施形態之固體攝像裝置之第4構造例進行說明。圖10係示意性顯示本實施形態之固體攝像裝置之第4構造例之縱剖視圖。
圖10顯示積層型固體攝像裝置之構成例。固體攝像裝置23401藉由為積層有感測器晶粒23411、邏輯晶粒23412、及記憶體晶粒23413之3片晶粒之3層積層構造而被電性連接，構成為1個半導體晶片。
在圖10中，在感測器晶粒23411之下，邏輯晶粒23412及記憶體晶粒23413依序積層，但邏輯晶粒23412及記憶體晶粒23413可逆序地、亦即以記憶體晶粒23413及邏輯晶粒23412之順序積層於感測器晶粒23411之下。
在邏輯晶粒23412中形成有構成邏輯電路之Tr。
記憶體晶粒23413例如具有在以邏輯晶粒23412進行之信號處理中暫時進行所需之資料之記憶的記憶體電路。
在感測器晶粒23411中形成有成為像素之光電轉換部之PD、及像素Tr之源極/汲極區域。可在感測器晶粒23411中設置如在第1構造例中所說明之包含複數個Tr、及FD之像素電路。
在PD之周圍介隔著閘極絕緣膜形成有閘極電極，由閘極電極及一對之源極/汲極區域形成像素Tr 23421、像素Tr 23422。
與PD相鄰之像素Tr 23421係傳送Tr，構成該像素Tr 23421之一對源極/汲極區域之一者為FD。
又，在感測器晶粒23411形成有層間絕緣膜，在層間絕緣膜形成有連接孔。在連接孔形成有連接於像素Tr 23421、及像素Tr 23422之連接導體23431。
再者，在感測器晶粒23411形成有具有連接於各連接導體23431之複數層配線23432的配線層23433。
又，在感測器晶粒23411之配線層23433之最下層形成有成為外部連接用之電極之鋁墊23434。亦即，在感測器晶粒23411中，在較配線23432更靠近與邏輯晶粒23412之接著面23440之位置形成有鋁墊23434。鋁墊23434被用作與外部之信號之輸入輸出之配線之一端。
再者，在感測器晶粒23411形成有用於與邏輯晶粒23412之電性連接之接點23441。接點23441連接於邏輯晶粒23412之接點23451，且也連接於感測器晶粒23411之鋁墊23442。
而且，在感測器晶粒23411，以自感測器晶粒23411之背面側(上側)到達鋁墊23442之方式形成有襯墊孔23443。
本發明之技術可應用於如以上之固體攝像裝置23401之配線層23433。
＜3.應用例＞(對於內視鏡手術系統之應用) 本發明之技術(本發明)可對於各種產品應用。例如，本發明之技術可應用於內視鏡手術系統。
圖11係顯示可應用本發明之技術(本發明)之內視鏡手術系統之概略構成之一例的圖。
在圖11中圖示手術者(醫生)11131利用內視鏡手術系統11000對病床11133上之患者11132進行手術之狀況。如圖示般，內視鏡手術系統11000係由內視鏡11100、氣腹管11111及能量處置具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200構成。
內視鏡11100係由將距前端特定之長度之區域插入患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之照相機頭11102構成。在圖示之例中圖示構成為具有剛性鏡筒11101之所謂之剛性鏡的內視鏡11100，但內視鏡11100可構成為具有撓性鏡筒之所謂之撓性鏡。
在鏡筒11101之前端設置有嵌入有物鏡之開口部。在內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由在鏡筒11101之內部延伸設置之光導導光至該鏡筒之前端，並經由物鏡朝向患者11132之體腔內之觀察對象照射。此外，內視鏡11100既可為直視鏡，也可為斜視鏡或側視鏡。
在照相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而在該攝像元件集光。藉由該攝像元件對觀察光進行光電轉換，產生與觀察光對應之電氣信號、亦即與觀察像對應之圖像信號。該圖像信號作為RAW資料朝攝像機控制單元(CCU: Camera Control Unit)11201發送。
CCU 11201係由CPU(Central Processing Unit，中央處理單元))及GPU(Graphics Processing Unit，圖形處理單元)等構成，統括地控制內視鏡11100及顯示裝置11202之動作。再者，CCU 11201自照相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(解馬賽克處理)等用於顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU 11201之控制而顯示基於由該CCU 11201實施圖像處理之圖像信號的圖像。
光源裝置11203係由例如LED(light emitting diode，發光二極體)等光源構成，對內視鏡11100供給拍攝手術部位等時之照射光。
輸入裝置11204係相對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之意旨之指示等。
處置具控制裝置11205控制用於組織之燒灼、切開或血管之封堵等之能量處置具11112之驅動。氣腹裝置11206在確保內視鏡11100之視野及確保手術者之作業空間之目的下，為了使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄關於手術之各種資訊之裝置。印表機11208係可以文字、圖像或圖等各種形式印刷關於手術之各種資訊之裝置。
此外，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203可由包含例如LED、雷射光源或其等之組合之白色光源構成。在由RGB雷射光源之組合構成白色光源時，由於能夠高精度地控制各色(各波長)之輸出強度及輸出時序，故在光源裝置11203中可進行攝像圖像之白平衡之調整。又，此時，藉由時分地對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步地控制照相機頭11102之攝像元件之驅動，而也可時分地拍攝與RGB各者對應之圖像。根據該方法，即便在該攝像元件不設置彩色濾光器，亦可獲得彩色圖像。
又，光源裝置11203可以每隔特定之時間變更輸出之光之強度之方式控制該驅動。與該光之強度之變更之時序同步地控制照相機頭11102之攝像元件之驅動而時分地取得圖像，藉由合成該圖像而可產生所謂之無發黑及泛白之高動態範圍之圖像。
又，光源裝置11203可構成為可供給與特殊光觀察對應之特定之波長頻帶下之光。在特殊光觀察中，例如，藉由利用生物體組織之光之吸收之波長依賴性，與一般之觀察時之照射光(亦即白色光)相比照射窄頻之光，而進行以高對比度拍攝黏膜表層之血管等之特定之組織之所謂之窄頻光觀察(Narrow Band Imaging，窄頻影像)。或，在特殊光觀察中，可進行利用藉由照射激發光而產生之螢光獲得圖像之螢光觀察。在螢光觀察中，可進行對生物體組織照射激發光而觀察來自該生物體組織之螢光(自身螢光觀察)、或對生物體組織局部注射靛氰綠(ICG)等之試劑且對該生物體組織照射與該試劑之螢光波長對應之激發光而獲得螢光像等。光源裝置11203可構成為可供給與此特殊光觀察對應之窄頻光及/或激發光。
圖12係顯示圖11所示之照相機頭11102及CCU 11201之功能構成之一例的方塊圖。
照相機頭11102具有：透鏡單元11401、攝像部11402、驅動部11403、通訊部11404、及照相機頭控制部11405。CCU 11201具有：通訊部11411、圖像處理部11412、及控制部11413。照相機頭11102與CCU 11201藉由傳送纜線11400可相互通訊地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取入之觀察光被到導光至照相機頭11102，而朝該透鏡單元11401入射。透鏡單元11401係組合有包含變焦透鏡及對焦透鏡之複數個透鏡而構成。
構成攝像部11402之攝像元件既可為1個(所謂之單板式)，也可為複數個(所謂之多板式)。在攝像部11402由多板式構成時，例如由各攝像元件產生與RGB各者對應之圖像信號，藉由將其等合成而可獲得彩色圖像。或，攝像部11402可構成為具有用於分別取得與3D(dimensional，維度)顯示對應之右眼用及左眼用之圖像信號的1對攝像元件。藉由進行3D顯示，而手術者11131可更正確地掌握手術部位之生物體組織之深度。此外，在攝像部11402由多板式構成時，與各攝像元件對應地，透鏡單元11401也可設置複數個系統。
又，攝像部11402可不一定設置於照相機頭11102。例如，攝像部11402可在鏡筒11101之內部設置於物鏡之正後方。
驅動部11403係由致動器構成，藉由來自照相機頭控制部11405之控制，而使透鏡單元11401之變焦透鏡及對焦透鏡沿光軸移動特定之距離。藉此，可適宜地調整由攝像部11402拍攝之攝像圖像之倍率及焦點。
通訊部11404係由用於在與CCU 11201之間發送接收各種資訊之通訊裝置構成。通訊部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400朝CCU 11201發送。
又，通訊部11404自CCU 11201接收用於控制照相機頭11102之驅動之控制信號，並對照相機頭控制部11405供給。在該控制信號中例如包含指定攝像圖像之圖框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、以及/或指定攝像圖像之倍率及焦點之意旨之資訊等關於攝像條件之資訊。
此外，上述之圖框率或曝光值、倍率、焦點等攝像條件既可由使用者適宜地指定，也可基於所取得之圖像信號由CCU 11201之控制部11413自動地設定。在後者之情形下，在內視鏡11100搭載有所謂之AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動對焦)功能及AWB(Auto White Balance，自動白平衡)功能。
照相機頭控制部11405基於經由通訊部11404接收之來自CCU 11201之控制信號控制照相機頭11102之驅動。
通訊部11411係由用於在與照相機頭11102之間發送接收各種資訊之通訊裝置構成。通訊部11411接收自照相機頭11102經由傳送纜線11400發送之圖像信號。
又，通訊部11411對照相機頭11102發送用於控制照相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電氣通訊或光通訊等發送。
圖像處理部11412對自照相機頭11102發送之作為RAW資料之圖像信號實施各種圖像處理。
控制部11413進行與由內視鏡11100進行之手術部位等之攝像、及由手術部位等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制照相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號使顯示裝置11202顯示拍攝到手術部位等之攝像圖像。此時，控制部11413可利用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像中所含之物體之邊緣之形狀或顏色等，而可辨識鑷子等手術器具、特定之生物體部位、出血、能量處置具11112之使用時之霧氣等。控制部11413可在使顯示裝置11202顯示攝像圖像時，利用該辨識結果使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊，對手術者11131予以提示，而可減輕手術者11131之負擔，而手術者11131準確地進行手術。
連接照相機頭11102及CCU 11201之傳送纜線11400可為與電氣信號之通訊對應之電氣信號纜線、與光通訊對應之光纖、或其等之複合纜線。
此處，在圖示之例中，可利用傳送纜線11400以有線進行通訊，但照相機頭11102與CCU 11201之間之通訊可以無線進行。
以上，針對可應用本發明之技術之內視鏡手術系統之一例進行了說明。本發明之技術可應用於以上所說明之構成中之例如照相機頭11102之攝像部11402等。具體而言，圖6A等所示之固體攝像裝置10可應用於攝像部10402。由於藉由將本發明之技術應用於攝像部10402，而可以低延遲獲得更鮮明之手術部位圖像，故手術者可以與直接觀察手術部位時同樣之感覺進行處置。
此外，此處，作為一例針對內視鏡手術系統進行了說明，但本發明之技術可應用於其他手術系統、例如顯微鏡手術系統等。
(對於移動體之應用例) 例如，本發明之技術可實現為搭載於汽車、電力機動車、混合動力機動車、自動二輪車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人等之任一種類之移動體之裝置。
圖13係顯示作為可應用本發明之技術之移動體控制系統之一例之車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。在圖13所示之例中，車輛控制系統12000具備：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。
驅動系統控制單元12010依照各種程式控制與車輛之驅動系統相關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力朝車輪傳遞之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置而發揮功能。
車體系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙進入系統、智慧型鑰匙系統、動力車窗裝置、或前照燈、尾燈、煞車燈、方向指示燈或霧燈等之各種燈之控制裝置而發揮功能。此時，對於車體系統控制單元12020，可輸入有自代替鑰匙之可攜式裝置發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，而控制車輛之車門鎖閉裝置、動力車窗裝置、燈等。
車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛之外部之資訊。例如，在車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030可基於所接收之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光且輸出與該光之受光量相應之電氣信號之光感測器。攝像部12031既可將電氣信號作為圖像輸出，也可作為測距之資訊輸出。又，攝像部12031所接收之光既可為可視光，也可為紅外線等之非可視光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，既可算出駕駛者之疲勞度或集中度，也可判別駕駛者是否打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之碰撞避免或衝擊緩和、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道脫離警告等的ADAS(Advanced Driver Assistance System，先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊控制驅動力產生裝置、轉向機構或制動裝置等，而可進行以在不依賴於駕駛者之操作下自主地行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051與由車外資訊檢測單元12030檢測到之前方車或對向車之位置相應而控制前照燈，而可進行將遠光切換為近光等之以謀求防眩為目的之協調控制。
聲音圖像輸出部12052朝可針對車輛之乘客或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少一者之輸出信號。在圖13之例中，作為輸出裝置例示有音訊揚聲器12061、顯示部12062及儀錶板12063。顯示部12062例如可包含機上顯示器及抬頭顯示器之至少一者。
圖14係顯示攝像部12031之設置位置之例之圖。
在圖14中，作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前端突出部、側視鏡、後保險桿、後背門及車廂內之擋風玻璃之上部等之位置。前端突出部所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100之前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險桿或後背門所具備之攝像部12104主要取得車輛12100之後方之圖像。車廂內之擋風玻璃之上部所具備之攝像部12105主要用於前方車輛、或行人、障礙物、信號燈、交通標誌或車道等之檢測。
又，在圖14中，顯示攝像部12101至12104之攝影範圍之一例。攝像範圍12111顯示設置於前端突出部之攝像部12101之攝像範圍，攝像範圍12112、12113顯示分別設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或後背門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，而可取得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者既可為含有複數個攝像元件之立體相機，也可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051藉由基於自攝像部12101至12104取得之距離資訊，求得至攝像範圍12111至12114內之各立體物之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可在尤其是位於車輛12100之前進路上之最近之立體物中，將朝與車輛12100大致相同之方向以特定之速度(例如0 km/h以上)行進之立體物作為前方車抽出。進而，微電腦12051設定針對前方車之近前預先設定必須確保之車距，而可進行自動制動控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起步控制)等。如此般可進行以在不依賴於駕駛者之操作下自主地行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將與立體物相關之立體物資料分類為2輪車、普通車輛、大型車輛、行人、電線桿等其他之立體物並抽出，且用於障礙物之自動迴避。例如，微電腦12051將車輛12100之周邊之障礙物識別為車輛12100之駕駛員能夠視認之障礙物及難以視認之障礙物。而後，微電腦12051判斷顯示與各障礙物之碰撞之危險度之碰撞風險，在碰撞風險為設定值以上而有碰撞可能性之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或躲避操舵，而可進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1者可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之攝像圖像中是否有行人而辨識行人。如此之行人之辨識藉由例如抽出作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之程序、針對顯示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之程序而進行。微電腦12051當判定在攝像部12101至12104之攝像圖像中有行人，且辨識為行人時，聲音圖像輸出部12052以針對該被辨識出之行人重疊顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將顯示行人之圖標等顯示於所期望之位置之方式控制顯示部12062。
以上，針對可應用本發明之技術之車輛控制系統之一例進行了說明。本發明之技術可應用於以上所說明之構成中之例如攝像部12031等。具體而言，圖6A等所示之固體攝像裝置10可應用於攝像部12031。由於藉由將本發明之技術應用於攝像部12031，而可獲得更鮮明之攝影圖像，故可提高車輛控制系統之圖像辨識之精度。
以上，一面參照附圖一面針對本發明之較佳之實施形態詳細地進行了說明，但本發明之技術性範圍不限定於上述之例。只要係具有本發明之技術領域之通常之知識的技術人員顯然可在專利申請範圍中所記載之技術性思想之範圍內想到各種變化例或修正例，應瞭解其等亦屬本發明之技術性範圍內。
且，本說明書所記載之效果終極而言僅為說明性或例示性效果，並非限定性效果。即，本發明之技術可發揮上述之效果外，且可發揮本領域技術人員根據本說明書之記載即顯而易知之其他效果來取代上述之效果。
此外，如以下之構成亦屬本發明之技術性範圍內。 (1) 一種半導體裝置，其具備： 第1配線間絕緣層，其設置於基板上，且在與前述基板為相反側具有凹部； 第1配線層，其設置於前述第1配線間絕緣層之前述凹部之內部； 密封膜，其沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置； 第2配線間絕緣層，其在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置，且與前述凹部對向之面為平坦；及 空隙，其設置於前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間。 (2) 如前述(1)之半導體裝置，其中前述第1配線層設置為自前述凹部之底面凸起。 (3) 如前述(2)之半導體裝置，其中一部分之前述第1配線層之高度低於前述第1配線間絕緣層之高度；且 前述空隙更設置於前述第2配線間絕緣層與一部分之前述第1配線層之間。 (4) 如前述(1)至(3)中任一項之半導體裝置，其中前述第1配線層在前述凹部之內部設置有複數個；且 前述空隙連接於複數個前述第1配線層之間而設置。 (5) 如前述(1)至(4)中任一項之半導體裝置，其中在前述第1配線間絕緣層與前述第2配線間絕緣層之間之接合面設置有前述密封膜。 (6) 如前述(1)至(5)中任一項之半導體裝置，其中在前述第2配線間絕緣層之表面設置有矽氧化膜或矽氮化膜。 (7) 如前述(1)至(6)中任一項之半導體裝置，其中在與前述第1配線間絕緣層相接之前述第1配線層之表面設置有包含鈦、鉭、釕或鈷之任一元素之障壁層。 (8) 如前述(1)至(7)中任一項之半導體裝置，其中在前述第2配線間絕緣層上更設置有第2配線層；且 在前述第2配線間絕緣層與前述第1配線層相接之區域更設置有貫通前述第2配線間絕緣層而設置，而電性連接前述第2配線層與前述第1配線層之貫通孔。 (9) 如前述(8)之半導體裝置，其中前述第2配線間絕緣層在與前述基板為相反側具有凹部；且 前述第2配線層設置於前述第2配線間絕緣層之前述凹部之內部； 在前述第2配線間絕緣層上更設置有以覆蓋前述第2配線間絕緣層之前述凹部之方式設置且與前述凹部對向之面為平坦之第3配線間絕緣層； 在前述第3配線間絕緣層與前述第2配線層及前述第2配線間絕緣層之間更設置有空隙。 (10) 如前述(1)至(9)中任一項之半導體裝置，其更具備積層基板，該積層基板具有：形成有具有特定之功能之電路之半導體基板、及積層於前述半導體基板上之多層配線層；且 前述積層基板以前述多層配線層與設置有前述第2配線間絕緣層之側之面對向之方式與前述基板貼合。 (11) 如前述(10)之半導體裝置，其中在前述半導體基板或前述基板設置有排列有複數個像素之像素部。 (12) 如前述(11)之半導體裝置，其中在前述半導體基板設置有邏輯電路；且 在前述基板設置有前述像素部。 (13) 如前述(12)之半導體裝置，其中前述第1配線層包含蓄積來自與前述複數個像素各者對應之光電轉換元件之電荷的浮動擴散配線。 (14) 如前述(12)或(13)之半導體裝置，其中前述第1配線層包含傳送來自前述複數個像素之像素信號之垂直信號線。 (15) 一種半導體裝置之製造方法，其包含： 在基板上形成在與前述基板為相反側將第1配線層埋入之第1配線間絕緣層； 在前述第1配線間絕緣層形成凹部，而在前述凹部之內部使前述第1配線層露出； 沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置密封膜；及 在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置與前述凹部對向之面為平坦之第2配線間絕緣層，且在前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間形成空隙。
1:半導體裝置 1A:半導體裝置 2A:半導體裝置 2B:半導體裝置 2C:半導體裝置 10:固體攝像裝置 12:像素 13:攝像部 14:垂直驅動部 15:水平傳送部 16:輸出部 18:垂直信號線 19:類比/數位轉換器 20:水平傳送線 21:信號處理電路 22:輸出緩衝器 100:基板 110:層間絕緣膜 120:第1配線間絕緣層 130:第1配線層 131:障壁層 132:覆蓋層 140:密封膜 150:空隙 151:遮罩層 153:凹部 160:貫通孔 200:對向基板 211:層間絕緣膜 212:層間絕緣膜 220:第2配線間絕緣層 230:第2配線層 231:障壁層 232:覆蓋層 235:貫通孔 312:層間絕緣膜 320:第3配線間絕緣層 330:第3配線層 331:障壁層 332:覆蓋層 335:貫通孔 340:密封膜 350:空隙 410:第4配線間絕緣層 420:第4配線間絕緣層 430:第4配線層 431:障壁層 500:半導體基板 511:層間絕緣膜 513:覆蓋層 520:第5配線間絕緣層 530:第5配線層 531:障壁層 700:半導體基板 710:層間絕緣膜 711:浮動擴散 712:電晶體 720:配線間絕緣層 721:障壁層 723:配線層 725:空隙 730:配線間絕緣層 731:障壁層 732:貫通孔 733:配線層 736:覆蓋層 737:層間絕緣膜 740:配線間絕緣層 741:障壁層 742:貫通孔 743:配線層 745:空隙 750:配線間絕緣層 751:障壁層 752:貫通孔 753:配線層 756:覆蓋層 757:層間絕緣膜 760:配線間絕緣層 20001:入射光 20010:像素 20011:微透鏡 20012:CF(彩色濾光器) 20013:平坦化膜 20014:遮光膜 20015:絕緣膜 20016:p型半導體區域 20017:受光面 20018:半導體基板 20019:PD(光電二極體) 20020:n型半導體區域 20030:像素分離部 20031:槽部 20032:固定電荷膜 20033:絕緣膜 20041:p型半導體區域 20050:配線層 20051:配線 20052:絕緣層 20061:支持基板 23020:固體攝像裝置 23021:感測器晶粒 23024:邏輯晶粒 23101:配線層 23110:配線 23161:配線層 23170:配線 23171:連接孔 23172:絕緣膜 23173:連接導體 23401:固體攝像裝置 23411:感測器晶粒 23412:邏輯晶粒 23413:記憶體晶粒 23421:像素Tr 23422:像素Tr 23431:連接導體 23432:配線 23433:配線層 23434:鋁墊 23440:接著面 23441:接點 23442:鋁墊 23443:襯墊孔 23451:接點 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:照相機頭 11110:手術器具 11111:氣腹管 11112:能量處置具 11120:支持臂裝置 11131:手術者/醫生 11132:患者 11133:病床 11200:手推車 11201:照相機控制單元/CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通訊部 11405:照相機頭控制部 11411:通訊部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通訊網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音訊揚聲器 12062:顯示部 12063:儀錶板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 SW:行選擇電路 Tr:MOS FET Tr1:傳送電晶體 Tr2:重置電晶體 Tr3:放大電晶體 Tr4:選擇電晶體 ϕRST:列重置信號 ϕTRG1-4:列傳送信號 ϕSEL:列選擇信號
圖1係示意性顯示本發明之第1實施形態之半導體裝置之構造例的縱剖視圖。 圖2係示意性顯示在圖1之半導體裝置中於層間絕緣膜形成有貫通孔時之構造例之縱剖視圖。 圖3係說明該實施形態之半導體裝置之製造方法之概要的示意性縱剖視圖。 圖4A係說明該實施形態之半導體裝置之製造方法之一工序的示意性縱剖視圖。 圖4B係說明該實施形態之半導體裝置之製造方法之一工序的示意性縱剖視圖。 圖4C係說明該實施形態之半導體裝置之製造方法之一工序的示意性縱剖視圖。 圖4D係說明該實施形態之半導體裝置之製造方法之一工序的示意性縱剖視圖。 圖5A係示意性顯示第1變化例之半導體裝置之構造例之縱剖視圖。 圖5B係示意性顯示第2變化例之半導體裝置之構造例之縱剖視圖。 圖5C係示意性顯示第3變化例之半導體裝置之構造例之縱剖視圖。 圖6A係示意性顯示本發明之第2實施形態之固體攝像裝置之第1構造例的縱剖視圖。 圖6B係示意性顯示該實施形態之固體攝像裝置之像素電路之說明圖。 圖7A係示意性顯示該實施形態之固體攝像裝置之第1構造例之平面配置的平面剖視圖。 圖7B係示意性顯示該實施形態之固體攝像裝置之第1構造例之平面配置的平面剖視圖。 圖8係示意性顯示該實施形態之固體攝像裝置之第2構造例之縱剖視圖。 圖9係示意性顯示該實施形態之固體攝像裝置之第3構造例之縱剖視圖。 圖10係示意性顯示該實施形態之固體攝像裝置之第4構造例之縱剖視圖。 圖11係顯示內視鏡手術系統之概略構成之一例之圖。 圖12係顯示照相機頭及CCU之功能構成之一例之方塊圖。 圖13係顯示車輛控制系統之概略構成之一例之方塊圖。 圖14係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
1:半導體裝置
100:基板
110:層間絕緣膜
120:第1配線間絕緣層
130:第1配線層
131:障壁層
132:覆蓋層
140:密封膜
150:空隙
211:層間絕緣膜
212:層間絕緣膜
220:第2配線間絕緣層

Claims (14)

  1. 一種半導體裝置，其具備：第1配線間絕緣層，其設置於基板上，且在與前述基板為相反側具有凹部；第1配線層，其設置於前述第1配線間絕緣層之前述凹部之內部；密封膜，其沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置；第2配線間絕緣層，其在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置，且與前述凹部對向之面為平坦；及空隙，其設置於前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間；其中於前述第2配線間絕緣層之表面設置有矽氧化膜或矽氮化膜。
  2. 如請求項1之半導體裝置，其中前述第1配線層設置為自前述凹部之底面凸起。
  3. 如請求項2之半導體裝置，其中一部分之前述第1配線層之高度低於前述第1配線間絕緣層之高度；且前述空隙更設置於前述第2配線間絕緣層與一部分之前述第1配線層之間。
  4. 如請求項1之半導體裝置，其中前述第1配線層在前述凹部之內部設 置有複數個；且前述空隙連接於複數個前述第1配線層之間而設置。
  5. 如請求項1之半導體裝置，其中在前述第1配線間絕緣層與前述第2配線間絕緣層之間之接合面設置有前述密封膜。
  6. 如請求項1之半導體裝置，其中在與前述第1配線間絕緣層相接之前述第1配線層之表面設置有包含鈦、鉭、釕或鈷之任一元素之障壁層。
  7. 如請求項1之半導體裝置，其中在前述第2配線間絕緣層上更設置有第2配線層；且在前述第2配線間絕緣層與前述第1配線層相接之區域更設置有貫通前述第2配線間絕緣層而設置，而電性連接前述第2配線層與前述第1配線層之貫通孔。
  8. 如請求項7之半導體裝置，其中前述第2配線間絕緣層在與前述基板為相反側具有凹部；且前述第2配線層設置於前述第2配線間絕緣層之前述凹部之內部；在前述第2配線間絕緣層上更設置有以覆蓋前述第2配線間絕緣層之前述凹部之方式設置，且與前述凹部對向之面為平坦之第3配線間絕緣層；在前述第3配線間絕緣層與前述第2配線層及前述第2配線間絕緣層之間更設置有空隙。
  9. 如請求項1之半導體裝置，其更具備積層基板，該積層基板具有：形成有具有特定之功能之電路之半導體基板、及積層於前述半導體基板上之多層配線層；且前述積層基板以前述多層配線層與設置有前述第2配線間絕緣層之側之面對向之方式與前述基板貼合。
  10. 如請求項9之半導體裝置，其中在前述半導體基板或前述基板設置有排列有複數個像素之像素部。
  11. 如請求項10之半導體裝置，其中在前述半導體基板設置有邏輯電路；且在前述基板設置有前述像素部。
  12. 如請求項11之半導體裝置，其中前述第1配線層包含蓄積來自與前述複數個像素各者對應之光電轉換元件之電荷的浮動擴散配線。
  13. 如請求項11之半導體裝置，其中前述第1配線層包含傳送來自前述複數個像素之像素信號之垂直信號線。
  14. 一種半導體裝置之製造方法，其包含：在基板上形成在與前述基板為相反側將第1配線層埋入之第1配線間絕緣層； 在前述第1配線間絕緣層形成凹部，而在前述凹部之內部使前述第1配線層露出；沿前述第1配線層及前述第1配線間絕緣層之凹凸形狀設置密封膜；在前述第1配線間絕緣層上以覆蓋前述凹部之方式設置與前述凹部對向之面為平坦之第2配線間絕緣層，且在前述第2配線間絕緣層與前述第1配線層及前述第1配線間絕緣層之間形成空隙；及於前述第2配線間絕緣層之表面，形成矽氧化膜或矽氮化膜。
TW108121595A 2018-06-27 2019-06-20 半導體裝置及半導體裝置之製造方法 TWI823955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018121524 2018-06-27
JP2018-121524 2018-06-27

Publications (2)

Publication Number Publication Date
TW202015207A TW202015207A (zh) 2020-04-16
TWI823955B true TWI823955B (zh) 2023-12-01

Family

ID=68986467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121595A TWI823955B (zh) 2018-06-27 2019-06-20 半導體裝置及半導體裝置之製造方法

Country Status (6)

Country Link
US (2) US11515351B2 (zh)
JP (1) JP7274477B2 (zh)
CN (1) CN112219274A (zh)
DE (1) DE112019003245T5 (zh)
TW (1) TWI823955B (zh)
WO (1) WO2020004065A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274477B2 (ja) * 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
US11569250B2 (en) 2020-06-29 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric memory device using back-end-of-line (BEOL) thin film access transistors and methods for forming the same
US11508615B2 (en) * 2020-07-30 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
JP2022092661A (ja) * 2020-12-11 2022-06-23 日本航空電子工業株式会社 デバイス及びデバイスの製造方法
JP2022147587A (ja) * 2021-03-23 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527496A (en) * 2004-02-12 2005-08-16 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2013165147A (ja) * 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2016158440A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2018037667A1 (ja) * 2016-08-25 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
JP2018092991A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125016A (ja) * 1994-10-24 1996-05-17 Sony Corp 半導体装置の製造方法
JP3962443B2 (ja) * 1997-03-05 2007-08-22 富士通株式会社 半導体装置とその製造方法
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
KR100570060B1 (ko) * 2003-12-29 2006-04-10 주식회사 하이닉스반도체 반도체소자의 랜딩플러그콘택 형성 방법
JP4413021B2 (ja) * 2004-01-22 2010-02-10 三洋電機株式会社 半導体装置およびその製造方法
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP2009188250A (ja) * 2008-02-07 2009-08-20 Panasonic Corp 半導体装置及びその製造方法
JP4929254B2 (ja) * 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
JP5734757B2 (ja) * 2011-06-16 2015-06-17 株式会社東芝 半導体装置及びその製造方法
US9059199B2 (en) * 2013-01-07 2015-06-16 Avogy, Inc. Method and system for a gallium nitride vertical transistor
US8927442B1 (en) * 2013-07-25 2015-01-06 International Business Machines Corporation SiCOH hardmask with graded transition layers
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US9553093B1 (en) * 2015-12-11 2017-01-24 International Business Machines Corporation Spacer for dual epi CMOS devices
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
JP7274477B2 (ja) * 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527496A (en) * 2004-02-12 2005-08-16 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2013165147A (ja) * 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2016158440A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2018037667A1 (ja) * 2016-08-25 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
JP2018092991A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法

Also Published As

Publication number Publication date
US11901392B2 (en) 2024-02-13
DE112019003245T5 (de) 2021-04-08
JP7274477B2 (ja) 2023-05-16
WO2020004065A1 (ja) 2020-01-02
US11515351B2 (en) 2022-11-29
TW202015207A (zh) 2020-04-16
US20210118935A1 (en) 2021-04-22
US20230073800A1 (en) 2023-03-09
CN112219274A (zh) 2021-01-12
JPWO2020004065A1 (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
TWI823955B (zh) 半導體裝置及半導體裝置之製造方法
CN110476228B (zh) 半导体装置、制造半导体装置的方法和电子设备
TW202236658A (zh) 攝像裝置及電子機器
TW201909440A (zh) 固體攝像裝置
WO2018186026A1 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
TWI831883B (zh) 固體攝像元件、電子機器及固體攝像元件之製造方法
TW202013704A (zh) 半導體裝置
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
TW202044486A (zh) 半導體裝置及攝像裝置
WO2021124974A1 (ja) 撮像装置
JP7143329B2 (ja) 半導体装置
CN114051657A (zh) 半导体元件和电子设备
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
WO2024095751A1 (ja) 光検出装置及び電子機器
WO2024024573A1 (ja) 撮像装置及び電子機器
WO2024101204A1 (ja) 光検出装置及び積層基板
WO2020116040A1 (ja) 半導体装置及び電子機器
WO2023026559A1 (ja) 光検出装置及び電子機器
WO2023135934A1 (ja) 撮像素子および撮像素子の製造方法
TW202410687A (zh) 攝像裝置及電子機器
TW202333370A (zh) 受光裝置
TW202406127A (zh) 固態攝像裝置及其製造方法
TW202101537A (zh) 攝像元件及攝像元件之製造方法
TW202339237A (zh) 受光裝置
TW202220228A (zh) 半導體裝置及其製造方法