KR100782487B1 - 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 - Google Patents
보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 Download PDFInfo
- Publication number
- KR100782487B1 KR100782487B1 KR1020060078868A KR20060078868A KR100782487B1 KR 100782487 B1 KR100782487 B1 KR 100782487B1 KR 1020060078868 A KR1020060078868 A KR 1020060078868A KR 20060078868 A KR20060078868 A KR 20060078868A KR 100782487 B1 KR100782487 B1 KR 100782487B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- void
- insulating film
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000011229 interlayer Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011800 void material Substances 0.000 claims description 166
- 239000010410 layer Substances 0.000 claims description 163
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 41
- 229910052755 nonmetal Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 30
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 238000000465 moulding Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000012528 membrane Substances 0.000 description 63
- 239000003990 capacitor Substances 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 16
- 244000132059 Carica parviflora Species 0.000 description 12
- 235000014653 Carica parviflora Nutrition 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- RGKMZNDDOBAZGW-UHFFFAOYSA-N aluminum calcium Chemical compound [Al].[Ca] RGKMZNDDOBAZGW-UHFFFAOYSA-N 0.000 description 12
- 239000005441 aurora Substances 0.000 description 12
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 12
- 239000010432 diamond Substances 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 239000012776 electronic material Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (36)
- 반도체 기판 상에 한 쌍으로 배치되되, 그들은 각각이 차례로 적층되도록 서로 다른 폭의 플러그 및 라인을 가지는 배선들;상기 배선들 사이에 보이드(Void)를 한정하고 그리고 상기 배선들의 상면에 덮이는 보이드 한정막; 및상기 보이드 한정막 아래에 위치해서 상기 배선들 및 상기 배선들 사이의 상기 보이드 한정막을 둘러싸는 층간절연막을 포함하는 보이드 한정 구조체.
- 제 1 항에 있어서,상기 보이드 한정막은 매립막 및 시일드막을 포함하되,상기 시일드막은 상기 배선들 사이의 공간(Space)이 열리도록 상기 배선들 중 하나의 측벽에 컨포멀하게 덮힘과 함께 이웃하는 배선을 향하여 연장해서 마주보는 측벽에 컨포멀하게 덮이고, 상기 매립막은 상기 시일드막 상에 덮여서 상기 배선들 사이의 상기 공간을 닫도록 배치되는 것이 특징인 보이드 한정 구조체.
- 제 2 항에 있어서,상기 매립막 및 상기 층간절연막은 실리콘 옥사이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질이고, 상기 시일드 막은 실리콘 나이트라이드인 것이 특징인 보이드 한정 구조체.
- 제 3 항에 있어서,상기 매립막 및 상기 층간절연막은 서로 다른 유전 상수들을 각각 가지는 것이 특징인 보이드 한정 구조체.
- 제 4 항에 있어서,상기 배선들은 금속 질화물질 그리고 상기 금속 질화물질 상에 알루미늄, 구리 또는 그들의 조합물질을 포함하는 것이 특징인 보이드 한정 구조체.
- 제 1 항에 있어서,상기 보이드 한정 구조체는 상기 반도체 기판 상에 하나 또는 다수개 배치되는 것이 특징인 보이드 한정 구조체.
- 반도체 기판 상에 한 쌍으로 배치되되, 그들은 각각이 차례로 적층되도록 서로 다른 폭의 플러그들을 가지는 스터드들;상기 스터드들 사이에 보이드(Void)를 한정하고 그리고 상기 스터드들의 상면에 덮이는 하부 보이드 한정막;상기 하부 보이드 한정막 아래에 위치하도록 배치되되, 그것은 상기 스터드들 및 상기 스터드들 사이의 상기 하부 보이드 한정막을 둘러싸는 평탄화 층간절연막;상기 스터드들과 전기적으로 각각 접속하도록 배치되되, 그들은 각각이 차례로 적층되도록 서로 다른 폭의 플러그 및 라인을 가지는 배선들;상기 하부 보이드 한정막과 접촉해서 상기 배선들 사이에 보이드를 한정하고 그리고 상기 배선들의 상면에 덮이는 상부 보이드 한정막; 및상기 상부 보이드 한정막 아래에 위치해서 상기 배선들 및 상기 배선들 사이의 상기 상부 보이드 한정막을 둘러싸는 매립 층간절연막을 포함하는 반도체 장치.
- 제 7 항에 있어서,상기 상부 보이드 한정막은 상부 매립막 및 상부 시일드막을 포함하되,상기 상부 시일드막은 상기 배선들 사이의 공간이 열리도록 상기 배선들 중 하나의 측벽에 컨포멀하게 덮힘과 함께 이웃하는 배선을 향하여 연장해서 마주보는 측벽에 컨포멀하게 덮이고, 상기 상부 매립막은 상기 상부 시일드막 상에 덮여서 상기 배선들 사이의 상기 공간을 닫도록 배치되는 것이 특징인 반도체 장치.
- 제 8 항에 있어서,상기 상부 시일드막은 실리콘 나이트라이드이고, 상기 상부 매립막 및 상기 매립 층간절연막은 실리콘 옥사이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질인 것이 특징인 반도체 장치.
- 제 9 항에 있어서,상기 매립 층간절연막, 상기 배선들 및 상기 상부 보이드 한정막은 상부 보이드 한정 구조체를 구성하고, 상기 상부 보이드 한정 구조체는 상기 스터드들 상에 하나 또는 다수개 배치되는 것이 특징인 반도체 장치.
- 제 10 항에 있어서,상기 하부 보이드 한정막은 하부 매립막 및 하부 시일드막을 포함하되,상기 하부 시일드막은 상기 스터드들 사이의 공간이 열리도록 상기 스터드들 중 하나의 측벽에 컨포멀하게 덮힘과 함께 이웃하는 스터드를 향하여 연장해서 마주보는 측벽에 컨포멀하게 덮이고, 상기 하부 매립막은 상기 하부 시일드막 상에 덮여서 상기 스터드들 사이의 상기 공간을 닫도록 배치되는 것이 특징인 반도체 장치.
- 제 11 항에 있어서,상기 하부 시일드막은 실리콘 나이트라이드이고, 상기 하부 매립막 및 상기 평탄화 층간절연막은 실리콘 옥사이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질인 것이 특징인 반도체 장치.
- 제 12 항에 있어서,상기 하부 및 상부 매립막들은 동일한 유전 상수를 가지고, 상기 상부 매립막 및 상기 평탄화 층간절연막 그리고 상기 매립 층간절연막은 서로 다른 유전 상 수들을 각각 가지는 것을 특징인 반도체 장치.
- 제 13 항에 있어서,상기 스터드들 및 상기 배선들은 금속 질화물질 그리고 상기 금속 질화물질 상에 알루미늄, 구리 또는 그들의 조합물질을 포함하는 것이 특징인 반도체 장치.
- 제 14 항에 있어서,상기 평탄화 층간절연막, 상기 스터드들 및 상기 하부 보이드 한정막은 하부부 보이드 한정 구조체를 구성하고, 상기 하부 보이드 한정 구조체는 상기 반도체 기판 상에 하나 또는 다수개 배치되는 것이 특징인 반도체 장치.
- 반도체 기판 상에 층간절연막을 형성하고,상기 층간절연막에 한 쌍의 관통홀들을 형성하되, 상기 관통홀들의 각각은 차례로 수직하게 위치하도록 서로 다른 직경의 플러그 및 라인 몰딩부들을 가지고,상기 관통홀들을 각각 채우는 배선들을 형성하고,상기 배선들 사이의 상기 층간절연막을 제거하고, 및상기 층간절연막 및 상기 배선들을 덮고 그리고 상기 배선들 사이에 보이드(Void)를 한정하는 보이드 한정막을 형성하는 것을 포함하는 보이드 한정 구조체의 형성방법.
- 제 16 항에 있어서,상기 보이드 한정막을 형성하는 것은,상기 층간절연막 및 상기 배선들 상에 시일드막을 형성하되, 상기 시일드막은 상기 배선들 사이의 공간이 열리도록 상기 배선들 중 하나의 측벽을 컨포멀하게 덮고 그리고 이웃하는 배선을 향하여 연장해서 마주보는 측벽을 컨포멀하게 덮도록 형성되고,상기 시일드막 상에 덮여서 상기 배선들 사이의 상기 공간을 닫는 상기 매립막을 형성하는 것을 포함하되,상기 매립막 및 상기 층간절연막은 실리콘 옥사이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질이고, 상기 시일드 막은 실리콘 나이트라이드인 것이 특징인 보이드 한정 구조체의 형성방법.
- 제 17 항에 있어서,상기 매립막 및 상기 층간절연막은 서로 다른 유전 상수들을 각각 가지는 것이 특징인 보이드 한정 구조체의 형성방법.
- 제 18 항에 있어서,상기 층간절연막을 제거하는 것은,상기 배선들 및 상기 층간절연막 상에 마스크막을 형성하되, 상기 마스크막은 상기 배선들 사이의 상기 층간절연막을 노출시키는 정렬홀을 가지도록 형성되고,상기 마스크막을 식각 마스크로 사용해서 상기 정렬홀을 통하여 상기 층간절연막을 식각하고, 및상기 마스크 막을 상기 배선들 및 상기 층간절연막으로부터 제거시키는 것을 포함하되,상기 마스크 막은 상기 층간절연막과 다른 식각률을 가지는 절연막을 사용해서 형성되는 것이 특징인 보이드 한정 구조체의 형성방법.
- 제 19 항에 있어서,상기 배선들은 금속 질화물질 그리고 상기 금속 질화물질 상에 알루미늄, 구리 또는 그들의 조합물질을 포함하는 것이 특징인 보이드 한정 구조체의 형성방법.
- 제 20 항에 있어서,상기 관통홀들을 형성하는 것은,상기 층간절연막의 소정 영역들을 각각 지나는 비아 홀들을 형성하되, 상기 비아홀들은 상기 관통홀들의 상기 플러그 몰딩부들에 각각 대응하도록 형성되고,상기 층간절연막을 부분적으로 식각해서 상기 관통홀들의 상기 라인 몰딩부들에 대응하도록 상기 비아 홀들의 상부에 트랜치들을 각각 형성하는 것을 포함하는 것이 특징인 보이드 한정 구조체의 형성방법.
- 제 16 항에 있어서,상기 층간절연막을 형성하는 것, 상기 관통홀들을 형성하는 것, 상기 배선들을 형성하는 것, 상기 층간절연막을 제거하는 것, 및 상기 보이드 한정막을 형성하는 것을 차례대로 반도체 기판 상에 한번 또는 다수 번 수행해서 하나 또는 다수 개의 보이드 한정 구조체를 형성하는 것을 포함하되,상기 보이드 한정 구조체는 상기 층간절연막, 상기 배선들 및 상기 보이드 한정막으로 구성되는 것이 특징인 보이드 한정 구조체의 형성방법.
- 반도체 기판 상에 평탄화 층간절연막을 형성하고,상기 평탄화 층간절연막에 한 쌍의 콘택홀들을 형성하되, 상기 콘택홀들의 각각은 차례로 수직하게 위치하도록 서로 다른 직경의 플러그 몰딩부들을 가지고,상기 콘택홀들을 각각 채우는 스터드들을 형성하고,상기 스터드들 사이의 상기 평탄화 층간절연막을 제거하고,상기 평탄화 층간절연막 및 상기 스터드들을 덮고 그리고 상기 스터드들 사이에 보이드(Void)를 한정하는 하부 보이드 한정막을 형성하고,상기 하부 보이드 한정막 상에 매립 층간절연막을 형성하고,상기 매립 층간절연막 및 상기 하부 보이드 한정막에 관통홀들을 형성하되, 상기 관통홀들의 각각은 차례로 수직하게 위치하도록 서로 다른 직경의 플러그 및 라인 몰딩부들을 가지고,상기 관통홀들을 각각 채우고 그리고 상기 스터드들과 전기적으로 각각 접속하는 배선들을 형성하고,상기 배선들 사이의 상기 매립 층간절연막을 제거해서 상기 하부 보이드 한정막을 노출시키고, 및상기 매립 층간절연막 및 상기 배선들을 덮고 그리고 상기 배선들 사이에 보이드(Void)를 한정하는 상부 보이드 한정막을 형성하는 것을 포함하는 반도체 장치의 형성방법.
- 제 23 항에 있어서,상기 상부 보이드 한정막을 형성하는 것은,상기 매립 층간절연막 및 상기 배선들을 덮는 상부 시일드막을 형성하되, 상기 상부 시일드막은 상기 배선들 사이의 공간이 열리도록 상기 배선들 중 하나의 측벽을 컨포멀하게 덮고 그리고 이웃하는 배선을 향하여 연장해서 마주보는 측벽을 컨포멀하게 덮도록 형성되고,상기 상부 시일드막 상에 덮여서 상기 배선들 사이의 상기 공간을 닫는 상부 매립막을 형성하는 것을 포함하되,상기 상부 매립막 및 상기 매립 층간절연막은 실리콘 옥사이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질이고, 상기 상부 시일드 막은 실리콘 나이트라이드인 것이 특징인 반도체 장치의 형성방법.
- 제 24 항에 있어서,상기 하부 보이드 한정막을 노출시키는 것은,상기 배선들 및 상기 매립 층간절연막 상에 상부 마스크막을 형성하되, 상기 상부 마스크막은 상기 배선들 사이의 상기 매립 층간절연막을 노출시키는 제 2 정렬홀을 가지도록 형성되고,상기 상부 마스크막을 식각 마스크로 사용해서 상기 제 2 정렬홀을 통하여 상기 매립 층간절연막을 식각하고, 및상기 상부 마스크막을 상기 배선들 및 상기 매립 층간절연막으로부터 제거시키는 것을 포함하되,상기 상부 마스크 막은 상기 매립 층간절연막과 다른 식각률을 가지는 절연막을 사용해서 형성되는 것이 특징인 반도체 장치의 형성방법.
- 제 25 항에 있어서,상기 배선들은 금속 질화물질 그리고 상기 금속 질화물질 상에 알루미늄, 구리 또는 그들의 조합물질을 포함하는 것이 특징인 반도체 장치의 형성방법.
- 제 26 항에 있어서,상기 관통홀들을 형성하는 것은,상기 매립 층간절연막의 소정 영역들을 각각 지나고 그리고 상기 하부 보이드 한정막을 노출시키는 상부 비아 홀들을 형성하되, 상기 비아 홀들은 상기 관통홀들의 상기 플러그 몰딩부들에 각각 대응하도록 형성되고,상기 매립 층간절연막을 부분적으로 식각해서 상기 관통홀들의 상기 라인 몰딩부들에 대응하도록 상기 상부 비아 홀들 상에 상부 트랜치들을 각각 형성하는 것을 포함하는 것이 특징인 반도체 장치의 형성방법.
- 제 23 항에 있어서,상기 매립 층간절연막을 형성하는 것, 상기 관통홀들을 형성하는 것, 상기 배선들을 형성하는 것, 상기 하부 보이드 한정막을 노출시키는 것 및 상기 상부 보이드 한정막을 형성하는 것을 차례대로 상기 하부 보이드 한정막 상에 한번 또는 다수 번 수행해서 하나 또는 다수개의 상부 보이드 한정 구조체를 형성하는 것을 더 포함하되,상기 상부 보이드 한정 구조체는 상기 매립 층간절연막, 상기 배선들 및 상기 상부 보이드 한정막으로 구성되는 것이 특징인 반도체 장치의 형성방법.
- 제 27 항에 있어서,상기 하부 보이드 한정막을 형성하는 것은,상기 평탄화 층간절연막 및 상기 스터드들 상에 하부 시일드막을 형성하되, 상기 하부 시일드막은 상기 스터드들 사이의 공간이 열리도록 상기 스터드들 중 하나의 측벽을 컨포멀하게 덮고 그리고 이웃하는 스터드를 향하여 연장해서 마주보는 측벽을 컨포멀하게 덮도록 형성되고,상기 하부 시일드막 상에 덮여서 상기 스터드들 사이의 상기 공간을 닫는 상기 하부 매립막을 형성하는 것을 포함하되,상기 하부 매립막 및 상기 평탄화 층간절연막은 실리콘 옥사이드 격자 내 금속 및 비금속 원자들 중 적어도 하나를 가지는 물질이고, 상기 하부 시일드 막은 실리콘 나이트라이드인 것이 특징인 반도체 장치의 형성방법.
- 제 23 항에 있어서,상기 스터드들은 금속 질화물질 그리고 상기 금속 질화물질 상에 알루미늄, 구리 또는 그들의 조합물질을 포함하는 것이 특징인 반도체 장치의 형성방법.
- 제 23 항에 있어서,상기 스터드들을 형성하는 것은,상기 콘택홀을 채우도록 상기 평탄화 층간절연막 상에 하부 배리어 막 및 하부 도전막을 차례로 형성하고,상기 하부 도전막 및 상기 하부 배리어 막에 평탄화 공정을 차례로 수행해서 상기 평탄화 층간절연막을 노출시키는 것을 포함하되,상기 하부 배리어 막은 금속 질화물질이고, 상기 하부 도전막은 알루미늄, 구리 및 그들의 조합물질인 것이 특징인 반도체 장치의 형성방법.
- 제 23 항에 있어서,상기 콘택홀들을 형성하는 것은,상기 평탄화 층간절연막의 소정 영역들을 각각 지나는 하부 비아 홀들을 형성하고,상기 평탄화 층간절연막을 부분적으로 식각해서 상기 콘택홀들의 상기 플러그 몰딩부들에 대응하도록 상기 하부 비아 홀들 상에 하부 트랜치들을 각각 형성하는 것을 포함하는 것이 특징인 반도체 장치의 형성방법.
- 삭제
- 제 29 항에 있어서,상기 하부 및 상부 매립막들은 동일한 유전 상수를 가지도록 형성되고, 상기 상부 매립막 및 상기 평탄화 층간절연막 그리고 상기 매립 층간절연막은 서로 다른 유전 상수들을 각각 가지도록 형성되는 것을 특징인 반도체 장치의 형성방법.
- 제 34 항에 있어서,상기 평탄화 층간절연막을 형성하는 것, 상기 콘택홀들을 형성하는 것, 상기 스터드들을 형성하는 것, 상기 평탄화 층간절연막을 제거하는 것, 상기 하부 보이드 한정막을 형성하는 것을 차례대로 상기 반도체 기판 상에 한번 또는 다수 번 수행해서 하나 또는 다수개의 하부 보이드 한정 구조체를 형성하되,상기 하부 보이드 한정 구조체는 상기 평탄화 층간절연막, 상기 스터드들 및 상기 하부 보이드 한정막으로 구성되는 것이 특징인 반도체 장치의 형성방법.
- 제 23 항에 있어서,상기 평탄화 층간절연막을 제거하는 것은,상기 평탄화 층간절연막 및 상기 스터드들 상에 하부 마스크막을 형성하되, 상기 하부 마스크막은 상기 스터드들 사이에 상기 평탄화 층간절연막을 노출시키는 제 1 정렬홀을 가지고,상기 하부 마스크막을 식각 마스크로 사용해서 상기 제 1 정렬홀을 통하여 상기 평탄화 층간절연막을 식각하고, 및상기 평탄화 층간절연막 및 상기 스터드들로부터 상기 하부 마스크막을 제거하는 것을 포함하되,상기 하부 마스크막은 상기 평탄화 층간절연막과 다른 식각률을 가지는 것이 특징인 반도체 장치의 형성방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060078868A KR100782487B1 (ko) | 2006-08-21 | 2006-08-21 | 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 |
US11/730,276 US7956439B2 (en) | 2006-08-21 | 2007-03-30 | Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same |
US13/067,004 US8420524B2 (en) | 2006-08-21 | 2011-05-02 | Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060078868A KR100782487B1 (ko) | 2006-08-21 | 2006-08-21 | 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100782487B1 true KR100782487B1 (ko) | 2007-12-05 |
Family
ID=39100612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060078868A KR100782487B1 (ko) | 2006-08-21 | 2006-08-21 | 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7956439B2 (ko) |
KR (1) | KR100782487B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9318378B2 (en) * | 2004-08-21 | 2016-04-19 | Globalfoundries Singapore Pte. Ltd. | Slot designs in wide metal lines |
US20090072409A1 (en) * | 2007-09-14 | 2009-03-19 | International Business Machines Corporation | Interconnect Structures Incorporating Air-Gap Spacers |
US7939942B2 (en) * | 2007-12-19 | 2011-05-10 | Infineon Technologies Ag | Semiconductor devices and methods of manufacturing thereof |
US8643187B1 (en) * | 2011-06-01 | 2014-02-04 | Banpil Photonics, Inc. | On-chip interconnects VIAS and method of fabrication |
CN103187363B (zh) * | 2011-12-31 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 铜互连的制作方法 |
JP5898991B2 (ja) * | 2012-02-10 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US9034664B2 (en) * | 2012-05-16 | 2015-05-19 | International Business Machines Corporation | Method to resolve hollow metal defects in interconnects |
US8710660B2 (en) * | 2012-07-20 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid interconnect scheme including aluminum metal line in low-k dielectric |
CN102903698B (zh) * | 2012-10-25 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 半导体器件及集成电路 |
KR102003881B1 (ko) * | 2013-02-13 | 2019-10-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR20190001419A (ko) * | 2017-06-27 | 2019-01-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000043902A (ko) * | 1998-12-29 | 2000-07-15 | 김영환 | 반도체 소자의 다층 금속 배선 형성 방법 |
KR20000041734A (ko) * | 1998-12-23 | 2000-07-15 | 윤종용 | 배선간에 빈자리를 갖는 다층배선구조를 갖는 반도체장치 및 그제조방법 |
KR20010035659A (ko) * | 1999-10-01 | 2001-05-07 | 김영환 | 반도체장치의 캐패시턴스 감소방법 |
KR20030050616A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 다층 금속배선의 형성 방법 |
KR20060015515A (ko) * | 2003-05-22 | 2006-02-17 | 인터내셔널 비지네스 머신즈 코포레이션 | 멀티레벨 상호접속 구조를 제조하기 위한 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5776834A (en) * | 1995-06-07 | 1998-07-07 | Advanced Micro Devices, Inc. | Bias plasma deposition for selective low dielectric insulation |
US5847464A (en) * | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
US5835987A (en) * | 1995-10-31 | 1998-11-10 | Micron Technology, Inc. | Reduced RC delay between adjacent substrate wiring lines |
US6576976B2 (en) * | 1997-01-03 | 2003-06-10 | Integrated Device Technology, Inc. | Semiconductor integrated circuit with an insulation structure having reduced permittivity |
US6815329B2 (en) * | 2000-02-08 | 2004-11-09 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
US7042095B2 (en) * | 2002-03-29 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device including an interconnect having copper as a main component |
JP2004193431A (ja) | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7304388B2 (en) * | 2003-06-26 | 2007-12-04 | Intel Corporation | Method and apparatus for an improved air gap interconnect structure |
KR100523625B1 (ko) | 2003-07-16 | 2005-10-24 | 동부아남반도체 주식회사 | 반도체의 아이엠디 형성방법 |
KR100585137B1 (ko) * | 2004-03-10 | 2006-06-01 | 삼성전자주식회사 | 높은 집광 효율을 갖는 cmos 이미지 소자 및 그제조방법 |
JP2006190884A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US7811924B2 (en) * | 2008-06-16 | 2010-10-12 | Applied Materials, Inc. | Air gap formation and integration using a patterning cap |
-
2006
- 2006-08-21 KR KR1020060078868A patent/KR100782487B1/ko active IP Right Grant
-
2007
- 2007-03-30 US US11/730,276 patent/US7956439B2/en not_active Expired - Fee Related
-
2011
- 2011-05-02 US US13/067,004 patent/US8420524B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000041734A (ko) * | 1998-12-23 | 2000-07-15 | 윤종용 | 배선간에 빈자리를 갖는 다층배선구조를 갖는 반도체장치 및 그제조방법 |
KR20000043902A (ko) * | 1998-12-29 | 2000-07-15 | 김영환 | 반도체 소자의 다층 금속 배선 형성 방법 |
KR20010035659A (ko) * | 1999-10-01 | 2001-05-07 | 김영환 | 반도체장치의 캐패시턴스 감소방법 |
KR20030050616A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 다층 금속배선의 형성 방법 |
KR20060015515A (ko) * | 2003-05-22 | 2006-02-17 | 인터내셔널 비지네스 머신즈 코포레이션 | 멀티레벨 상호접속 구조를 제조하기 위한 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20110207316A1 (en) | 2011-08-25 |
US7956439B2 (en) | 2011-06-07 |
US8420524B2 (en) | 2013-04-16 |
US20080042268A1 (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100782487B1 (ko) | 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 | |
US6333255B1 (en) | Method for making semiconductor device containing low carbon film for interconnect structures | |
CN100508171C (zh) | 半导体器件 | |
KR102557400B1 (ko) | 반도체 장치 | |
US8617914B2 (en) | Method of forming semiconductor device having seal ring structure | |
KR101369361B1 (ko) | 일체형 크랙 스탑 구조물을 구비한 반도체 장치 | |
TWI681506B (zh) | 場效電晶體元件及其製造方法 | |
JP4417202B2 (ja) | 半導体装置 | |
CN106057772A (zh) | 互连结构及其形成方法 | |
CN110676212A (zh) | 半导体器件及其制造方法 | |
KR20180103397A (ko) | 집적회로 소자 | |
KR100782485B1 (ko) | 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들 | |
KR20210018669A (ko) | 비아 및 배선을 포함하는 반도체 소자 | |
US6362527B1 (en) | Borderless vias on bottom metal | |
KR100679822B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR102014197B1 (ko) | 반도체 장치 및 이의 형성 방법 | |
CN112563242A (zh) | 半导体装置 | |
JP2008205032A (ja) | 半導体装置 | |
KR100703559B1 (ko) | 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법 | |
US9812356B2 (en) | Method for manufacturing a semiconductor device | |
KR100871551B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100474605B1 (ko) | 구리 금속 배선용 비아 퍼스트 듀얼 다마신 프로세스 | |
KR100863419B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP2002280450A (ja) | 半導体装置とその製造方法 | |
KR20230024613A (ko) | 배선 구조체, 배선 구조체를 포함하는 반도체 장치 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 13 |