CN110676212A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110676212A
CN110676212A CN201910350463.3A CN201910350463A CN110676212A CN 110676212 A CN110676212 A CN 110676212A CN 201910350463 A CN201910350463 A CN 201910350463A CN 110676212 A CN110676212 A CN 110676212A
Authority
CN
China
Prior art keywords
line
layer
interlayer insulating
metal level
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910350463.3A
Other languages
English (en)
Inventor
朴斗焕
朴成浩
朴劲必
裴泰龙
徐恩哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110676212A publication Critical patent/CN110676212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

提供了一种半导体器件。半导体器件包括设置在第一金属水平处的第一线路和第二线路，设置在与第一金属水平不同的第二金属水平处的第三线路和第四线路，直接连接第一线路和第三线路的第一通孔，设置在第一金属水平与第二金属水平之间并且连接至第二线路的第五线路，以及直接连接第四线路和第五线路的第二通孔。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2018年7月3日提交的韩国专利申请No.10-2018-0077024的优先权，以及从其产生的所有权益，其公开的内容通过引用整体并入本文。
技术领域
本公开涉及半导体器件及其制造方法。
背景技术
近年来，由于电子技术的发展，半导体元件的小型化已经迅速发展，因此需要半导体芯片具有更高的集成度和/或更低的功耗。为了应对半导体芯片的更高的集成度和/或更低的功耗的需求，半导体元件的特征尺寸不断地减小。
另一方面，随着特征尺寸的减小，正在对用于稳定地形成线路和用于连接线路的通孔的方法进行各种研究。
发明内容
本公开的各方面提供了一种半导体器件，其使用用于连接位于各金属水平(至少两个或更多个金属水平具有差异)处的线路的通孔来改进了布线工艺的可布线性和/或改进了元件的性能和可靠性。
本公开的各方面提供了一种用于制造半导体器件的方法，该方法使用用于连接位于各金属水平(至少两个或更多个金属水平具有差异)处的线路的通孔改进了布线工艺的可布线性和/或改进了元件的性能和可靠性。
根据本公开的示例实施例，提供了一种半导体器件，其包括：处于第一金属水平处的第一线路和第二线路，处于不同于第一金属水平的第二金属水平处的第三线路和第四线路，直接连接第一线路和第三线路的第一通孔，处于所述第一金属水平与所述第二金属水平之间的第三金属水平处并且连接至第二线路的第五线路，以及直接连接第四线路和第五线路的第二通孔。
根据本公开的示例实施例，提供了一种半导体器件，其包括：处于第一金属水平处的第一线路和第二线路，处于高于第一金属水平的第二金属水平处的第三线路和第四线路，在第一金属水平和第二金属水平之间的第一层间绝缘层，在第一层间绝缘层上的第二层间绝缘层，连接第一线路和第三线路并且在第一层间绝缘层和第二层间绝缘层中延伸的第一填充层，在第一层间绝缘层中并且连接至第二线路的第二填充层，以及在第二层间绝缘层中并且连接至第四线路和第二填充层的第三填充层。
根据本公开的示例实施例，提供了一种半导体器件，包括：第一线路和第二线路，在第一线路和第二线路上的第一层间绝缘层，在第一层间绝缘层中的第三线路，包括开口并且在第三线路上的蚀刻防止层，在蚀刻防止层上的第二层间绝缘层，在第二层间绝缘层中的第四线路和第五线路，在第一层间绝缘层中暴露第一线路的一部分的第一沟槽，在第二层间绝缘层中暴露第三线路的一部分的第二沟槽，穿透开口并且在第一层间绝缘层和第二层间绝缘层中暴露第二线路的一部分的第三沟槽，在第一沟槽中连接第一线路和第三线路的第一通孔，在第二沟槽中连接第三线路和第四线路的第二通孔，以及在第三沟槽中连接第二线路和第五线路的第三通孔。
根据本公开的示例实施例，提供了一种用于制造半导体器件的方法，包括：在第一线路和第二线路上形成第一层间绝缘层；在第一层间绝缘层中形成连接到第一线路的第一通孔和第三线路；在第三线路和第一层间绝缘层上形成蚀刻防止层，蚀刻防止层包括开口，通过该开口暴露第一层间绝缘层的一部分；在蚀刻防止层上形成第二层间绝缘层；在第二层间绝缘层中形成用于暴露所述第三线路的一部分的第一沟槽和用于暴露第二线路的一部分的第二沟槽，第二沟槽穿透开口；以及形成用于填充第一沟槽的第四线路和用于填充第二沟槽的第五线路。
本公开的各方面不限于以上所提及的方面，并且本领域技术人员根据以下描述可以清楚地理解未提及的其它方面。
附图说明
通过参考附图详细地描述本公开的示例性实施例，本公开的以上和其他方面和特征将变得更加显而易见，在附图中：
图1是用于说明根据本公开的一些实施例的半导体器件的平面图；
图2是沿图1的线A-A截取的剖视图；
图3是沿图1的线B-B截取的剖视图；
图4是沿图1的线C-C截取的剖视图；
图5是用于说明本公开的一些实施例的半导体器件的图；
图6是示出根据本公开的一些实施例的半导体器件的平面图；
图7是沿图6的线A-A截取的剖视图；
图8是沿图6的线C-C截取的剖视图；
图9是用于说明本公开的一些实施例的半导体器件的图；
图10是用于说明根据本公开的一些实施例的半导体器件的平面图；
图11是沿图10的线A-A截取的剖视图；
图12是示出根据本公开的一些实施例的半导体器件的平面图；
图13是沿图12的线D-D截取的剖视图；以及
图14至图20是用于说明根据本公开的一些实施例的用于制造半导体器件的方法的中间步骤图。
具体实施方式
在下文中，将描述在用于形成晶体管的栅电极等的FEOL(前段制程)工艺之后执行的BEOL(后段制程)工艺中形成的线路之间的连接，但实施例不限于此。位于最低水平的线路可以是FEOL工艺中形成的导电图案。
图1是用于说明根据本公开的一些实施例的半导体器件的平面图。图2是沿图1的线A-A截取的剖视图。图3是沿图1的线B-B截取的剖视图。图4是沿图1的线C-C截取的剖视图。
作为参考，图1是用于说明本公开的示例平面图，但不限于此。
参考图1至图4，根据本公开的一些实施例的半导体器件可以包括第一下线路210、第二下线路220、第一线路230、第二线路240、第三线路250、第一通孔235、第二通孔245和/或第三通孔255。
第一下线路210和第二下线路220可以形成在衬底100上。第一下线路210可以形成在衬底100的第一区域I上。第二下线路220可以形成在衬底100的第二区域II上。衬底100的第一区域I和衬底100的第二区域II可以是彼此连接的区域，或者可以是彼此分离的区域。
第一下线路210可以在第一方向X1上延伸。第二下线路220可以在第二方向X2上延伸。第一方向X1可以是平行于第二方向X2的方向，或者可以是与第二方向X2相交的方向。
衬底100可以具有基底基板和外延层被层压的结构，但是本公开不限于此。衬底100可以是硅衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底、显示玻璃衬底等，并且可以是SOI(绝缘体上硅)衬底。
此外，虽然未示出，但是衬底100可以包括导电图案。导电图案可以是金属线路、接触件、导电焊盘等，并且可以是晶体管的栅电极、晶体管的源极/漏极、或二极管，但是实施例不限于此。
另外，虽然未示出，但是第一下线路210和第二下线路220中的每一个可以电连接到包括在衬底100中的导电图案。
第一下线路210和第二下线路220可以设置在第一金属水平处。第一下线路210和第二下线路220可以设置在衬底100上的第一层间绝缘层110中。第一层间绝缘层110可以包括第一下线路沟槽210t和/或第二下线路沟槽220t。
第一下线路210可以形成在第一下线路沟槽210t中。第二下线路220可以形成在第二下线路沟槽220t中。
第一下线路210可以包括第一下阻挡层211和/或第一下填充层212。第一下阻挡层211可以沿着第一下线路沟槽210t的侧壁和底表面延伸。第一下填充层212可以形成在第一下阻挡层211上。
第二下线路220可以包括第二下阻挡层221和/或第二下填充层222。第二下阻挡层221可以沿着第二下线路沟槽220t的侧壁和底表面延伸。第二下填充层222可以形成在第二下阻挡层221上。
虽然未示出，但是第一下线路210和第二下线路220中的每一个可以包括沿着第一下线路210的上表面和第二下线路220的上表面形成的覆盖导电层。
第一下阻挡层211和第二下阻挡层221中的每一个可以包括例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨(W)、氮化钨(WN)、碳氮化钨(WCN)、锆(Zr)、氮化锆(ZrN)、钒(V)、氮化钒(VN)、铌(Nb)、氮化铌(NbN)、铂(Pt)、铱(Ir)和铑(Rh)中的至少一种。
第一下填充层212和第二下填充层222中的每一个可以包括例如铝(Al)、铜(Cu)、钨(W)和钴(Co)中的至少一种。
当第一下填充层212和第二下填充层222中的每一个包含铜时，包含在第一下填充层212和第二下填充层222中的每一个中的铜可以包括例如碳(C)、银(Ag)、钴(Co)、钽(Ta)、铟(In)、锡(Sn)、锌(Zn)、锰(Mn)、钛(Ti)、镁(Mg)、铬(Cr)、锗(Ge)、锶(Sr)、铂(Pt)、镁(Mg)、铝(Al)和锆(Zr)中的至少一种。
第一层间绝缘层110可以包括例如氧化硅、氮化硅、氮氧化硅和低k材料中的至少一种。
例如，第一层间绝缘层110可以包括低k材料，以便减少线路之间的耦合现象。低k材料可以是例如具有适当高的碳和氢的氧化硅，并且可以是诸如SiCOH(氢氧碳化硅)的材料。
另一方面，因为碳包含在绝缘材料中，所以可以降低绝缘材料的介电常数。然而，为了进一步降低绝缘材料的介电常数，绝缘材料可以包含诸如空腔的气孔，其中气体或空气填充在绝缘材料中。
低k材料可以包括但不限于例如氟化四乙基硅酸酯(FTEOS)、氢倍半硅氧烷(HSQ)、双苯并环丁烯(BCB)、正硅酸四甲酯(TMOS)、八甲基乙基硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基甲硅烷基硼酸盐(TMSB)、二乙酰氧基二叔丁基硅氧烷(DADBS)、三甲基甲硅烷基磷酸酯(TMSP)、聚四氟乙烯(PTFE)、TOSZ(TonenSilaZen，东燃硅烷)、FSG(氟化物硅酸盐玻璃)、诸如聚环氧丙烷的聚酰亚胺纳米泡沫、CDO(碳掺杂氧化硅)、OSG(有机硅酸盐玻璃)SiLK、无定形氟化碳、二氧化硅气凝胶、二氧化硅干凝胶、中孔二氧化硅或其组合。
第一线路230可以形成在第一下线路210上。第一线路230可以在第三方向Y1上延伸。在图1中，第一线路230被示出为与第一下线路210相交，但是本公开不限于此。第一线路230可以在与第一下线路210相同的第一方向X1上延伸。
第一线路230可以设置在不同于第一金属水平的第二金属水平处。第一线路230可以设置在高于第一金属水平的第二金属水平处。设置在第二金属水平处的第一线路230可以连接到设置在第一金属水平处的第一下线路210。
第一通孔235可以直接连接第一线路230和第一下线路210。第一线路230可以通过第一通孔235电连接到第一下线路210。
第一线路230和第一通孔235可以设置在第一层间绝缘层110上的第二层间绝缘层130中。第二层间绝缘层130可以形成在第一下线路210和第二下线路220上。第一蚀刻防止层120可以形成在第二层间绝缘层130和第一层间绝缘层110之间。
第二层间绝缘层130可包括第一线路沟槽230t和/或第一通孔沟槽235t。第一线路沟槽230t可以在第三方向Y1上延伸较长。第一通孔沟槽235t可以形成在第一线路沟槽230t的底表面上。第一通孔沟槽235t可暴露第一下线路210的一部分。
第一线路沟槽230t可以在第三方向Y1上延伸较长。表述“在第三方向Y1上延伸较长”意味着第一线路沟槽230t在第三方向Y1上的宽度大于第一线路沟槽230t在第一方向X1上的宽度。
第一线路230可以设置在第一线路沟槽230t中。第一通孔235可以设置在第一通孔沟槽235t中。如图所示，第一线路230和第一通孔235可以是整体结构。换句话说，第一线路230和第一通孔235可以通过相同的制造工艺形成。可替代地，第一填充层232和第一阻挡层231中的每一个可以是整体结构。
第一线路230和第一通孔235可以包括第一阻挡层231和/或第一填充层232。第一阻挡层231的至少一部分和第一填充层232的至少一部分可以设置在第二层间绝缘层130中。
第一阻挡层231可以沿着第一线路沟槽230t的侧壁和底表面以及第一通孔沟槽235t的侧壁和底表面延伸。第一填充层232可以形成在第一阻挡层231上。第一填充层232可以填充第一线路沟槽230t和第一通孔沟槽235t。
第一阻挡层231可以包括第一部分231a和第二部分231b。第一阻挡层的第一部分231a可以沿着第一通孔沟槽235t的侧壁和底表面延伸。第一阻挡层的第二部分231b可以沿着第一线路沟槽230t的侧壁和底表面延伸。
第一填充层232可以包括第一部分232a和第二部分232b。第一填充层的第一部分232a可填充第一通孔沟槽235t。第一填充层的第二部分232b可以填充第一线路沟槽230t。
第一线路230可以包括第一阻挡层的第二部分231b和第一填充层的第二部分232b。第一通孔235可以包括第一阻挡层的第一部分231a和第一填充层的第一部分232a。第一填充层的第一部分232a可以连接第一下线路210和第一线路230。第一填充层的第一部分232a可以连接第一下线路210和第一填充层的第二部分232b。
第二层间绝缘层130可以包括例如氧化硅、氮化硅、氮氧化硅和低k材料中的至少一种。第一蚀刻防止层120可以包括具有相对于第二层间绝缘层130的蚀刻选择比的材料。
第一蚀刻防止层120可以包括例如氮化硅(SiN)、氮氧化硅(SiON)和碳氮化硅(SiCN)中的至少一种。
第二线路240可以形成在第一线路230上。第二线路240可以在第一方向X1上延伸。在图1中，第二线路240被示出为与第一线路230相交，但是实施例不限于此。第二线路240可以在与第一线路230相同的第三方向Y1上延伸。
第三线路250可以形成在第二下线路220上。第三线路250可以在第二方向X2上延伸。在图1中，第三线路250被示出为在与第二下线路220相同的方向上延伸，但是实施例不限于此。第三线路250可以在与第二方向X2相交的第四方向Y2上延伸。
第二线路240和第三线路250可以设置在不同于第二金属水平的第三金属水平处。第二金属水平可位于第一金属水平与第三金属水平之间。第二线路240和第三线路250可以设置在高于第二金属水平的第三金属水平处。
设置在第三金属水平处的第二线路240可以连接到设置在第二金属水平处的第一线路230。设置在第三金属水平处的第三线路250可以连接到设置在第一金属水平的第二下线路220。
第二通孔245可以直接连接第二线路240和第一线路230。第二线路240可以通过第二通孔245电连接到第一线路230。第二线路240可以通过第二通孔245、第一线路230和第一通孔235电连接到第一下线路210。
第三通孔255可以直接连接第三线路250和第二下线路220。第三通孔255可以直接连接第三线路250和第二下线路220，而不穿过设置在第二金属水平处的线路。第三线路250可以通过第三通孔255电连接到第二下线路220。
第二线路240、第三线路250和第二通孔245可以设置在第二层间绝缘层130上的第三层间绝缘层150中。第三通孔255可以设置在第二层间绝缘层130和第三层间绝缘层150中。第三通孔255可以在第二层间绝缘层130和第三层间绝缘层150中延伸。
第三层间绝缘层150可以形成在第一线路230上。第二蚀刻防止层140可以形成在第三层间绝缘层150和第二层间绝缘层130之间。
第二蚀刻防止层140可设置在第三金属水平与第一金属水平之间。第二蚀刻防止层140可以包括第一开口140t。第三通孔255可以穿透并穿过第一开口140t。在根据本公开的一些实施例的半导体器件中，第三通孔255不与第二蚀刻防止层140接触。
第三层间绝缘层150可以包括第二线路沟槽240t和/或第二通孔沟槽245t。第二线路沟槽240t可以在第一方向X1上延伸较长。第二通孔沟槽245t可以形成在第二线路沟槽240t的底表面上。第二通孔沟槽245t可以暴露第一线路230的一部分。
此外，第三层间绝缘层150可以包括第三线路沟槽250t和/或第三通孔沟槽255t。第三通孔沟槽255t也可以形成在第二层间绝缘层130中。换句话说，第二层间绝缘层130和第三层间绝缘层150可以包括第三通孔沟槽255t。
第三线路沟槽250t可以在第二方向X2上延伸较长。第三通孔沟槽255t可以形成在第三线路沟槽250t的底表面上。第三通孔沟槽255t可以暴露第二下线路220的一部分。第三通孔沟槽255t可以通过第一开口140t形成在第二层间绝缘层130和/或第三层间绝缘层150中。
第二线路240可以设置在第二线路沟槽240t中。第二通孔245可以设置在第二通孔沟槽245t中。第二线路240和第二通孔245可以是整体结构。第三线路250可以设置在第三线路沟槽250t中。第三通孔255可以设置在第三通孔沟槽255t中。第三线路250和第三通孔255可以是整体结构。
第二线路240和第二通孔245可以包括第二阻挡层241和第二填充层242。第二阻挡层241的至少一部分和第二填充层242的至少一部分可以设置在第三层间绝缘层150中。
第二阻挡层241可以沿着第二线路沟槽240t的侧壁和底表面以及第二通孔沟槽245t的侧壁和底表面延伸。第二填充层242可以形成在第二阻挡层241上。第二填充层242可以填充第二线路沟槽240t和第二通孔沟槽245t。
第二阻挡层241可以包括第一部分241a和/或第二部分241b。第二阻挡层的第一部分241a可以沿着第二通孔沟槽245t的侧壁和底表面延伸。第二阻挡层的第二部分241b可以沿着第二线路沟槽240t的侧壁和底表面延伸。
第二填充层242可以包括第一部分242a和第二部分242b。第二填充层的第一部分242a可以填充第二通孔沟槽245t。第二填充层的第二部分242b可以填充第二线路沟槽240t。
第二线路240可以包括第二阻挡层的第二部分241b和第二填充层的第二部分241b。第二通孔245可以包括第二阻挡层的第一部分241a和第二填充层的第一部分242a。第二填充层的第一部分242a可以连接第一线路230和第二线路240。第二填充层的第一部分242a可以连接第一填充层232和第二填充层的第二部分242b。
第二填充层242可以与第一填充层232间隔开。第二阻挡层241可以设置在第二填充层242和第一填充层232之间。换句话说，第二填充层的第一部分242a和第一填充层的第二部分232b可以通过在第二填充层的第一部分242a和第三层间绝缘层150之间延伸并且在第二填充层的第一部分242a和第一填充层的第二部分232b之间延伸的第二阻挡层的第一部分241a彼此间隔开。
第三线路250和第三通孔255可以包括第三阻挡层251和第三填充层252。第三阻挡层251的至少一部分和第三填充层252的至少一部分可以设置在第二层间绝缘层130和第三层间绝缘层150中。
第三阻挡层251可以沿着第三线路沟槽250t的侧壁和底表面以及第三通孔沟槽255t的侧壁和底表面延伸。第三填充层252可以形成在第三阻挡层251上。第三填充层252可以填充第三线路沟槽250t和第三通孔沟槽255t。
第三阻挡层251可以包括第一部分251a和/或第二部分251b。第三阻挡层的第一部分251a可以沿着第三通孔沟槽255t的侧壁和底表面延伸。第三阻挡层的第二部分251b可以沿着第三线路沟槽250t的侧壁和底表面延伸。
第三阻挡层的第一部分251a可以形成在第二层间绝缘层130和第三层间绝缘层150中。第三阻挡层的第二部分251b可以形成在第三层间绝缘层150中。
第三填充层252可以包括第一部分252a和第二部分252b。第三填充层的第一部分252a可以填充第三通孔沟槽255t。第三填充层的第二部分252b可以填充第三线路沟槽250t。
第三填充层的第一部分252a可以在第二层间绝缘层130和第三层间绝缘层150中延伸。第三填充层的第一部分252a可以穿透并穿过第一开口140t。第三填充层的第二部分252b可以形成在第三层间绝缘层150中。
第三线路250可以包括第三阻挡层的第二部分251b和第三填充层的第二部分252b。第三通孔255可以包括第三阻挡层的第一部分251a和第三填充层的第一部分252a。第三填充层的第一部分252a可以连接第二下线路220和第三线路250。第三填充层的第一部分252a可以连接第二下填充层222和第三填充层的第二部分252b。
第一阻挡层231、第二阻挡层241和第三阻挡层251中的每一个可以包括例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨(W)、氮化钨(WN)、碳氮化钨(WCN)、锆(Zr)、氮化锆(ZrN)、钒(V)、氮化钒(VN)、铌(Nb)、氮化铌(NbN)、铂(Pt)、铱(Ir)和铑(Rh)中的至少一种。
第一填充层232、第二填充层242和第三填充层252中的每一个可包括例如铝(Al)、铜(Cu)、钨(W)及钴(Co)中的至少一种。
第三层间绝缘层150可以包括例如氧化硅、氮化硅、氮氧化硅和低k材料中的至少一种。第二蚀刻防止层140可以包括具有相对于第三层间绝缘层150的蚀刻选择比的材料。第二蚀刻防止层140可以包括例如氮化硅(SiN)、氮氧化硅(SiON)和碳氮化硅(SiCN)中的至少一种。
可能期望直接连接第一金属水平的第二下线路220和第三金属水平的第三线路250。
首先，当使用设计用于设置在第一金属水平与第三金属水平之间的第二金属水平处的连接的线路时，可以发生IR降。然而，通过使用第三通孔255直接连接第二下线路220和第三线路250，可以减少或防止IR降。
然后，设计用于设置在第二金属水平处的连接的线路也包括在设置在第二金属水平处的所有线路的布局中。需要给第二金属水平分配用于形成设计用于该连接的线路的空间。也就是说，通过设置设计用于连接的线路，可以在第二金属水平处生成由于设计用于连接的线路而产生的不必要的空间。
然而，通过使用第三通孔255直接连接第二下线路220和第三线路250，在第二金属水平内不需要分配设计用于连接的线路的空间。因此，可以改善包括在半导体器件的第二金属水平中的线路的可布线性。
在图1中，第一下线路210被示出为在第一方向X1和第三方向Y1上的宽度比第二线路240的更大，但是这仅是为了方便说明，并且实施例不限于此。此外，虽然第二下线路220被示出为在第二方向X2和第四方向Y2上的宽度比第三线路250的更大，但是这仅是为了便于说明，并且实施例不限于此。
虽然在图2至图4中示出了BEOL工艺的其他线路未设置在第一下线路210和第二下线路220下方，但是本公开不限于此。此外，尽管示出了BEOL工艺的其他线路未设置在第二线路240和第三线路250上，但是本公开不限于此。
图5是用于说明本公开的一些实施例的半导体器件的图。为了便于说明，将主要描述与参照图1至图4的描述的差异。
参考图5，在根据本公开的一些实施例的半导体器件中，第三通孔255可以与第二蚀刻防止层140接触。
第三通孔沟槽255t的侧壁的一部分可以由第二蚀刻防止层140限定。第三阻挡层251的一部分可以沿着由第三通孔沟槽255t暴露的第二蚀刻防止层140形成。第三阻挡层的第一部分251a可以与第二蚀刻防止层140接触。
图6是示出根据本公开的一些实施例的半导体器件的平面图。图7是沿图6中的线A-A截取的剖视图。图8是沿图6的线C-C截取的剖视图。为了便于说明，将主要描述与参考图1至图4的描述的差异。
作为参考，图6仅是用于说明本公开的示例平面图，并且不限于此。
参考图6至图8，根据本公开的一些实施例的半导体器件可以包括第一下线路210、第二下线路220、第一线路230、第二线路240、第四线路260、第五线路270、第一通孔235、第二通孔245、第四通孔265和/或第五通孔275。
第三线路250可以不设置在衬底100的第二区域II的第三金属水平处。而且，也可不形成第三通孔255。
第四线路260可以形成在第二线路240上。第四线路260可以在第三方向Y1上延伸。在图6中，第四线路260被示出为与第二线路240相交，但是实施例不限于此。第四线路260可以在与第二线路240相同的第一方向X1上延伸。
第五线路270可以形成在第二下线路220上。第五线路270可以在第四方向Y2上延伸。在图6中，第五线路270被示出为与第二下线路220相交，但是实施例不限于此。第五线路270可以在与第二下线路220相同的第二方向X2上延伸。
第四线路260和第五线路270可以设置在不同于第三金属水平的第四金属水平处。第三金属水平可以位于第二金属水平与第四金属水平之间。第四线路260和第五线路270可以设置在比第三金属水平高的第四金属水平处。
设置在第四金属水平处的第四线路260可以连接到设置在第三金属水平处的第二线路240。设置在第四金属水平处的第五线路270可以连接到设置在第一金属水平处的第二下线路220。
第四通孔265可以直接连接第四线路260和第二线路240。第四线路260可以通过第四通孔265电连接到第二线路240。第四线路260可以通过第四通孔265、第二线路240、第二通孔245、第一线路230和/或第一通孔235电连接到第一下线路210。
第五通孔275可以直接连接第五线路270和第二下线路220。第五通孔275可以直接连接第五线路270和第二下线路220，而不穿过设置在第二金属水平和第三金属水平处的线路。第五线路270可以通过第五通孔275电连接到第二下线路220。
第四线路260、第五线路270和/或第四通孔265可以设置在第三层间绝缘层150上的第四层间绝缘层170中。第五通孔275可以设置在第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170中。第五通孔275可以在第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170中延伸。
第四层间绝缘层170可以形成在第二线路240上。第三蚀刻防止层160可以形成在第四层间绝缘层170和第三层间绝缘层150之间。
第三蚀刻防止层160可以设置在第四金属水平和第二金属水平之间。第三蚀刻防止层160可以包括第二开口160t。第五通孔275可以穿透并穿过第一开口140t和第二开口160t。在根据本公开的一些实施例的半导体器件中，第五通孔275不与第二蚀刻防止层140和第三蚀刻防止层160接触。
第四层间绝缘层170可以包括第四线路沟槽260t和第四通孔沟槽265t。第四线路沟槽260t可以在第三方向Y1上延伸较长。第四通孔沟槽265t可以形成在第四线路沟槽260t的底表面上。第四通孔沟槽265t可以暴露第二线路240的一部分。
此外，第四层间绝缘层170可以包括第五线路沟槽270t和第五通孔沟槽275t。第五通孔沟槽275t还可以形成在第二层间绝缘层130和第三层间绝缘层150中。换句话说，第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170可包括第五通孔沟槽275t。
第五线路沟槽270t可以在第四方向Y2上延伸较长。第五通孔沟槽275t可以形成在第五线路沟槽270t的底表面上。第五通孔沟槽275t可以暴露第二下线路220的一部分。第五通孔沟槽275t可以通过第一开口140t和第二开口160t形成在第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170中。
第四线路260可以设置在第四线路沟槽260t中。第四通孔265可以设置在第四通孔沟槽265t中。第四线路260和第四通孔265可以是整体结构。第五线路270可以设置在第五线路沟槽270t中。第五通孔275可设置于第五通孔沟槽275t中。第五线路270和第五通孔275可以是整体结构。
第四线路260和第四通孔265可以包括第四阻挡层261和第四填充层262。第四阻挡层261的至少一部分和第四填充层262的至少一部分可以设置在第四层间绝缘层170中。
第四阻挡层261可以沿着第四线路沟槽260t的侧壁和底表面以及第四通孔沟槽265t的侧壁和底表面延伸。第四填充层262可以形成在第四阻挡层261上。第四填充层262可以填充第四线路沟槽260t和第四通孔沟槽265t。
第四阻挡层261可以包括第一部分261a和第二部分261b。第四阻挡层的第一部分261a可以沿着第四通孔沟槽265t的侧壁和底表面延伸。第四阻挡层的第二部分261b可以沿着第四线路沟槽260t的侧壁和底表面延伸。
第四填充层262可以包括第一部分262a和第二部分262b。第四填充层的第一部分262a可以填充第四通孔沟槽265t。第四填充层的第二部分262b可以填充第四线路沟槽260t。
第四线路260可以包括第四阻挡层的第二部分261b和第四填充层的第二部分262b。第四通孔265可以包括第四阻挡层的第一部分261a和第四填充层的第一部分262a。第四填充层的第一部分262a可以连接第二线路240和第四线路260。第四填充层的第一部分262a可以连接第二填充层242和第四填充层的第二部分262b。
第四填充层262可以与第二填充层242间隔开。第四阻挡层261可以设置在第四填充层262和第二填充层242之间。以其他方式，第四填充层的第一部分262a和第二填充层的第二部分242b可以通过在第四填充层的第一部分262a与第四层间绝缘层170之间以及在第四填充层的第一部分262a和第二填充层的第二部分242b之间延伸的第四阻挡层的第一部分261a而彼此间隔开。
第五线路270和第五通孔275可以包括第五阻挡层271和第五填充层272。第五阻挡层271的至少一部分和第五填充层272的至少一部分可以设置在第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170的内部。
第五阻挡层271可以沿着第五线路沟槽270t的侧壁和底表面以及第五通孔沟槽275t的侧壁和底表面延伸。第五填充层272可以形成在第五阻挡层271上。第五填充层272可以填充第五线路沟槽270t和第五通孔沟槽275t。
第五阻挡层271可以包括第一部分271a和第二部分271b。第五阻挡层的第一部分271a可以沿着第五通孔沟槽275t的侧壁和底表面延伸。第五阻挡层的第二部分271b可以沿着第五线路沟槽270t的侧壁和底表面延伸。
第五阻挡层的第一部分271a可以形成在第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170中。第五阻挡层的第二部分271b可以形成在第四层间绝缘层170中。
第五填充层272可以包括第一部分272a和第二部分272b。第五填充层的第一部分272a可以填充第五通孔沟槽275t。第五填充层的第二部分272b可以填充第五线路沟槽270t。
第五填充层的第一部分272a可以在第二层间绝缘层130、第三层间绝缘层150和第四层间绝缘层170中延伸。第五填充层的第一部分272a可以穿透并穿过第一开口140t和第二开口160t。第五填充层的第二部分272b可以形成在第四层间绝缘层170中。
第五线路270可以包括第五阻挡层的第二部分271b和第五填充层的第二部分272b。第五通孔275可以包括第五阻挡层的第一部分271a和第五填充层的第一部分272a。第五填充层的第一部分272a可以连接第二下线路220和第五线路270。第五填充层的第一部分272a可以连接第二下线路220和第五填充层的第二部分272b。
第四层间绝缘层170可以包括例如氧化硅、氮化硅、氮氧化硅和低k材料中的至少一种。第三蚀刻防止层160可以包括具有相对于第四层间绝缘层170的蚀刻选择比的材料。
第三蚀刻防止层160可以包括例如氮化硅(SiN)、氮氧化硅(SiON)和碳氮化硅(SiCN)中的至少一种。
图9是用于说明本公开的一些实施例的半导体器件的图。为了便于说明，将主要描述与参考图6至图8的描述的不同之处。
参考图9，在根据本公开的一些实施例的半导体器件中，第五通孔275可以与第二蚀刻防止层140和第三蚀刻防止层160接触。
第五通孔沟槽275t的侧壁的一部分可以由第二蚀刻防止层140和第三蚀刻防止层160限定。第五阻挡层271的一部分可以沿着由第五通孔沟槽275t暴露的第二蚀刻防止层140和第三蚀刻防止层160形成。第五阻挡层的第一部分271a可以与第二蚀刻防止层140和第三蚀刻防止层160接触。
与所示出的示例不同，第五通孔275还可与第二蚀刻防止层140和第三蚀刻防止层160中的一个接触。在这种情况下，不与第五通孔275接触的蚀刻防止层可以包括第五通孔275穿过的开口。
图10是用于说明根据本公开的一些实施例的半导体器件的平面图。图11是沿图10的线A-A截取的剖视图。为了便于说明，将主要描述与参考图6至图8的描述的不同之处。
作为参考，图10是示出为解释本公开的示例平面图，但是实施例不限于此。
参考图10和图11，在根据本公开的一些实施例的半导体器件中，第二通孔245可以直接连接第二线路240和第一下线路210。
在第二金属水平处，可不存在连接到第二通孔245的线路。然而，不直接连接到第二通孔245的第六线路280可以布置在第二金属水平处。第六线路280可以设置在包括在第二层间绝缘层130中的第六线路沟槽280t中。第六线路280可以包括第六阻挡层281和第六阻挡层281上的第六填充层282。
第二通孔245可以直接连接第二线路240和第一下线路210，而不穿过设置在第二金属水平处的线路。第二线路240可以通过第二通孔245电连接到第一下线路210。
第二通孔245可以设置在第二层间绝缘层130和第三层间绝缘层150中。第二通孔245可以延伸通过第二层间绝缘层130和第三层间绝缘层150。
第二蚀刻防止层140可以包括第三开口141t，第二通孔245穿透该第三开口141t。例如，第二通孔245可以不与第二蚀刻防止层140接触。
第二通孔沟槽245t可以形成在第二层间绝缘层130和第三层间绝缘层150中。换句话说，第二层间绝缘层130和第三层间绝缘层150可以包括第二通孔沟槽245t。
第二通孔沟槽245t可以暴露第一下线路210的一部分。第二通孔沟槽245t可以通过第三开口141t形成在第二层间绝缘层130和第三层间绝缘层150中。
第二阻挡层241的至少一部分和第二填充层242的至少一部分可以设置在第二层间绝缘层130和第三层间绝缘层150的内部。第二阻挡层的第一部分241a可以形成在第二层间绝缘层130和第三层间绝缘层150中。第二填充层的第一部分242a可以在第二层间绝缘层130和第三层间绝缘层150中延伸。第二填充层的第一部分242a可以穿透并穿过第三开口141t。
图12是示出根据本公开的一些实施例的半导体器件的平面图。图13是沿图12的线D-D截取的剖视图。为了便于说明，将主要描述与参考图1至图4的描述的不同之处。
作为参考，图12是示出为说明本公开的示例平面图，但是实施例不限于此。
参考图12和图13，在根据本公开的一些实施例的半导体器件中，连接到第一线路230和第二下线路220的第七线路290可以设置在第三金属水平。第七线路290可以通过第六通孔295和第七通孔296连接到第一线路230和第二下线路220。
虽然第二下线路220被示出为在与第一下线路210相同的第一方向X1上延伸，但是本公开不限于此。
第七线路290可以设置在第一线路230上。第七线路290可以在第一方向X1上延伸。第七线路290被示出为具有在第一方向X1上延伸的杆形，但是实施例不限于此。即，第七线路290可以由在第一方向X1上延伸的部分和在第三方向Y1上延伸的部分的组合构成。
设置在第三金属水平处的第七线路290可以同时连接到设置在第二金属水平处的第一线路230以及连接到设置在第一金属水平处的第二下线路220。第七线路290可以电连接到第一线路230和第二下线路220。
第六通孔295可直接连接第七线路290和第一线路230。第七通孔296可直接连接第七线路290和第二下线路220。第七通孔296可直接连接第七线路290和第二下线路220，而不穿过设置在第二金属水平处的线路。
第七线路290可以包括直接连接到第六通孔295的第一部分290a和直接连接到第七通孔296的第二部分290b。
第七线路290和第六通孔295可以设置在第三层间绝缘层150中。第七通孔296可以设置在第二层间绝缘层130和第三层间绝缘层150中。第七通孔296可以在第二层间绝缘层130和第三层间绝缘层150中延伸。
第七通孔296可以穿透并穿过第一开口140t。例如，第七通孔296可以不与第二蚀刻防止层140接触。
第三层间绝缘层150可以包括第七线路沟槽290t和第六通孔沟槽295t。第七线路沟槽290t可以在第一方向X1上延伸较长。第六通孔沟槽295t可以形成在第七线路沟槽290t的底表面上。第六通孔沟槽295t可以暴露第一线路230的一部分。
此外，第三层间绝缘层150可以包括第七通孔沟槽296t。第七通孔沟槽296t也可以形成在第二层间绝缘层130中。以其他方式，第二层间绝缘层130和第三层间绝缘层150可以包括第七通孔沟槽296t。
第七通孔沟槽296t可以形成在第七线路沟槽290t的底表面上。第七通孔沟槽296t可以暴露第二下线路220的一部分。第七通孔沟槽296t可以通过第一开口140t形成在第二层间绝缘层130和第三层间绝缘层150中。
第七线路290可以设置在第七线路沟槽290t中。第六通孔295可以设置在第六通孔沟槽295t中。第七通孔296可以设置在第七通孔沟槽296t中。第七线路290、第六通孔295和第七通孔296可以是整体结构。
第七线路290、第六通孔295和第七通孔296可以包括第七阻挡层291和第七填充层292。第七阻挡层291的至少一部分和第七填充层292的至少一部分可以设置在第二层间绝缘层130和第三层间绝缘层150中。
第七阻挡层291可以沿着第七线路沟槽290t的侧壁和底表面、第六通孔沟槽295t的侧壁和底表面以及第七通孔沟槽296t的侧壁和底表面延伸。第七填充层292可以形成在第七阻挡层291上。第七填充层292可以填充第七线路沟槽290t、第六通孔沟槽295t和第七通孔沟槽296t。
第七阻挡层291可以包括第一部分291a、第二部分291b和第三部分291c。第七阻挡层的第一部分291a可以沿着第六通孔沟槽295t的侧壁和底表面延伸。第七阻挡层的第二部分291b可以沿着第七线路沟槽290t的侧壁和底表面延伸。第七阻挡层的第三部分291c可以沿着第七通孔沟槽296t的侧壁和底表面延伸。
第七填充层292可以包括第一部分292a、第二部分292b和第三部分292c。第七填充层的第一部分292a可以填充第六通孔沟槽295t。第七填充层的第二部分292b可以填充第七线路沟槽290t。第七填充层的第三部分292c可以填充第七通孔沟槽296t。
第七填充层的第三部分292c可以在第二层间绝缘层130和第三层间绝缘层150中延伸。第七填充层的第三部分292c可以穿透并穿过第一开口140t。
第七线路290可以包括第七阻挡层的第二部分291b和第七填充层的第二部分292b。第六通孔295可以包括第七阻挡层的第一部分291a和第七填充层的第一部分292a。第七通孔296可以包括第七阻挡层的第三部分291c和第七填充层的第三部分292c。
第七填充层的第一部分292a可以连接第一线路230和第七线路290。第七填充层的第一部分292a可以连接第一填充层232和第七填充层的第二部分292b。
第七填充层的第三部分292c可以连接第二下线路220和第七线路290。第七填充层的第三部分292c可以连接第二下填充层222和第七填充层的第二部分292b。
第七填充层292可以与第一填充层232间隔开。第七阻挡层291可以设置在第七填充层292和第一填充层232之间。以其他方式，第七填充层的第一部分292a和第一填充层的第二部分232b可以通过在第七填充层的第一部分292a与第三层间绝缘层150之间以及在第七填充层的第一部分292a与第一填充层的第二部分232b之间延伸的第七阻挡层的第一部分291a而彼此间隔开。
图14至图20是用于说明根据本公开的一些实施例的用于制造半导体器件的方法的中间步骤图。
作为参考，图14至图20是示出图1的第一区域I和第二区域II的图。
参考图14，可以在衬底100上的第一层间绝缘层110中形成第一下线路210和第二下线路220。
第一蚀刻防止层120和第二层间绝缘层130可以顺序地形成在第一下线路210和第二下线路220上。
第一线路230和第一通孔235可以形成在第二层间绝缘层130中。第一通孔235可以直接连接第一线路230和第一下线路210。
自由蚀刻防止层140p可以在其上形成有第一线路230的第二层间绝缘层130上形成。
参考图15，可以在自由蚀刻防止层140p上形成第一掩模层50。
可以在第一掩模层50上形成用于暴露第一掩模层50的一部分的第一光敏膜图案55。
参考图15和图16，可以使用第一光敏膜图案55来图案化第一掩模层50。
可以使用图案化的第一掩模层50在自由蚀刻防止层140p中形成第一开口140t。
也就是说，包括第一开口140t的第二蚀刻防止层140可以形成在第一线路230上。
参考图17，可以在第二蚀刻防止层140上形成第三层间绝缘层150。
可以在第三层间绝缘层150上形成暴露第三层间绝缘层150的一部分的硬掩模图案60。
参考图18，可以在第三层间绝缘层150和硬掩模图案60上形成第二掩模层70。
可在第二掩模层70上形成暴露第二掩模层70的一部分的第二光敏膜图案75。
参考图18和图19，可以使用第二光敏膜图案75和第二掩模层70在第三层间绝缘层150中形成第二线路沟槽240t、第二通孔沟槽245t、第三线路沟槽250t和第三通孔沟槽255t。第三通孔沟槽255t可以延伸到第二层间绝缘层130中。
第二通孔沟槽245t可以暴露第一线路230的一部分。第三通孔沟槽255t可以穿透第一开口140t。第三通孔沟槽255t可以暴露第二下线路220的一部分。
参考图20，可以沿着第二线路沟槽240t的侧壁和底表面以及第二通孔沟槽245t的侧壁和底表面形成第二阻挡层241。可以在第二阻挡层241上形成用于填充第二线路沟槽240t和第二通孔沟槽245t的第二填充层242。
此外，可以沿着第三线路沟槽250t的侧壁和底表面以及第三通孔沟槽255t的侧壁和底表面形成第三阻挡层251。可以在第三阻挡层251上形成用于填充第三线路沟槽250t和第三通孔沟槽255t的第三填充层252。
结果，第二线路240、第三线路250和第二通孔245可以在第三层间绝缘层150中形成。此外，第三通孔255可以形成在第二层间绝缘层130和第三层间绝缘层150中。
在结束具体实施方式时，本领域技术人员将理解，在实质上不脱离本公开的原理的情况下，可以对示例实施例进行许多变化和修改。因此，本公开的所公开的示例实施例仅仅是在一般性和描述性的意义下使用，而不是为了限制的目的。

Claims (20)

1.一种半导体器件，包括：
第一线路和第二线路，其在第一金属水平处；
第三线路和第四线路，其在不同于所述第一金属水平的第二金属水平处；
第一通孔，其直接连接所述第一线路和所述第三线路；
第五线路，其在所述第一金属水平与所述第二金属水平之间的第三金属水平处并且连接到所述第二线路；以及
第二通孔，其直接连接所述第四线路和所述第五线路。
2.根据权利要求1所述的半导体器件，还包括：
蚀刻防止层，其位于所述第一金属水平与所述第二金属水平之间并且包括开口，
其中，所述第一通孔穿过所述开口。
3.根据权利要求2所述的半导体器件，其中所述第一通孔不与所述蚀刻防止层接触。
4.根据权利要求1所述的半导体器件，还包括：
蚀刻防止层，其位于所述第一金属水平与所述第二金属水平之间，
其中，所述第一通孔穿透所述蚀刻防止层并且与所述蚀刻防止层接触。
5.根据权利要求1所述的半导体器件，还包括：
第三通孔，其直接连接所述第二线路和所述第五线路。
6.根据权利要求5所述的半导体器件，还包括：
第六线路，其在所述第一金属水平与所述第三金属水平之间的第四金属水平处；以及
蚀刻防止层，其位于所述第一金属水平与所述第三金属水平之间且包括开口，
其中，所述第三通孔穿过所述开口。
7.根据权利要求6所述的半导体器件，其中所述第三通孔不与所述蚀刻防止层接触。
8.根据权利要求1所述的半导体器件，还包括：
第六线路，其在所述第一金属水平与所述第三金属水平之间的第四金属水平中；
第三通孔，其直接连接所述第五线路和所述第六线路；以及
第四通孔，其直接连接所述第六线路和所述第二线路。
9.根据权利要求8所述的半导体器件，还包括：
第一蚀刻防止层，其位于所述第一金属水平与所述第三金属水平之间并且包括第一开口；以及
第二蚀刻防止层，其位于所述第二金属水平与所述第四金属水平之间并且包括第二开口，
其中，所述第一通孔穿过所述第一开口和所述第二开口。
10.根据权利要求9所述的半导体器件，其中，所述第一通孔不与所述第一蚀刻防止层和所述第二蚀刻防止层接触。
11.根据权利要求1所述的半导体器件，其中所述第三线路和所述第四线路彼此直接连接。
12.一种半导体器件，包括：
第一线路和第二线路，其在第一金属水平处；
第三线路和第四线路，其在高于所述第一金属水平的第二金属水平处；
第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层在所述第一金属水平和所述第二金属水平之间，所述第二层间绝缘层在所述第一层间绝缘层上；
第一填充层，其连接所述第一线路和所述第三线路，并且在所述第一层间绝缘层和所述第二层间绝缘层中延伸；
第二填充层，其在所述第一层间绝缘层中并且连接至所述第二线路；以及
第三填充层，其位于所述第二层间绝缘层中并连接至所述第四线路和所述第二填充层。
13.根据权利要求12所述的半导体器件，其中所述第三填充层与所述第二填充层间隔开。
14.根据权利要求12所述的半导体器件，还包括:
阻挡层，其位于所述第二填充层和所述第三填充层之间，
其中，所述阻挡层在所述第三填充层和所述第二层间绝缘层之间延伸。
15.根据权利要求12所述的半导体器件，还包括:
蚀刻防止层，其位于所述第一层间绝缘层和所述第二层间绝缘层之间，
其中，所述第一填充层穿透所述蚀刻防止层。
16.根据权利要求15所述的半导体器件，其中所述蚀刻防止层包括开口，并且
所述第一填充层穿过所述开口。
17.根据权利要求12所述的半导体器件，还包括：
第五线路，其在所述第一金属水平与所述第二金属水平之间的第三金属水平处，
其中，所述第五线路包括所述第二填充层的一部分。
18.一种半导体器件，包括：
第一线路和第二线路；
第一层间绝缘层，其在所述第一线路和所述第二线路上；
第三线路，其在所述第一层间绝缘层中；
蚀刻防止层，其包括开口并且在所述第三线路上；
第二层间绝缘层，其在所述蚀刻防止层上；
第四线路和第五线路，其在所述第二层间绝缘层中；
第一沟槽，其在所述第一层间绝缘层中暴露所述第一线路的一部分；
第二沟槽，其在所述第二层间绝缘层中暴露所述第三线路的一部分；
第三沟槽，其穿透所述开口并且在所述第一层间绝缘层和所述第二层间绝缘层中暴露所述第二线路的一部分；
第一通孔，其在所述第一沟槽中连接所述第一线路和所述第三线路；
第二通孔，其在所述第二沟槽中连接所述第三线路和所述第四线路；以及
第三通孔，其在所述第三沟槽中连接所述第二线路和所述第五线路。
19.根据权利要求18所述的半导体器件，其中所述第三通孔不与所述蚀刻防止层接触。
20.根据权利要求18所述的半导体器件，其中所述第四线路和所述第五线路彼此直接连接。
CN201910350463.3A 2018-07-03 2019-04-28 半导体器件及其制造方法 Pending CN110676212A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180077024A KR102665246B1 (ko) 2018-07-03 2018-07-03 반도체 장치 및 이의 제조 방법
KR10-2018-0077024 2018-07-03

Publications (1)

Publication Number Publication Date
CN110676212A true CN110676212A (zh) 2020-01-10

Family

ID=69068540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910350463.3A Pending CN110676212A (zh) 2018-07-03 2019-04-28 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US11075160B2 (zh)
KR (1) KR102665246B1 (zh)
CN (1) CN110676212A (zh)
TW (1) TWI801530B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093845A (zh) * 2022-01-20 2022-02-25 晶芯成(北京)科技有限公司 内连线结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270936B2 (en) * 2018-10-31 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including supervia and method of making
US11107728B2 (en) * 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US20210313217A1 (en) * 2020-04-07 2021-10-07 Tokyo Electron Limited Forming vias in a semiconductor device
CN111613624B (zh) * 2020-05-18 2022-08-05 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
US11450608B2 (en) * 2020-08-07 2022-09-20 Samsung Electronics Co., Ltd. Integrated circuit devices including metal wires having etch stop layers on sidewalls thereof
KR20220028937A (ko) 2020-08-31 2022-03-08 삼성전자주식회사 반도체 소자용 배선재료, 이를 포함하는 반도체 소자용 배선 및 반도체소자
US11830865B2 (en) * 2021-10-26 2023-11-28 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
EP1677371A1 (en) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7960797B2 (en) 2006-08-29 2011-06-14 Micron Technology, Inc. Semiconductor devices including fine pitch arrays with staggered contacts
KR100806339B1 (ko) 2006-10-11 2008-02-27 삼성전자주식회사 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법
KR100850115B1 (ko) 2007-05-18 2008-08-04 주식회사 동부하이텍 반도체 소자 접합 방법
KR101585491B1 (ko) 2009-10-29 2016-01-15 삼성전자주식회사 도전 패턴 구조물 및 그 제조 방법
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
JP6041607B2 (ja) 2012-09-28 2016-12-14 キヤノン株式会社 半導体装置の製造方法
US9601367B2 (en) * 2013-03-25 2017-03-21 International Business Machines Corporation Interconnect level structures for confining stitch-induced via structures
KR102177702B1 (ko) * 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9318696B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
KR101665784B1 (ko) * 2014-05-23 2016-10-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속의 접촉 저항을 감소시키기 위한 장치 및 방법
KR102310122B1 (ko) * 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
US10163792B2 (en) * 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
KR102399345B1 (ko) * 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
CN109155279B (zh) * 2016-06-22 2023-06-16 英特尔公司 通路阻断层
US10020254B1 (en) * 2017-10-09 2018-07-10 International Business Machines Corporation Integration of super via structure in BEOL
US10490513B2 (en) * 2018-03-28 2019-11-26 International Business Machines Corporation Advanced crack stop structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093845A (zh) * 2022-01-20 2022-02-25 晶芯成(北京)科技有限公司 内连线结构

Also Published As

Publication number Publication date
TWI801530B (zh) 2023-05-11
KR102665246B1 (ko) 2024-05-09
TW202006844A (zh) 2020-02-01
US11075160B2 (en) 2021-07-27
US20200013715A1 (en) 2020-01-09
KR20200004052A (ko) 2020-01-13

Similar Documents

Publication Publication Date Title
CN110676212A (zh) 半导体器件及其制造方法
US10861788B2 (en) Patterning approach for improved via landing profile
US11398405B2 (en) Method and apparatus for back end of line semiconductor device processing
KR101133625B1 (ko) 반도체 장치용 패드 구조
US8617914B2 (en) Method of forming semiconductor device having seal ring structure
CN107017298B (zh) 场效晶体管器件及场效晶体管器件的制造方法
US20180301416A1 (en) Copper etching integration scheme
CN109904140B (zh) 半导体装置
US20140131872A1 (en) Copper etching integration scheme
CN115527987A (zh) 晶粒与三维元件结构
CN112563242A (zh) 半导体装置
TWI793522B (zh) 半導體裝置及其形成方法
US11764145B2 (en) Wiring structure having double capping structure, manufacturing method thereof, and integrated circuit chip having the same
TW201913764A (zh) 具有平面鈍化層之半導體裝置
US10096557B2 (en) Tiled-stress-alleviating pad structure
KR20150061924A (ko) 고전압 소자 및 이의 제조방법
US10832948B2 (en) Semiconductor device and method for fabricating the same
US20240096796A1 (en) Integrated circuit device
US10153233B1 (en) Interconnect structure and fabricating method thereof
KR20240067704A (ko) 반도체 소자 및 그 제조 방법
CN115642145A (zh) 半导体装置
CN115458506A (zh) 半导体器件以及制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination