CN109904140B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109904140B
CN109904140B CN201811255948.6A CN201811255948A CN109904140B CN 109904140 B CN109904140 B CN 109904140B CN 201811255948 A CN201811255948 A CN 201811255948A CN 109904140 B CN109904140 B CN 109904140B
Authority
CN
China
Prior art keywords
insulating film
metal layer
film
semiconductor device
lower metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811255948.6A
Other languages
English (en)
Other versions
CN109904140A (zh
Inventor
李义福
郑德泳
姜尚范
朴斗焕
白宗玟
安商燻
吴赫祥
刘禹炅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109904140A publication Critical patent/CN109904140A/zh
Application granted granted Critical
Publication of CN109904140B publication Critical patent/CN109904140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了半导体装置。半导体装置可以包括基底、位于基底上的第一绝缘膜、位于第一绝缘膜中的下金属层和位于第一绝缘膜上的第二绝缘膜。下金属层的一部分可以位于第二绝缘膜中，第二绝缘膜可以包括面对基底的下表面和与下表面相对的上表面，并且第二绝缘膜的上表面可以是向上凸出的。半导体装置还可以包括位于第二绝缘膜上的限定凹部的一部分的阻挡介电膜和位于凹部的由阻挡介电膜限定的所述一部分中并与下金属层电连接的过孔金属层。第一绝缘膜和第二绝缘膜可以在竖直方向上顺序地堆叠在基底上，并且下金属层的上表面与基底之间的最长竖直距离可以小于第二绝缘膜的上表面与基底之间的最长竖直距离。

Description

半导体装置
该专利申请要求于2017年12月7日在韩国知识产权局提交的第10-2017-0167399号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开总体上涉及电子领域，更具体地，涉及半导体装置。
背景技术
由于随着电子工业的发展加速了半导体装置的缩小，高密度和低功耗的半导体芯片可以是有益的。
为了制造高密度和低功耗的半导体装置，可以期望减小包括在半导体装置中的元件(例如，晶体管、导线)的尺寸并且减小在后端(BEOL)工艺中使用的金属间绝缘膜(例如，导电元件之间的绝缘层)的介电常数k，同时提高导电元件(例如，导线)之间的介电膜的电阻电容和可靠性。
发明内容
本发明构思的一些实施例提供了具有过孔金属层与下金属层之间的电连接的可靠性的半导体装置。
本发明构思的一些实施例提供了一种通过减少过孔金属层和应当与过孔金属层电绝缘的下金属层之间的电短路而具有可靠性的半导体装置。
根据本发明构思的一些实施例，半导体装置可以包括基底、位于基底上的第一绝缘膜、位于第一绝缘膜中的下金属层和位于第一绝缘膜上的第二绝缘膜。下金属层的一部分可以位于第二绝缘膜中，第二绝缘膜可以包括面对基底的下表面和与下表面相对的上表面，并且第二绝缘膜的上表面可以是向上凸出的。半导体装置还可以包括位于第二绝缘膜上的限定凹部的一部分的阻挡介电膜和位于凹部的由阻挡介电膜限定的所述一部分中并与下金属层电连接的过孔金属层。第一绝缘膜和第二绝缘膜可以在竖直方向上顺序地堆叠在基底上，并且下金属层的上表面与基底之间的最长竖直距离可以小于第二绝缘膜的上表面与基底之间的最长竖直距离。
根据本发明构思的一些实施例，半导体装置可以包括：基底；第一绝缘膜，位于基底上；第一下金属层，位于第一绝缘膜中；第二下金属层，位于第一绝缘膜中并且与第一下金属层在水平方向上间隔开；第二绝缘膜，位于第一绝缘膜上并且位于第一下金属层的侧面和第二下金属层的侧面两者上；以及过孔金属层，位于第一下金属层上并且与第一下金属层电连接。第一下金属层和第二下金属层中的每个的上表面与基底之间的最长竖直距离可以小于第二绝缘膜的上表面与基底之间的最长竖直距离。
根据本发明构思的一些实施例，半导体装置可以包括基底、位于基底上的第一绝缘膜、位于第一绝缘膜中的下金属层和位于第一绝缘膜上的第二绝缘膜。第二绝缘膜可以包括面对基底的下表面和与下表面相对的上表面，并且第二绝缘膜的上表面可以是向上凸出的。半导体装置还可以包括位于第二绝缘膜上的阻挡介电膜、位于阻挡介电膜上的限定凹部的一部分的第三绝缘膜以及位于凹部的由第三绝缘膜限定的所述一部分中并且与下金属层电连接的过孔金属层。第一绝缘膜和第二绝缘膜可以在竖直方向上顺序地堆叠在基底上。下金属层的上表面与基底之间的最长竖直距离可以小于第二绝缘膜的上表面与基底之间的最长竖直距离。
将理解的是，本公开不限于上述示例实施例。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上和其它目的、特征和优点对于本领域普通技术人员将变得更加明显，在附图中：
图1是用于解释根据本发明构思的示例实施例的半导体装置的布局图；
图2是根据本发明构思的示例实施例的沿图1的线A-A截取的剖视图；
图3和图4是根据本发明构思的示例实施例的图2的部分C的剖视图；
图5是根据本发明构思的示例实施例的沿图1的线B-B截取的剖视图；
图6至图10是示出用于解释根据本发明构思的示例实施例的用于制造半导体装置的方法的制造的中间阶段的剖视图；
图11是用于解释根据本公开的示例实施例的半导体装置的剖视图；
图12是用于解释根据本发明构思的示例实施例的半导体装置的剖视图；
图13是用于解释根据本发明构思的示例实施例的半导体装置的剖视图；
图14是用于解释根据本发明构思的示例实施例的半导体装置的剖视图；以及
图15是用于解释根据本发明构思的示例实施例的半导体装置的剖视图。
具体实施方式
如在此使用的术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。将理解的是，“侧面”、“侧表面”和“侧壁”是可互换的术语。
在下文中，将参照图1至图5描述根据本公开的一些实施例的半导体装置。
图1是用于解释根据一些实施例的半导体装置的布局图。图2是沿图1的线A-A截取的剖视图。图3和图4是图2的部分C的剖视图。图5是沿图1的线B-B截取的剖视图。
参照图1至图5，根据一些实施例的半导体装置可以包括基底100、下阻挡膜101、第一下金属层111、第二下金属层112、第三下金属层113、过孔金属层120、上阻挡膜102、第一上金属层131、第二上金属层132、覆膜140、第一绝缘膜150、第二绝缘膜160、第三绝缘膜170、阻挡介电膜180和粘合膜190。
在一些实施例中，虽然基底100可以具有堆叠有基体基底和外延层的结构，但本公开不限于此。在一些实施例中，例如，基底100可以是硅基底、砷化镓基底、硅锗基底，陶瓷基底、石英基底或用于显示的玻璃基底，或者可以是绝缘体上半导体(SOI)基底。
例如，当基底100包括硅基底时，基底100可以包括形成在硅基底上的绝缘膜。
此外，虽然未示出，但基底100可以包括导电图案。导电图案可以是例如金属布线或接触件，或者可以是晶体管的栅电极、晶体管的源区/漏区或者二极管。然而，本公开的导电图案不限于此。
第一绝缘膜150可以在基底100上。例如，第一绝缘膜150可以包括氧化硅、氮化硅、氮氧化硅和/或低k介电材料。
例如，第一绝缘膜150可以包括低k介电材料以减轻布线(例如，导电图案)之间的耦合现象。例如，低k介电材料可以是包括碳或氢(例如，高浓度的碳和氢)的氧化硅。例如，第一绝缘膜150可以是或者可以包括SiCOH。
绝缘材料的介电常数可以通过向绝缘材料中添加碳来降低。在一些实施例中，为了进一步降低绝缘材料的介电常数，在绝缘材料内，绝缘材料可以包括诸如空腔的孔。在一些实施例中，气体或空气可以位于孔中。
例如，低k介电材料可以是或者可以包括氟化正硅酸乙酯(FTEOS)、氢倍半硅氧烷(HSQ)、二苯并环丁烯(BCB)、四甲氧基硅烷(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲代甲硅烷基硼酸盐(TMSB)、二乙酰氧基二叔丁基硅氧烷(DADBS)、三甲基甲硅烷基磷酸酯(TMSP)、聚四氟乙烯(PTFE)、Tonen硅氮烷(TOSZ)、氟硅酸盐玻璃(FSG)、诸如聚环氧丙烷的聚酰亚胺纳米泡沫、碳掺杂的氧化硅(CDO)、有机硅酸盐玻璃(OSG)、低k有机聚合物(例如，SiLKTM)、无定形氟化碳、硅气凝胶、二氧化硅干凝胶、介孔二氧化硅或它们的组合。然而，本公开的低k介电材料不限于在此所列的材料。
在一些实施例中，第一绝缘膜150可以包括具有比氧化硅的介电常数低的介电常数的低k介电绝缘材料。
第一下金属层111、第二下金属层112和第三下金属层113可以位于基底100上。在一些实施例中，如图2中所示，第一下金属层111、第二下金属层112和第三下金属层113可以在水平方向上彼此间隔开。第一下金属层111、第二下金属层112和第三下金属层113可以位于第一绝缘膜150中。在一些实施例中，如图2中所示，第一下金属层111、第二下金属层112和第三下金属层113中的每个可以通过(例如，穿透)第一绝缘膜150延伸。
在一些实施例中，第一下金属层111、第二下金属层112和第三下金属层113中的每个可以在第一水平方向(例如，图2的第一方向X)上纵向延伸。在一些实施例中，第二下金属层112、第一下金属层111和第三下金属层113可以在第二水平方向(例如，图2的第二方向Y)上彼此间隔开并且可以沿第二水平方向顺序地布置。
将理解的是，在此提供的第一下金属层111、第二下金属层112和第三下金属层113的布置仅为了便于解释/描述，在一些实施例中，第一下金属层111、第二下金属层112和第三下金属层113的布置可以改变并且不限于在此描述/示出的那些。
例如，第一下金属层111、第二下金属层112和第三下金属层113中的每个可以包括铝(Al)、铜(Cu)、钨(W)和钴(Co)中的至少一种。在一些实施例中，第一下金属层111、第二下金属层112和第三下金属层113可以包括铝(Al)、铜(Cu)、钨(W)和/或钴(Co)。
在一些实施例中，第一下金属层111、第二下金属层112和第三下金属层113中的每个包括铜(Cu)，并且例如，包括在第一下金属层111、第二下金属层112和第三下金属层113中的每个中的铜(Cu)可以包括碳(C)、银(Ag)、钴(Co)、钽(Ta)、铟(In)、锡(Sn)、锌(Zn)、锰(Mn)、钛(Ti)、镁(Mg)、铬(Cr)、锗(Ge)、锶(Sr)、铂(Pt)、铝(Al)、钼(Mo)、钌(Ru)和/或锆(Zr)。
图2示出了第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面为平坦的，但这仅是为了便于解释而设置的，本公开不限于此。即，在一些实施例中，第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面可以是向上或向下凸出的。
下阻挡膜101可以设置在第一下金属层111、第二下金属层112和第三下金属层113中的每个与第一绝缘膜150之间。
下阻挡膜101可以沿第一下金属层111的底表面和侧壁设置。下阻挡膜101可以沿第二下金属层112的底表面和侧壁设置。下阻挡膜101可以沿第三下金属层113的底表面和侧壁设置。在一些实施例中，如图2中所示，下阻挡膜101可以沿第一下金属层111、第二下金属层112和第三下金属层113中的每个的底表面和侧壁延伸。
例如，下阻挡膜101可以包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、硼化镍(NiB)、钨(W)、氮化钨(WN)、碳氮化钨(WCN)、锆(Zr)、氮化锆(ZrN)、钒(V)、氮化钒(VN)、铌(Nb)、氮化铌(NbN)、铂(Pt)、铱(Ir)和/或铑(Rh)。
第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a可以比第一绝缘膜150的上表面150a高。为此，下阻挡膜101的设置在第一下金属层111、第二下金属层112和第三下金属层113中的每个的侧壁上的部分可以由第一绝缘膜150暴露。
在一些实施例中，如图2中所示，第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a与基底100(例如，基底100的上表面)之间的竖直距离(即，在第三方向Z上的距离)可以大于第一绝缘膜150的上表面150a与基底100之间的竖直距离。在一些实施例中，如图2中所示，下阻挡膜101中的每个的上部可以延伸超过第一绝缘膜150的上表面150a，因此下阻挡膜101的上部可以由第一绝缘膜150暴露。
第二绝缘膜160可以位于第一绝缘膜150上。在一些实施例中，下阻挡膜101的被第一绝缘膜150暴露的上部可以位于第二绝缘膜160中。在一些实施例中，第二绝缘膜160可以位于第一下金属层111、第二下金属层112和第三下金属层113的延伸超过第一绝缘膜150的上表面150a的上部的侧表面上，并且在一些实施例中，第二绝缘膜160可以围绕第一下金属层111、第二下金属层112和第三下金属层113的延伸超过第一绝缘膜150的上表面150a的上部的侧表面。
第二绝缘膜160可以包括设置在第一下金属层111与第二下金属层112之间和第一下金属层111与第三下金属层113之间的第一部分161。另外，第二绝缘膜160可以包括位于第一绝缘膜150上的除了设置有第一部分161的区域之外的区域中的第二部分162。
第二绝缘膜160的第一部分161可以位于第二下金属层112的面对第一下金属层111的第一侧上，并且位于第三下金属层113的面对第一下金属层111的第一侧上。第二绝缘膜160的第二部分162可以设置在第二下金属层112的与第二下金属层112的第一侧相对的第二侧上并且位于第三下金属层113的与第三下金属层113的第一侧相对的第二侧上。
在一些实施例中，如图2中所示，第二绝缘膜160的第一部分161可以位于第二下金属层112与第一下金属层111之间和第三下金属层113与第一下金属层111之间，并且第二绝缘膜160的第二部分162中的一个和第二绝缘膜160的第一部分161中的一个可以以第二下金属层112或第三下金属层113位于其间的方式彼此相邻。
第二绝缘膜160可以不形成在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a上。然而，本公开不限于此。即，在一些实施例中，第二绝缘膜160的一部分可以设置在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a上。
在一些实施例中，第二绝缘膜160的上表面161a、162a中的每个可以是在第三方向Z上凸出的(例如，向上凸出的)。第二绝缘膜160的第一部分161的上表面161a可以形成为在与设置有基底100的方向相反的方向上(例如，在图2的第三方向Z上)凸出的。第二绝缘膜160的第二部分162的上表面162a可以形成为在与设置有基底100的方向相反的方向上(例如，在图2的第三方向Z上)凸出的。在一些实施例中，如图2中所示，第二绝缘膜160的第一部分161的上表面161a和第二部分162的上表面162a中的每个可以是向上凸出的。
第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a可以比第二绝缘膜160的上表面161a、162a中的每个靠近基底100(例如，基底100的上表面)。
从基底100至第二绝缘膜160的第一部分161的上表面161a的高度h2可以比从基底100至第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a的高度h1高。从基底100至第二绝缘膜160的第二部分162的上表面162a的高度h3可以比从基底100至第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a的高度h1高。在一些实施例中，如图2中所示，第二绝缘膜160的第一部分161的上表面161a与基底100之间的最长竖直距离h2可以大于第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a与基底100之间的最长竖直距离h1。将理解的是，“竖直距离”指在竖直方向(例如，第三方向Z)上的距离。
第二绝缘膜160的第二部分162的上表面162a可以比第二绝缘膜160的第一部分161的上表面161a靠近基底100。
从基底100至第二绝缘膜160的第一部分161的上表面161a的高度h2可以比从基底100至第二绝缘膜160的第二部分162的上表面162a的高度h3高。在一些实施例中，如图2中所示，第二绝缘膜160的第一部分161的上表面161a与基底100之间的最长竖直距离h2可以大于第二绝缘膜160的第二部分162的上表面162a与基底100之间的最长竖直距离h3。
覆膜140可以设置在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a上。覆膜140可以沿第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a延伸并且可以在第一方向X上延伸。
如图2和图5中所示，覆膜140可以不形成在第一下金属层111的上表面111a的其上形成有过孔金属层120的部分上。即，覆膜140可以不设置在第一下金属层111与过孔金属层120之间，并且，在一些实施例中，覆膜140可以不设置在第一下金属层111与上阻挡膜102之间。
本公开不限于此。即，在一些实施例中，覆膜140可以设置在第一下金属层111与过孔金属层120之间。
例如，覆膜140可以是或可以包括钴(Co)、钨(W)、铝(Al)、钽(Ta)、钛(Ti)、镍(Ni)、钌(Ru)和/或氮化铝(AlN)。
阻挡介电膜180可以设置在第二绝缘膜160、覆膜140以及第一下金属层111、第二下金属层112和第三下金属层113上。在一些实施例中，如图2中所示，阻挡介电膜180可以在第二绝缘膜160上共形地延伸。然而，本公开不限于此，阻挡介电膜180可以具有与图2中示出的形状不同的形状。
阻挡介电膜180可以不位于第一下金属层111的上表面111a的其上形成有过孔金属层120的部分上。在一些实施例中，如图2中所示，阻挡介电膜180可以不位于第一下金属层111与过孔金属层120之间。
阻挡介电膜180可以在过孔金属层120的一部分的侧面上延伸。阻挡介电膜180可以设置为围绕过孔金属层120的所述一部分。具体地，阻挡介电膜180可以被暴露于凹部130的下侧壁130a，并且可以围绕凹部130的下侧壁130a之间的过孔金属层120。
在一些实施例中，如图2中所示，阻挡介电膜180的一部分可以限定凹部130的下部(例如，凹部130的下侧壁130a)，并且阻挡介电膜180的所述一部分可以位于过孔金属层120的下部的侧面上(例如，可以沿过孔金属层120的所述下部的侧面延伸)。在一些实施例中，如图2中所示，上阻挡膜102可以接触阻挡介电膜180的限定凹部130的所述下部的部分。
如图3中所示，阻挡介电膜180可以包括第一蚀刻阻止膜181和防氧化膜182。防氧化膜182可以抑制、限制和/或阻止氧化。因此，将理解的是，防氧化膜182可以被称作“氧化抑制膜”。
第一蚀刻阻止膜181可以位于第二绝缘膜160、覆膜140以及第一下金属层111、第二下金属层112和第三下金属层113上。第一蚀刻阻止膜181可以不形成在第一下金属层111与过孔金属层120之间。
例如，第一蚀刻阻止膜181可以是氮化铝膜。然而，本公开的第一蚀刻阻止膜181不限于氮化铝膜。
第一蚀刻阻止膜181的蚀刻电阻率可以是后面将描述的第三绝缘膜170的蚀刻电阻率的50倍。
防氧化膜182可以设置在第一蚀刻阻止膜181上。防氧化膜182可以不形成在第一下金属层111与过孔金属层120之间。
防氧化膜182可以是例如包括氧化硅膜、氮化硅膜和/或碳掺杂膜的膜。然而，本公开的防氧化膜182不限于在此列出的膜。
在一些实施例中，如图4中所示，阻挡介电膜180a可以包括第一蚀刻阻止膜181、防氧化膜182和第二蚀刻阻止膜183。即，在一些实施例中，阻挡介电膜180a还可以包括设置在防氧化膜182上的第二蚀刻阻止膜183。
例如，第二蚀刻阻止膜183可以是氮化铝膜。然而，本公开的第二蚀刻阻止膜183不限于氮化铝膜。
粘合膜190可以位于阻挡介电膜180上。具体地，粘合膜190可以位于阻挡介电膜180的除了其上有凹部130的区域之外的区域上。粘合膜190可以在阻挡介电膜180上共形地延伸，但本公开的粘合膜190的形状不限于在此示出的形状。
粘合膜190的侧壁可以被凹部130暴露。粘合膜190的被凹部130暴露的侧壁可以与上阻挡膜102接触。
第三绝缘膜170可以位于阻挡介电膜180上。第三绝缘膜170可以在过孔金属层120的一部分的侧面上延伸。具体地，第三绝缘膜170可以设置在粘合膜190上。具体地，第三绝缘膜170可以设置在粘合膜190上以围绕过孔金属层120的侧壁。在一些实施例中，如图2中所示，粘合膜190可以位于过孔金属层120的侧壁上。
第三绝缘膜170可以包括与上面描述的第一绝缘膜150的低k介电材料相似的低k介电材料。
凹部130可以位于第一下金属层111上。具体地，凹部130可以穿透第三绝缘膜170并且暴露第一下金属层111的上表面111a。阻挡介电膜180的一部分和第二绝缘膜160的第一部分161的一部分可以形成为朝向凹部130凸出，使得凹部130的下部朝内凹陷。
参照图2，在一些实施例中，阻挡介电膜180的一部分可以包括限定凹部130的弯曲表面，并且阻挡介电膜180的所述部分的弯曲表面可以是朝向凹部130凸出的。在一些实施例中，第二绝缘膜160的一部分可以包括面对凹部130的弯曲表面，并且第二绝缘膜160的所述部分的弯曲表面可以是朝向凹部130凸出的。
凹部130的侧壁可以具有在第二方向Y上的宽度随着凹部130的侧壁远离基底100而增大的倾斜轮廓。然而，本公开的凹部130的形状不限于此。在一些实施例中，如图2中所示，凹部130的侧壁可以不垂直于水平方向(即，第一方向X和第二方向Y)，凹部130在第二方向Y上的宽度可以根据第三方向Z改变。具体地，如图2中所示，凹部130在第二方向Y上的宽度可以随着在第三方向Z上与基底100的距离增大而增大。
凹部130可以包括具有彼此不同的倾斜轮廓的上侧壁130b和下侧壁130a。具体地，凹部130的上侧壁130b可以具有直线的倾斜轮廓，然而凹部130的下侧壁130a可以具有曲线的倾斜轮廓。
参照图2，在一些实施例中，凹部130的上侧壁130b可以是直的，并且凹部130的下侧壁130a可以是弯曲的。在一些实施例中，第三绝缘膜170的一部分可以限定凹部130的上部(例如，凹部130的上侧壁130b)，并且上阻挡膜102可以接触第三绝缘膜170的限定凹部130的上部的部分。
然而，本公开的发明构思不限于此。即，在一些实施例中，凹部130的上侧壁130b和下侧壁130a可以具有在此讨论的不同形状并且可以具有相同的倾斜轮廓。
由于阻挡介电膜180的朝向凹部130内凸出的部分和第二绝缘膜160的第一部分161的朝向凹部130内凸出的部分，凹部130的下侧壁130a可以具有弯曲的倾斜轮廓。
过孔金属层120可以位于凹部130中。过孔金属层120可以与第一下金属层111电连接。如图2中所示，在一些实施例中，上阻挡膜102和过孔金属层120可以填充凹部130。
例如，过孔金属层120可以包括铝(Al)、铜(Cu)、钨(W)和/或钴(Co)。
过孔金属层120的下表面120a在第二方向Y上的宽度W2可以小于第一下金属层111的上表面111a在第二方向Y上的宽度W1。然而，本公开的发明构思不限于此。
过孔金属层120的上表面在第二方向Y上的宽度W3可以大于第一下金属层111的上表面111a在第二方向Y上的宽度W1和过孔金属层120的下表面120a在第二方向Y上的宽度W2。然而，本公开的发明构思不限于此。在一些实施例中，如图2中所示，过孔金属层120的与第一上金属层131接触的最上部分可以在第二方向Y上具有宽度W3，并且宽度W3可以大于第一下金属层111的上表面111a在第二方向Y上的宽度W1和过孔金属层120的下表面120a在第二方向Y上的宽度W2。
第一上金属层131可以设置在第三绝缘膜170和过孔金属层120上以在第二方向Y上延伸。第一上金属层131可以通过过孔金属层120与第一下金属层111电连接。
第二上金属层132可以在第三绝缘膜170上与第一上金属层131在第一方向X上间隔开并且可以设置为在第二方向Y上延伸。在一些实施例中，如图1和图5中所示，第二上金属层132可以位于第三绝缘膜170中、可以与第一上金属层131在第一方向X上间隔开，并且可以在第二方向Y上纵向地延伸。
虽然附图仅描绘了第一上金属层131通过过孔金属层120与第一下金属层111连接，但这仅是为了便于解释，第二上金属层132也可以与另一下金属层电连接。
上阻挡膜102可以沿凹部130的底表面和侧壁130a、130b设置。此外，上阻挡膜102可以设置在第一上金属层131和第二上金属层132与第三绝缘膜170之间。在一些实施例中，上阻挡膜102可以沿第一上金属层131和第二上金属层132的侧壁以及过孔金属层120的侧壁和底表面延伸。在一些实施例中，例如参照图5，上阻挡膜102也可以沿第二上金属层132的底表面延伸。
根据一些实施例半导体装置可以包括通过仅在第一绝缘膜150上选择性地生长第二绝缘膜160并且通过抑制(例如，防止)第二绝缘膜160形成在下金属层111、112、113上所形成的第二绝缘膜160，从而改善过孔金属层120与下金属层111之间的电连接的可靠性。
根据一些实施例的半导体装置可以包括被形成为在与设置有基底100的方向相反的方向上凸出的第二绝缘膜160和阻挡介电膜180，使得除了第一下金属层111与过孔金属层120电连接之外，可以抑制(例如，防止)过孔金属层120与第二下金属层112和第三下金属层113之间的短路，因此可以改善半导体装置的可靠性。在一些实施例中，如图2中所示，第二绝缘膜160和阻挡介电膜180的上表面中的每个可以是向上凸出的。
在下文中，将参照图6至图10描述根据一些实施例的制造半导体装置的方法。
图6至图10是示出制造的中间阶段的剖视图，用于解释根据一些实施例的制造半导体装置的方法。
参照图6，可以在基底100上形成第一绝缘膜150，然后，可以形成穿透第一绝缘膜150的多个凹部。每个凹部可以在第一方向X上纵向延伸，并且凹部可以在第二方向Y上彼此间隔开。
可以沿每个凹部的底表面和侧壁形成下阻挡膜101。如图6中所示，可以沿每个凹部的内侧壁形成下阻挡膜101。可以在凹部中分别形成第一下金属层111、第二下金属层112和第三下金属层113，并且在一些实施例中，可以分别形成第一下金属层111、第二下金属层112和第三下金属层113来填充凹部。
可以在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a上形成覆膜140。在一些实施例中，如图6中所示，覆膜可以仅形成在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a上。然而，本公开不限于此。
参照图7，可以去除(例如，蚀刻)第一绝缘膜150的上部的一部分。第一绝缘膜150的上表面150a可以比第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a靠近基底100。
参照图8，可以在第一绝缘膜150的上表面150a上形成第二绝缘膜160。
可以仅在第一绝缘膜150上选择性地生长或形成第二绝缘膜160。在一些实施例中，可以在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上部的侧表面上形成第二绝缘膜160并且可以将第二绝缘膜160形成为围绕第一下金属层111、第二下金属层112和第三下金属层113中的每个的上部的侧表面。
可以不在第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a上形成第二绝缘膜160。即，可以将第二绝缘膜160形成为避免与第一下金属层111、第二下金属层112和第三下金属层113中的每个叠置。
可以将第二绝缘膜160形成为在与设置有基底100的方向相反的方向上凸出。可以将第二绝缘膜160的第一部分161形成为比第二绝缘膜160的第二部分162更凸出。具体地，可以将第二绝缘膜160的第二部分162的上表面162a形成为比第二绝缘膜160的第一部分161的上表面161a靠近基底100。
可以在下阻挡膜101、覆膜140和第二绝缘膜160的上表面上形成阻挡介电膜180。在一些实施例中，可以如图8中所示在第二绝缘膜160上共形地形成阻挡介电膜180，但本公开的发明构思不限于此。
可以通过形成以图3中示出的顺序堆叠的第一蚀刻阻止膜181和防氧化膜182来形成阻挡介电膜180。
参照图9，可以在阻挡介电膜180上形成粘合膜190。在一些实施例中，可以如图9中所示共形地形成粘合膜190，但本公开的发明构思不限于此。接下来，可以在粘合膜190上形成第三绝缘膜170。
参照图10，可以通过蚀刻第三绝缘膜170来形成穿透第三绝缘膜170的凹部130。在一些实施例中，可以顺序地对形成在第一下金属层111上的粘合膜190、阻挡介电膜180和覆膜140进行蚀刻，使得可以暴露第一下金属层111的上表面111a。
另外，可以使粘合膜190的侧表面的一部分和阻挡介电膜180的一部分暴露于凹部130。
虽然图10为了便于解释而描绘了未对暴露于凹部130的侧壁的阻挡介电膜180进行蚀刻，但在一些实施例中，在凹部130形成工艺中(例如，在形成凹部130时)，可以部分地去除(例如，蚀刻)暴露于凹部130的侧壁的阻挡介电膜180。
另外，图10描绘了形成在第一下金属层111上的覆膜140在凹部130形成工艺中(例如，在形成凹部130时)被蚀刻，但本公开的发明构思不限于此。即，在一些实施例中，在凹部130形成工艺中可以不蚀刻覆膜140。
再次参照图2，可以在凹部130的底表面、下侧壁130a、上侧壁130b和第三绝缘膜170的上表面上形成上阻挡膜102。可以共形地形成上阻挡膜102，但本公开的发明构思不限于此。
可以在上阻挡膜102上形成过孔金属层120以使其位于凹部130中或填充凹部130。另外，可以在过孔金属层120和形成在第三绝缘膜170的上表面上的上阻挡膜102上形成第一上金属层131。
可以通过同一工艺形成过孔金属层120和第一上金属层131。然而，本公开的发明构思不限于此。即，在一些实施例中，可以通过不同工艺形成(例如，通过单独的单元工艺形成)过孔金属层120和第一上金属层131。
通过上面描述的制造方法，可以制造图2中示出的半导体装置。
在下文中，将参照图11描述根据一些实施例的半导体装置。将强调与图2中示出的半导体装置的差异。
图11是用于解释根据一些实施例的半导体装置的剖视图。
参照图11，根据一些实施例的半导体装置可以包括位于第一下金属层111的上表面111a与过孔金属层220的下表面220a之间的覆膜140。即，覆膜140可以被过孔金属层220的下表面220a暴露。在一些实施例中，如图11中所示，覆膜140可以接触过孔金属层220。
上阻挡膜202可以沿凹部230的底表面、凹部230的下侧壁230a、凹部230的上侧壁230b和第三绝缘膜170的上表面设置。过孔金属层220可以设置在上阻挡膜202上以填充凹部230。另外，第一上金属层231可以形成在过孔金属层220以及形成在第三绝缘膜170的上表面上的上阻挡膜202上。
在下文中，将参照图12描述根据一些实施例的半导体装置。将强调与图2中示出的半导体装置的差异。
图12是用于解释根据一些实施例的半导体装置的剖视图。
参照图12，在根据一些实施例的半导体装置中，通过在凹部330形成工艺中(例如，在形成凹部330时)蚀刻阻挡介电膜380，上阻挡膜302可以与第二绝缘膜160直接接触。
第二绝缘膜160的一部分可以设置为朝向凹部330内凸出。第二绝缘膜160可以暴露于凹部330的下侧壁330a，并且阻挡介电膜380的侧表面可以暴露于凹部330的上侧壁330b。在一些实施例中，如图12中所示，凹部330可以暴露第二绝缘膜160的限定凹部330的下侧壁330a的部分，并且凹部330也可以暴露粘合膜190和阻挡介电膜380的限定凹部330的上侧壁330b的部分。
第一下金属层111的上表面111a在第二方向Y上的宽度W1可以与过孔金属层320的下表面320a在第二方向Y上的宽度W4相同。然而，本公开的发明构思不限于此。
第一上金属层331可以形成在过孔金属层320以及形成在第三绝缘膜170的上表面上的上阻挡膜302上。
在下文中，将参照图13描述根据一些实施例的半导体装置。将强调与图2中示出的半导体装置的差异。
图13是用于解释根据一些实施例的半导体装置的剖视图。
参照图13，在根据一些实施例的半导体装置中，阻挡介电膜480的一部分和第二绝缘膜460的第一部分461的一部分可以在凹部430形成工艺中(例如，在形成凹部430时)被蚀刻。为此，凹部430的上侧壁430b和下侧壁430a可以具有彼此相同的倾斜轮廓。
上阻挡膜402可以沿凹部430的底表面、凹部430的下侧壁430a、凹部430的上侧壁430b和第三绝缘膜170的上表面设置。过孔金属层420可以设置在上阻挡膜402上以位于凹部430中或填充凹部430。另外，第一上金属层431可以形成在过孔金属层420以及形成在第三绝缘膜170的上表面上的上阻挡膜402上。在一些实施例中，如图13中所示，凹部430的下侧壁430a和凹部430的上侧壁430b可以共面并且可以形成直线。
过孔金属层420的下表面420a可以比如图2中示出的过孔金属层120的下表面120a在第二方向Y上的宽度宽。
在下文中，将参照图14描述根据一些实施例的半导体装置。将强调与图2中示出的半导体装置的差异。
图14是用于解释根据一些实施例的半导体装置的剖视图。
参照图14，在根据一些实施例的半导体装置中，过孔金属层520的上表面在第二方向Y上的宽度W5可以大于如图2中示出的过孔金属层120的上表面在第二方向Y上的宽度W3。即，凹部530的上侧壁530b的倾斜轮廓的延长线可以不与第一下金属层111的侧壁的倾斜轮廓的延长线交叉。
凹部530的下侧壁530a可以形成为比图2中示出的凹部130的下侧壁130a进一步向凹部530内凹陷。
粘合膜590的侧表面可以被暴露于凹部530的上侧壁530b。粘合膜590可以比如图2中所示的粘合膜190被蚀刻得更多。
上阻挡膜502可以沿凹部530的底表面、凹部530的下侧壁530a、凹部530的上侧壁530b和第三绝缘膜170的上表面设置。过孔金属层520可以设置在上阻挡膜502上以位于凹部530中或填充凹部530。另外，第一上金属层531可以形成在过孔金属层520以及形成在第三绝缘膜170的上表面上的上阻挡膜502上。
在下文中，将参照图15描述根据一些实施例的半导体装置。将强调与图2中示出的半导体装置的差异。
图15是用于解释根据一些实施例的半导体装置的剖视图。
参照图15，在根据一些实施例的半导体装置中，第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a与第一绝缘膜650的上表面650a可以彼此共面。
即，第二绝缘膜660的第一部分661和第二绝缘膜660的第二部分662中的每个的下表面可以形成为与第一下金属层111、第二下金属层112和第三下金属层113中的每个的上表面111a共面。
在此参照所附的图解释了根据本公开的发明构思的示例实施例，但应当理解的是，本公开不限于前述实施例。上述公开的主题将被认为说明性的而非限制性的，所附权利要求意图覆盖落入发明构思的真实的精神和范围内的所有这些修改、增强和其它实施例。因此，在法律允许的最大范围内，所述范围将由权利要求书和其等同物的最宽可允许解释来确定，并且不应被前面的详细描述限制或约束。

Claims (21)

1.一种半导体装置，所述半导体装置包括：
基底；
第一绝缘膜，位于基底上；
下金属层，位于第一绝缘膜中；
第二绝缘膜，位于第一绝缘膜上，其中，第二绝缘膜包括面对基底的下表面和与下表面相对的上表面，并且第二绝缘膜的上表面是向上凸出的；
阻挡介电膜，位于第二绝缘膜上，其中，阻挡介电膜限定凹部的一部分；以及
过孔金属层，位于凹部的由阻挡介电膜限定的所述一部分中并且与下金属层电连接，
其中，第一绝缘膜和第二绝缘膜在竖直方向上顺序地堆叠在基底上，
其中，下金属层的上表面与基底之间的最长竖直距离小于第二绝缘膜的上表面与基底之间的最长竖直距离，并且
其中，阻挡介电膜在过孔金属层的一部分的侧面上延伸。
2.根据权利要求1所述的半导体装置，其中，下金属层的一部分位于第二绝缘膜中。
3.根据权利要求1所述的半导体装置，其中，所述阻挡介电膜包括：
第一蚀刻阻止膜，位于第二绝缘膜上；以及
氧化抑制膜，位于第一蚀刻阻止膜上。
4.根据权利要求3所述的半导体装置，其中，阻挡介电膜还包括位于氧化抑制膜上的第二蚀刻阻止膜。
5.根据权利要求1所述的半导体装置，所述半导体装置还包括位于阻挡介电膜上的第三绝缘膜，
其中，第三绝缘膜在过孔金属层的一部分的侧面上延伸。
6.根据权利要求5所述的半导体装置，所述半导体装置还包括位于阻挡介电膜与第三绝缘膜之间的粘合膜。
7.根据权利要求5所述的半导体装置，其中，凹部的由阻挡介电膜限定的所述一部分是凹部的下部，
其中，第三绝缘膜限定凹部的上部，并且
其中，第三绝缘膜的限定凹部的上部的部分的侧面具有与阻挡介电膜的限定凹部的下部的部分的侧面的轮廓不同的轮廓。
8.根据权利要求1所述的半导体装置，其中，阻挡介电膜的一部分包括限定凹部的弯曲表面，并且
其中，阻挡介电膜的所述部分的弯曲表面是朝向凹部凸出的。
9.根据权利要求1所述的半导体装置，其中，第二绝缘膜的一部分包括面对凹部的弯曲表面，并且
其中，第二绝缘膜的所述部分的弯曲表面是朝向凹部凸出的。
10.根据权利要求1所述的半导体装置，其中，下金属层的上表面的宽度等于过孔金属层的下表面的宽度。
11.一种半导体装置，所述半导体装置包括：
基底；
第一绝缘膜，位于基底上；
第一下金属层，位于第一绝缘膜中；
第二下金属层，位于第一绝缘膜中并且与第一下金属层在水平方向上间隔开；
第二绝缘膜，位于第一绝缘膜上；以及
过孔金属层，位于第一下金属层上并且与第一下金属层电连接，
其中，第一下金属层和第二下金属层中的每个的上表面与基底之间的最长竖直距离小于第二绝缘膜的上表面与基底之间的最长竖直距离，并且
其中，第二绝缘膜不与第一下金属层的上表面和第二下金属膜的上表面叠置。
12.根据权利要求11所述的半导体装置，其中，第二绝缘膜位于第一下金属层的侧面和第二下金属层的侧面两者上。
13.根据权利要求11所述的半导体装置，其中，第二绝缘膜包括面对基底的下表面和与下表面相对的上表面，并且
其中，第二绝缘膜的上表面是向上凸出的。
14.根据权利要求12所述的半导体装置，其中，第二绝缘膜包括：
第一部分，位于第二下金属层的第一侧上，其中，第二下金属层的第一侧面对第一下金属层；以及
第二部分，位于第二下金属层的与第二下金属层的第一侧相对的第二侧上，
其中，第二绝缘膜的第二部分的上表面比第二绝缘膜的第一部分的上表面靠近基底。
15.根据权利要求11所述的半导体装置，所述半导体装置还包括在第二绝缘膜上共形地延伸的阻挡介电膜。
16.根据权利要求15所述的半导体装置，所述半导体装置还包括：
第三绝缘膜，位于阻挡介电膜上，其中，第三绝缘膜在过孔金属层的一部分的侧面上延伸；以及
粘合膜，位于阻挡介电膜与第三绝缘膜之间。
17.一种半导体装置，所述半导体装置包括：
基底；
第一绝缘膜，位于基底上；
下金属层，位于第一绝缘膜中；
第二绝缘膜，位于第一绝缘膜上，其中，第二绝缘膜包括面对基底的下表面和与下表面相对的上表面，并且第二绝缘膜的上表面是向上凸出的；
阻挡介电膜，位于第二绝缘膜上；
第三绝缘膜，位于阻挡介电膜上，其中，第三绝缘膜限定凹部的一部分；以及
过孔金属层，位于凹部的由第三绝缘膜限定的所述一部分中并且与下金属层电连接，
其中，第一绝缘膜和第二绝缘膜在竖直方向上顺序地堆叠在基底上，并且，
其中，下金属层的上表面与基底之间的最长竖直距离小于第二绝缘膜的上表面与基底之间的最长竖直距离。
18.根据权利要求17所述的半导体装置，其中，下金属层的上表面与第一绝缘膜的上表面共面。
19.根据权利要求17所述的半导体装置，其中，第二绝缘膜的一部分包括面对凹部的弯曲表面，并且
其中，第二绝缘膜的所述部分的弯曲表面是朝向凹部凸出的。
20.根据权利要求17所述的半导体装置，其中，所述阻挡介电膜包括：
第一蚀刻阻止膜，位于第二绝缘膜上；
氧化抑制膜，位于第一蚀刻阻止膜上；以及
第二蚀刻阻止膜，位于氧化抑制膜上。
21.根据权利要求17所述的半导体装置，其中，凹部的由第三绝缘膜限定的所述一部分是凹部的上部，并且凹部还包括位于凹部的上部与基底之间的下部，并且
凹部的上部的侧面和凹部的下部的侧面共面。
CN201811255948.6A 2017-12-07 2018-10-26 半导体装置 Active CN109904140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0167399 2017-12-07
KR1020170167399A KR102503941B1 (ko) 2017-12-07 2017-12-07 반도체 장치

Publications (2)

Publication Number Publication Date
CN109904140A CN109904140A (zh) 2019-06-18
CN109904140B true CN109904140B (zh) 2024-03-29

Family

ID=66697198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811255948.6A Active CN109904140B (zh) 2017-12-07 2018-10-26 半导体装置

Country Status (3)

Country Link
US (2) US10510658B2 (zh)
KR (1) KR102503941B1 (zh)
CN (1) CN109904140B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804199B2 (en) * 2018-09-25 2020-10-13 Globalfoundries Inc. Self-aligned chamferless interconnect structures of semiconductor devices
US11710694B2 (en) * 2019-05-24 2023-07-25 Intel Corporation Integrated circuit structures with contoured interconnects
US11916010B2 (en) 2020-05-21 2024-02-27 Intel Corporation Back end of line integration for self-aligned vias
US20220199544A1 (en) * 2020-12-17 2022-06-23 Intel Corporation Cap structure for interconnect dielectrics and methods of fabrication
US20220293517A1 (en) * 2021-03-10 2022-09-15 Intel Corporation Stacked vias with bottom portions formed using selective growth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218339A (ja) * 1992-01-30 1993-08-27 Hitachi Ltd 半導体集積回路用容量素子及び製造方法
KR20050002253A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
CN103633127A (zh) * 2012-08-22 2014-03-12 三星电子株式会社 半导体装置及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW377514B (en) 1998-04-18 1999-12-21 United Microelectronics Corp Method of manufacturing memory capacitors of DRAM
KR100333540B1 (ko) 1998-10-28 2002-09-26 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100447322B1 (ko) 2001-12-26 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 메탈 라인 형성 방법
US20030134499A1 (en) 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
KR100914391B1 (ko) 2002-12-27 2009-08-28 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
JP2005085996A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR20050028617A (ko) 2003-09-19 2005-03-23 매그나칩 반도체 유한회사 반도체 소자의 층간 금속절연막 형성방법
KR20050031302A (ko) 2003-09-29 2005-04-06 매그나칩 반도체 유한회사 반도체 배선 형성 방법
US7224068B2 (en) 2004-04-06 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stable metal structure with tungsten plug
JP2009071038A (ja) 2007-09-13 2009-04-02 Toshiba Corp 半導体装置及びその製造方法
US8772933B2 (en) 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US7687877B2 (en) 2008-05-06 2010-03-30 International Business Machines Corporation Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
KR20100006646A (ko) * 2008-07-10 2010-01-21 삼성전자주식회사 텅스텐 재성장을 통한 금속 배선 패턴 및 그 배선 패턴형성 방법
JP2011029576A (ja) * 2009-06-23 2011-02-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
FR2969375A1 (fr) 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré
US20130175619A1 (en) 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
JP5898991B2 (ja) * 2012-02-10 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8772938B2 (en) * 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9627250B2 (en) * 2013-03-12 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
KR102151177B1 (ko) * 2013-07-25 2020-09-02 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US9793159B2 (en) 2013-09-27 2017-10-17 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (BEOL) interconnects
US9583429B2 (en) 2013-11-14 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20170092533A1 (en) 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10431583B2 (en) * 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218339A (ja) * 1992-01-30 1993-08-27 Hitachi Ltd 半導体集積回路用容量素子及び製造方法
KR20050002253A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
CN103633127A (zh) * 2012-08-22 2014-03-12 三星电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR102503941B1 (ko) 2023-02-24
US10510658B2 (en) 2019-12-17
CN109904140A (zh) 2019-06-18
US20200118926A1 (en) 2020-04-16
KR20190067455A (ko) 2019-06-17
US10847454B2 (en) 2020-11-24
US20190181088A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN109904140B (zh) 半导体装置
US11075160B2 (en) Semiconductor device and method for fabricating thereof
US11881430B2 (en) Semiconductor device
US10418326B2 (en) Semiconductor device and method of fabricating the same
US10509169B2 (en) Semiconductor structure and manufacturing method of the same
US11367776B2 (en) Semiconductor device and method of fabricating the same
CN110739266A (zh) 制造半导体器件的方法
CN112563242A (zh) 半导体装置
US10832948B2 (en) Semiconductor device and method for fabricating the same
US20230014872A1 (en) Semiconductor device
US11837548B2 (en) Semiconductor device and method for fabricating the same
US11837638B2 (en) Semiconductor device
US20220320329A1 (en) Semiconductor device
US20220392841A1 (en) Semiconductor device and method for fabricating semiconductor device
US20220392800A1 (en) Semiconductor device
US20230170252A1 (en) Semiconductor device and method for fabricating thereof
KR20230040444A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant