CN111542917A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111542917A
CN111542917A CN201880083706.5A CN201880083706A CN111542917A CN 111542917 A CN111542917 A CN 111542917A CN 201880083706 A CN201880083706 A CN 201880083706A CN 111542917 A CN111542917 A CN 111542917A
Authority
CN
China
Prior art keywords
semiconductor device
film
interlayer film
interlayer
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880083706.5A
Other languages
English (en)
Inventor
川岛宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111542917A publication Critical patent/CN111542917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

[问题]为了在保持机械强度和可靠性的同时减小半导体装置的布线间电容。[解决方案]一种半导体装置，其包括：多层布线层，在所述多层布线层中，多个层间膜和多个扩散防止膜交替地堆叠，并且在所述层间膜的内部形成有布线；接触过孔，所述接触过孔被形成为贯穿过孔绝缘层，并且被电连接至所述多层布线层的所述布线，所述过孔绝缘层被形成在所述多层布线层的一个表面上；通孔，所述通孔被形成为从所述多层布线层的与所述多层布线层的所述一个表面相反的一侧的另一表面贯穿所述层间膜和所述扩散防止膜中的至少一者；以及空隙，所述空隙被连接至所述通孔，并且被形成在至少一个所述层间膜中以露出所述接触过孔。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
近来，随着半导体装置的尺寸越来越小，降低半导体装置的操作速度的布线延迟一直在增加。具体地，在半导体装置中，布线电阻由于布线的截面面积的减小而增大，因此，与布线之间的电容和布线电阻的乘积成比例的延迟增加(此延迟也被称为RC延迟)。
为了减少这种布线延迟，已经进行了研究以降低布线之间的层间膜的介电常数。然而，目前尚未发现可实现足够低的介电常数的层间膜材料。
鉴于此，人们已经考虑了通过去除布线之间的材料并在布线之间形成相对介电常数为1的中空层(也被称为空隙)来进一步降低布线之间的介电常数的方法。
例如，以下提到的专利文献1公开了如下结构的设置：该结构在去除布线之间的绝缘膜以形成空隙结构时不会损坏布线。
引用列表
专利文献
专利文献1：日本专利申请公开第2006-19401号
发明内容
本发明要解决的问题
然而，通过专利文献1中公开的技术，具有低机械强度的薄膜会突出到形成有空隙的空间中，因此，存在着突出到空隙中的薄膜将塌陷的可能性。此外，通过专利文献1中公开的技术，在布线之间的距离较长的情况下，整个半导体装置的机械强度会由于空隙而降低，因此，存在着半导体装置的可靠性将下降的可能性。
鉴于上述情况，本发明提出了一种改进的新半导体装置，其能够在保持机械强度和可靠性的同时减小布线之间的电容。
解决问题的技术方案
本发明提供了一种半导体装置，其包括：多层布线层，在所述多层布线层中，多个层间膜和多个扩散防止膜交替地堆叠，并且在所述层间膜的内部形成有布线；接触过孔，所述接触过孔被形成为贯穿过孔绝缘层，并且被电连接至所述多层布线层的所述布线，所述过孔绝缘层被形成在所述多层布线层的一个表面上；通孔，所述通孔被形成为从所述多层布线层的与所述一个表面相反的一侧的另一表面贯穿所述层间膜和所述扩散防止膜中的至少一者；以及空隙，所述空隙被连接至所述通孔，并且被形成在至少一个所述层间膜中以露出所述接触过孔。
根据本发明，去除在堆叠方向和面内方向上的预定区域中的层间膜，从而可以在用于将半导体基板连接至布线的接触过孔周围的区域中形成空隙。
本发明的效果
如上所述，根据本发明，可以在保持半导体装置的机械强度和可靠性的同时减小布线之间的电容。
需要注意，上述效果不一定是限制性的，并且与上述效果一起或代替上述效果，还可以实现本说明书中描述的任何一种效果，或者可以实现根据本说明书显而易见的其他效果。
附图说明
图1是沿堆叠方向截取的根据本发明的第一实施例的半导体装置的截面图。
图2A是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图2B是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图2C是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图2D是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图2E是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图2F是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图2G是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图3是沿堆叠方向截取的根据实施例的第一变形例的半导体装置的截面图。
图4是沿堆叠方向截取的根据实施例的第二变形例的半导体装置的截面图。
图5A是沿堆叠方向截取的根据实施例的第三变形例的半导体装置的截面图。
图5B是沿堆叠方向截取的根据实施例的第三变形例的半导体装置的截面图。
图5C是沿堆叠方向截取的根据实施例的第三变形例的半导体装置的截面图。
图6是沿堆叠方向截取的根据实施例的第四变形例的半导体装置的截面图。
图7是沿堆叠方向截取的根据本发明的第二实施例的半导体装置的截面图。
图8A是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图8B是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图8C是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图8D是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图8E是图示了根据实施例的半导体装置的制造方法中的步骤的截面图。
图9是沿堆叠方向截取的根据实施例的变形例的半导体装置的截面图。
图10是沿堆叠方向截取的根据本发明的第三实施例的半导体装置的截面图。
图11是示出了根据实施例的半导体装置的各条布线的堆叠结构的示意图。
图12是示出了根据实施例的半导体装置的各条布线的堆叠结构的示意图。
图13A是示出了沿着图11中所示的线A-AA截取的截面的截面图。
图13B是示出了沿着图11中所示的线B-BB截取的截面的截面图。
图13C是示出了沿着图12中所示的线C-CC截取的截面的截面图。
图14是示意性地示出了内窥镜手术系统的示例构造的图。
图15是示出了摄像头和CCU的功能构造的示例的框图。
图16是示意性地示出了体内信息获取系统的示例构造的框图。
图17是示意性地示出了车辆控制系统的示例构造的框图。
图18是示出了车外信息检测单元和摄像单元的安装位置的示例的说明图。
具体实施方式
以下是参照附图对本发明的优选实施例的详细描述。需要注意，在本说明书和附图中，具有基本相同的功能构造的部件由相同的附图标记表示，并且将不重复其说明。
在下面描述中起到参照作用的各个附图中，为了易于说明，在某些情况下将一些部件的尺寸示出为大于它们的实际尺寸。因此，在各个附图中示出的部件的相对尺寸并不总是精确地表示实际部件之间的尺寸关系。此外，在下面的描述中，有时将基板或层的堆叠方向称为向上方向。
需要注意，将按照以下顺序进行说明。
1.第一实施例
1.1.示例构造
1.2.制造方法
1.3.变形例
2.第二实施例
2.1.示例构造
2.2.制造方法
2.3.变形例
3.第三实施例
4.示例应用
4.1.第一应用
4.2.第二应用
4.3.第三应用
<1.第一实施例>
(1.1.示例构造)
首先，参照图1，描述根据本发明的第一实施例的半导体装置的构造。图1是沿堆叠方向截取的根据本实施例的半导体装置的截面图。需要注意，图1示出了根据本实施例的半导体装置1的截面的一部分，且半导体装置1当然延伸至图中未示出的区域。
如图1所示，半导体装置1包括过孔绝缘层600和多层布线层101，在多层布线层101中，第一至第三层间膜110、120和130以及第一至第四扩散防止膜210、220、230和240交替地堆叠。
接触过孔610和第零布线620被形成在过孔绝缘层600中，并且第一至第三布线310、320和330分别被形成在第一至第三层间膜110、120和130中。第一至第三布线310、320和330通过第二和第三贯通过孔420和430彼此电连接。
在下文中，也将第一至第三层间膜110、120和130统称为层间膜100，并且也将第一至第四扩散防止膜210、220、230和240统称为扩散防止膜200。此外，也将第一至第三布线310、320和330统称为布线300，并且也将第二和第三贯通过孔420和430统称为贯通过孔400。
也就是说，半导体装置1包括如下的多层布线层101：其中，包括布线300和贯通过孔400在内的层间膜100和扩散防止膜200交替地堆叠。
需要注意，在图1中，多层布线层101具有其中第一至第三层间膜110、120和130以及第一至第四扩散防止膜210、220、230和240交替地堆叠的结构。然而，根据本发明的技术不限于这种示例。多层布线层101可以包括例如4个或至少5个层间膜100。此外，多层布线层101可以由数量相同的层间膜100和扩散防止膜200形成。
层间膜100使布线300彼此电绝缘，并且层间膜100是形成半导体装置1的主要层构件。层间膜100由可以容易地进行蚀刻(具体地，可以比稍后描述的扩散防止膜200更容易进行蚀刻)的绝缘材料形成，并且例如可以由诸如SiO2等的绝缘材料形成。可替代地，层间膜100可以由有机树脂或诸如碳掺杂的SiO2或多孔硅等的低k材料等形成。
扩散防止膜200被布置成将各个层间膜100夹在中间，减少形成布线300的金属的表面扩散，并且在处理其上的层时充当阻挡层。具体地，扩散防止膜200由具有比层间膜100更高的耐蚀性(例如，对氟化合物的耐蚀性)的绝缘材料形成，并且例如可以由诸如SiNx、SiCN、SiON或SiC等的绝缘材料形成。
需要注意，仅需要选择形成层间膜100和扩散防止膜200的材料，以便相对于扩散防止膜200增加对层间膜100的蚀刻选择性，并且各种组合是可能的。因此，形成层间膜100和扩散防止膜200的材料不限于上述材料，并且可以使用其他材料的组合。
布线300在设置于半导体装置1中的有源元件或无源元件之间传输电流或电压。布线300由导电材料形成，并且可以由第一金属或第一金属的合金等形成。例如，第一金属是具有低电阻的易于处理的金属，诸如铜(Cu)、铝(Al)、钴(Co)或这些金属的合金(例如CoWB)等。在布线300由Cu形成的情况下，可以通过使用镶嵌(damascene)技术等容易地形成布线300。此外，在布线300由Al形成的情况下，可以通过使用卤素气体的干法蚀刻容易地形成布线300。
贯通过孔400将形成在不同的层间膜100中的布线300彼此电连接。具体地，第二贯通过孔420将第一布线310和第二布线320电连接，并且第三贯通过孔430将第二布线320和第三布线330电连接。类似于布线300，贯通过孔400由导电材料形成，并且可以由第一金属或第一金属的合金形成。例如，贯通过孔400可以由铜(Cu)、铝(Al)、钴(Co)或这些金属的合金(例如CoWB)等形成。
过孔绝缘层600在多层布线层101的一个表面上由绝缘材料形成，并且过孔绝缘层600使各个接触过孔610电绝缘。类似于层间膜100，过孔绝缘层600可以由能够相对容易地进行蚀刻的绝缘材料形成(具体地，比扩散防止膜200更容易进行蚀刻)。例如，过孔绝缘层600可以由诸如SiO2等的绝缘材料形成，或者可以由有机树脂或诸如碳掺杂的SiO2或多孔硅等的低k材料等形成。
接触过孔610贯穿过孔绝缘层600和第一扩散防止膜210，并且被形成为突出到第一层间膜110中，并且将半导体基板(未示出)和第一布线310电连接。具体地，接触过孔610将第一布线310电连接至半导体基板(未示出)或形成在半导体基板上的电极等，该半导体基板被形成在过孔绝缘层600的与形成有多层布线层101的表面相反的另一表面上。例如，接触过孔610可以由导电材料形成，并且可以由与形成布线300等的第一金属不同的第二金属或第二金属的合金形成。第二金属是如下的金属：其具有诸如金属原子向半导体基板中的扩散较少、在形成接触过孔610时更高的掩埋特性以及更高的耐热性等的特性。例如，该金属可以是钨(W)等。
需要注意，接触过孔610可以以浮置状态(floating state)被形成在过孔绝缘层600和第一层间膜110中，以确保半导体装置1的机械强度。在这种情况下，接触过孔610充当作为半导体装置1的层之间的支撑件的柱状构件。
第零布线620被形成在第一层间膜110内部和第一扩散防止膜210上，并且将设置在半导体装置1中的有源元件或无源元件电连接至接触过孔610。类似于接触过孔610，第零布线620由导电材料形成，并且可以由第二金属或第二金属的合金形成。例如，第零布线620可以由钨(W)或钨合金等形成。
由于接触过孔610和第零布线620被布置在比布线300更靠近半导体基板的位置处，因此接触过孔610和第零布线620可以由对半导体基板的影响比第一金属小的第二金属形成。在接触过孔610和第零布线620由第二金属形成的情况下，可以在接触过孔610和第零布线620的表面上形成由具有对原子的高阻挡性的金属形成的阻挡金属层。例如，阻挡金属层可以由诸如钽(Ta)、钛(Ti)、钌(Ru)、钴(Co)或锰(Mn)等的金属或这些金属的氮化物或氧化物形成。
然而，在进行蚀刻以形成稍后描述的空隙530时，阻挡金属层可能会被损坏。因此，在接触过孔610和第零布线620的表面上形成有阻挡金属层的情况下，可以设置由类似于扩散防止膜200的材料形成的保护膜，以进一步覆盖阻挡金属层。
根据本实施例的半导体装置1还包括通孔510、保护侧壁520和空隙530。空隙530被形成在第一层间膜110和第二层间膜120中，以便露出接触过孔610。通孔510被形成为贯穿第四扩散防止膜240、第三层间膜130和第三扩散防止膜230，并且将空隙530连接至外部空间。保护侧壁520被形成在通孔510内部的侧表面上。
需要注意，尽管图1中未示出，但是可以在第四扩散防止膜240上布置用于覆盖由通孔510形成的开口的密封层。例如，密封层由诸如SiOx、SiNx、SiCN、SiON或SiC等的无机绝缘材料或有机树脂形成，并且可以防止水分等进入通孔510和空隙530中。
通孔510被形成为贯穿被布置在多层布线层101的与设置有过孔绝缘层600的表面相反的另一表面上的层间膜100以及将该层间膜100夹在中间的扩散防止膜200。具体地，通孔510被形成为贯穿第三层间膜130以及将第三层间膜130夹在中间的第三和第四扩散防止膜230和240。通孔510的开口可以被形成为任何适当的平面形状。例如，通孔510的开口可以被形成为具有至少50nm至300nm的侧边的基本正方形形状，或者具有至少50nm至300nm的直径的基本圆形形状。
保护侧壁520被形成在通孔510内部的侧表面上，并且保护第三层间膜130的通过通孔510露出的侧表面。例如，保护侧壁520由具有比层间膜100更高的耐蚀性(例如，对氟化合物的耐蚀性)的绝缘材料形成，并且保护侧壁520例如可以由诸如SiNx、SiCN、SiON、SiOC或SiC等的绝缘材料形成。可替代地，保护侧壁520可以由诸如氧化铝(Al2O3)、氧化钛(TiO2)、五氧化二钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)或氧化镧(La2O3)等的高k材料形成，或者可以由金属材料形成。需要注意，在保护侧壁520由金属材料形成的情况下，将保护侧壁520形成为处于浮置状态。
保护侧壁520在形成空隙530时起到保护第三层间膜130不受蚀刻的作用。具体地，通过经由通孔510引入蚀刻溶液或蚀刻蒸气并在第一层间膜110和第二层间膜120上进行蚀刻(湿法蚀刻或气相蚀刻)来形成空隙530。此时，保护侧壁520保护第三层间膜130不受使用蚀刻溶液或蚀刻蒸气进行的蚀刻。由于如上所述的具有被保护侧壁520覆盖的内部侧表面的通孔510，半导体装置1可以在多层布线层101内部的层间膜100中形成空隙530。需要注意，保护侧壁520可以是例如具有5nm至30nm的厚度的薄膜。
空隙530被形成在多层布线层101的至少一个层间膜100中，以便露出接触过孔610，并且各个接触过孔610或各条布线300之间的空间是相对介电常数为1的中空空间。具体地，空隙530被形成在第一层间膜110和第二层间膜120中，并且接触过孔610的一部分、第一布线310和第二布线320之间的各个空间是中空空间。通过这种布置，空隙530可以减小在各个接触过孔610或各条布线300之间形成的寄生电容。
在根据本实施例的半导体装置1中，空隙530被形成在第一层间膜110中，以至少露出接触过孔610。通过这种构造，半导体装置1可以减小在靠近形成有晶体管等的半导体基板的区域中的布线之间的电容。因此，可以提高半导体装置1的诸如信号转换效率和开关特性等的基本性能。
需要注意，例如，可以通过经由通孔510引入蚀刻溶液或蚀刻蒸气并使用湿法蚀刻或气相蚀刻在第一层间膜110和第二层间膜120上进行蚀刻来形成空隙530。
在这个阶段中，在多层布线层101的堆叠方向上形成有空隙530的区域限于由扩散防止膜200包围的区域。这是因为扩散防止膜200具有比层间膜100更高的耐蚀性，并且难以进行蚀刻。此外，通过蚀刻量控制在多层布线层101的面内方向上形成有空隙530的区域。具体地，从通孔510引入的蚀刻溶液或蚀刻蒸气从通孔510的正下方各向同性地扩散，从而对层间膜100进行蚀刻。因此，可以通过蚀刻量来控制空隙530的面内方向上的区域。
需要注意，在不对接触过孔610、贯通过孔400和布线300进行蚀刻的条件下进行层间膜100的蚀刻。因此，在形成空隙530的区域中存在接触过孔610、贯通过孔400或布线300的情况下，这些部件保留在空隙530中而不会发生任何改变。此外，在通过接触过孔610、贯通过孔400或布线300将层间膜100在空间上分隔开的情况下，这些部件阻止蚀刻溶液或蚀刻蒸气进入，并且形成空隙530的区域受到限制。
这里，在多个层间膜100中形成有空隙530的情况下，在该多个层间膜100之间的扩散防止膜200中形成开口。具体地，在第一层间膜110和第二层间膜120中形成有空隙530的情况下，在第一层间膜110和第二层间膜120之间的第二扩散防止膜220中形成开口。因此，当从通孔510引入蚀刻溶液或蚀刻蒸气时，蚀刻溶液或蚀刻蒸气经由开口从第二层间膜120扩散至第一层间膜110。因此，空隙530被形成为跨越多个层间膜100。
在这个阶段中，扩散防止膜200中的开口被形成为突出到空隙530中，并且被形成为不会在布线300上留下没有孔的区域。因此，在形成空隙530之后，可以防止突出到空隙530中的扩散防止膜200塌陷。
尽管图1示出了仅形成一个通孔510的情况，但是根据本发明的技术不限于上述示例。例如，可以形成多个通孔510。在这种情况下，多个通孔510可以形成相同的空隙530，或者各个通孔510可以形成彼此不同的空隙530。
在上述的半导体装置1中，能够通过空隙530使布线300之间的各个空间是中空的，因此能够减小布线之间的电容。因此，半导体装置1可以通过减少布线300中的延迟来实现更高速度的操作和更低的功耗。此外，在半导体装置1中，扩散防止膜200没有突出到空隙530中。因此，可以防止具有低机械强度的扩散防止膜200塌陷。
(1.2.制造方法)
现在，参照图2A至图2G描述根据本实施例的半导体装置1的制造方法。图2A至图2G是分别图示了根据本实施例的半导体装置1的制造方法中的步骤的截面图。
首先，如图2A所示，通过化学气相沉积(CVD：Chemical Vapor Deposition)在半导体基板(未示出)上顺序地堆叠过孔绝缘层600、第一扩散防止膜210、第一层间膜110和第二扩散防止膜220。此外，在过孔绝缘层600中形成接触过孔610，并且在第一层间膜110中形成第零布线620和第一布线310。
具体地，首先通过CVD在包括硅(Si)等的半导体基板(未示出)上形成过孔绝缘层600。接下来，在通过CVD在过孔绝缘层600上形成第一扩散防止膜210之后，通过蚀刻去除预定区域中的过孔绝缘层600和第一扩散防止膜210。在通过溅射技术在由蚀刻形成的开口中形成诸如氮化钛(TiN)层等的阻挡金属层之后，将钨(W)掩埋在开口中，以形成接触过孔610和第零布线620。
在通过CVD在第一扩散防止膜210上形成第一层间膜110之后，通过蚀刻去除预定区域中的第一层间膜110，并且通过镶嵌技术用铜(Cu)等填充所得的开口，从而形成第一布线310。之后，通过CVD在第一层间膜110和第一布线310的整个表面上形成第二扩散防止膜220。
需要注意，过孔绝缘层600和第一层间膜110可以由容易进行氢氟酸蚀刻的SiOx等形成，并且第一扩散防止膜210和第二扩散防止膜220可以由对氢氟酸具有高耐蚀性的SiC等形成。
接下来，如图2B所示，通过光刻技术等去除第二扩散防止膜220的一部分，从而形成开口530A。开口530A充当用于在稍后的阶段形成空隙530的处理中将蚀刻溶液从第二层间膜120引入到第一层间膜110的开口。
如图2C所示，通过CVD在第二扩散防止膜220上顺序地堆叠第二层间膜120、第三扩散防止膜230、第三层间膜130和第四扩散防止膜240。此外，在第二层间膜120中形成第二布线320和第二贯通过孔420，并且在第三层间膜130中形成第三布线330和第三贯通过孔430。
具体地，在通过CVD在第二扩散防止膜220上形成第二层间膜120之后，通过蚀刻去除预定区域中的第二层间膜120，并且通过镶嵌技术用铜(Cu)等填充所得的开口，从而形成第二布线320和第二贯通过孔420。类似地，然后通过CVD在第二布线320和第二层间膜120上形成第三扩散防止膜230和第三层间膜130。然后，通过蚀刻去除预定区域中的第三层间膜130，并且通过镶嵌技术用铜(Cu)等填充所得的开口，从而形成第三布线330和第三贯通过孔430。之后，通过CVD在第三布线330和第三层间膜130上形成第四扩散防止膜240。
需要注意，第二层间膜120和第三层间膜130可以由容易进行氢氟酸蚀刻的SiOx等形成，并且第三扩散防止膜230和第四扩散防止膜240可以由对氢氟酸具有高耐蚀性的SiC等形成。
接下来，如图2D所示，通过蚀刻等去除部分区域中的第四扩散防止膜240和第三层间膜130，从而形成用于露出第三扩散防止膜230的通孔510。需要注意，形成有通孔510的区域例如是未形成第二布线320和第三布线330的区域。通孔510的开口的平面形状可以是例如具有50nm至300nm的侧边的正方形。需要注意，当然可以形成多个通孔510。
如图2E所示，然后通过原子层沉积(ALD：Atomic Layer Deposition)在第四扩散防止膜240上和通孔510内部的侧表面上形成保护膜520A。例如，保护膜520A可以由SiC等形成，该材料具有对氢氟酸的高耐蚀性并且能够对层间膜100确保足够的蚀刻选择性，并且保护膜520A可以具有5nm至30nm的厚度。需要注意，因为通过ALD形成，所以保护膜520A均匀地(共形地)被形成在第四扩散防止膜240上和通孔510内部的侧表面上。
接下来，如图2F所示，在保护膜520A的整个表面上进行回蚀，从而去除形成在第四扩散防止膜240和第三扩散防止膜230上的保护膜520A，并且露出第四扩散防止膜240和第二层间膜120。
整个表面上的回蚀是以高垂直各向异性进行蚀刻，以在留下形成在通孔510内部的保护膜520A的同时，去除形成在第四扩散防止膜240和第三扩散防止膜230上的保护膜520A。结果，形成了覆盖通孔510的内部侧表面的保护侧壁520。由于第四扩散防止膜240被形成在第三层间膜130上，因此可以在不会因整个表面上的回蚀而对第三层间膜130造成任何损坏的情况下形成保护侧壁520。
如图2G所示，然后通过经由通孔510将稀氢氟酸的溶液或蒸气引入第二层间膜120和第一层间膜110中来进行蚀刻。由此形成了空隙530。
由于保护侧壁520和第一至第四扩散防止膜210、220、230和240由具有对氢氟酸的高耐蚀性的SiC等形成，因此在这个阶段中难以进行蚀刻。此外，接触过孔610、第零布线620、第一和第二布线310和320以及第二贯通过孔420由诸如铜(Cu)或钨(W)等的金属材料形成，并且具有对氢氟酸的高耐蚀性。因此，难以进行蚀刻。因此，通过蚀刻仅可以去除第一层间膜110和第二层间膜120，并且可以形成空隙530。
因此，在半导体装置1的堆叠方向上形成空隙530的区域限于夹在第一扩散防止膜220和第三扩散防止膜230之间的区域。此外，通过蚀刻量控制在半导体装置1的面内方向上形成空隙530的区域。然而，在接触过孔610、第零布线620、第一和第二布线310和320以及第二贯通过孔420被形成为包围预定区域的壁的情况下，可以将形成空隙530的区域限于由这些部件包围的预定区域。以这种方式，半导体装置1可以使空隙530仅形成在布线之间的电容能够减小的区域中。
需要注意，第二扩散防止膜220被形成在如下的区域中：该区域的端部位于形成有第一布线310的区域中，并且第二扩散防止膜220没有突出到空隙530中。因此，在半导体装置1中，可以防止第二扩散防止膜220在形成空隙530之后塌陷。
通过以上步骤，可以制造根据本实施例的半导体装置1。需要注意，为了防止水分等进入空隙530，可以在第四扩散防止膜240上形成由绝缘材料形成的密封层以封闭通孔510的开口。
通过上述制造方法，在蚀刻中使用氢氟酸，由作为容易进行氢氟酸蚀刻的材料的SiOx形成层间膜100，并且由对氢氟酸具有更高的耐蚀性的SiC形成扩散防止膜200。然而，根据本发明的技术不限于上述示例。用于层间膜100和扩散防止膜200的材料的组合可以是任何适当材料的组合，只要对于层间膜100能够确保相对于扩散防止膜200的足够的蚀刻选择性即可。
(1.3.变形例)
接下来，将参照图3至图6描述根据本实施例的半导体装置1的变形例。图3是沿堆叠方向截取的根据第一变形例的半导体装置11的截面图。图4是沿堆叠方向截取的根据第二变形例的半导体装置12的截面图。图5A至图5C是沿堆叠方向截取的根据第三变形例的半导体装置13A至13C的截面图。图6是沿堆叠方向截取的根据第四变形例的半导体装置14的截面图。需要注意，图3至图6分别示出了半导体装置的截面的一部分，且半导体装置当然延伸至图中未示出的区域。
(第一变形例)
如图3所示，在根据第一变形例的半导体装置11中，可以在通过空隙530露出的表面上形成保护膜540。具体地，保护膜540可以被形成在接触过孔610、第零布线620、层间膜100、扩散防止膜200、布线300和贯通过孔400的通过空隙530露出的各个表面上。需要注意，其他部件与参照图1描述的部件相同，因此，在此不对其进行说明。
保护膜540例如由任何适当的绝缘材料形成，并且例如可以由诸如SiOx、SiNx、SiCN、SiON、SiOC或SiC等的绝缘材料形成。保护膜540的厚度例如可以是2nm至50nm。保护膜540可以通过防止布线300和贯通过孔400中的电迁移和经时绝缘击穿(TDDB：TimeDependent Dielectric Breakdown)来提高布线可靠性。例如，可以通过经由通孔510将源气体引入空隙530中并进行ALD来形成这种保护膜540。
(第二变形例)
接下来，如图4所示，在根据第二变形例的半导体装置12中，可以用多种不同的材料来形成层间膜100。具体地，可以用第一材料形成过孔绝缘层600、第一层间膜110和第二层间膜120，并且可以用与第一材料不同的第二材料形成第三层间膜131。例如，过孔绝缘层600、第一层间膜110和第二层间膜120可以由诸如SiOx等的第一材料形成，并且第三层间膜131可以由相对介电常数比第一材料的SiOx低的第二材料(该第二材料是上述的所谓的低k材料)形成。需要注意，其他部件与参照图1描述的部件相同，因此，在此不对其进行说明。
在由相对介电常数比第二材料高的第一材料形成的层间膜100中形成空隙530，从而可以有效地减小在布线300之间形成的寄生电容。然而，不言而喻，可以在由相对介电常数比第一材料高的第二材料形成的层间膜100中形成空隙530。
此外，在选择第一材料和第二材料的组合从而使第一材料相对于第二材料(上述的所谓的低k材料)的蚀刻选择性变高的情况下，即使没有形成保护侧壁520，也可以形成空隙530。具体地，由于在用于形成空隙530的蚀刻期间对由第二材料形成的第三层间膜131不进行蚀刻，因此可以在没有形成保护侧壁520的情况下形成空隙530。
(第三变形例)
接下来，如图5A至图5C所示，在根据第三变形例的半导体装置13A至13C中，可以堆叠至少四个层间膜100和至少四个扩散防止膜200，并且可以在一个至三个层间膜100中形成空隙530。
这里，第四层间膜140可以由与第一至第三层间膜110、120和130相似的材料形成。第五扩散防止膜250可以由与第一至第四扩散防止膜210、220、230和240相似的材料形成。第四布线340可以由与第一至第三布线310、320和330相似的材料形成。第四贯通过孔440可以由与第二和第三贯通过孔420和430相似的材料形成。此外，其他部件与参照图1描述的部件相同，因此，在此不对其进行说明。
如图5A所示，空隙530可以被形成在单个层间膜100中。具体地，空隙530可以被形成在第一层间膜110中。在这种情况下，通孔510被形成为贯穿第二至第五扩散防止膜220、230、240和250以及第二至第四层间膜120、130和140。
可替代地，如图5B所示，空隙530可以被形成在两个层间膜100中。具体地，空隙530可以被形成在第一层间膜110和第二层间膜120中。在这种情况下，通孔510被形成为贯穿第三至第五扩散防止膜230、240和250以及第三和第四层间膜130和140。
此外，如图5C所示，空隙530可以被形成在三个层间膜中。具体地，空隙530可以被形成在第一层间膜110、第二层间膜120和第三层间膜130中。在这种情况下，通孔510被形成为贯穿第四和第五扩散防止膜240和250以及第四层间膜140。
然而，在根据本变形例的半导体装置13A至13C的任何情况下，空隙530至少被形成在第一层间膜110中，以露出接触过孔610和第零布线620。通过这种构造，半导体装置13A至13C可以减小在靠近形成有晶体管等的半导体基板的区域中的布线之间的电容。因此，可以提高半导体装置1的诸如信号转换效率和开关特性等的基本性能。
需要注意，在根据本实施例的半导体装置1中，作为层间膜100和扩散防止膜200的堆叠层的数量并不限于任何特定数量。也就是说，可以通过堆叠至少六个层间膜100和至少六个扩散防止膜200来形成多层布线层101。形成有空隙530的层间膜100的数量越多，越能减小整个半导体装置1中的布线之间的电容。然而，形成有空隙530的层间膜100的数量越少，越能在整个半导体装置1中保持更大的机械强度。因此，考虑到布线间电容和机械强度之间的平衡，可以适当地调节形成有空隙530的层间膜100的数量。
(第四变形例)
此外，如图6所示，在根据第四变形例的半导体装置14中，可以在第一层间膜110中进一步形成扩散防止膜211。具体地，可以在第一层间膜110中将扩散防止膜211进一步形成在第一布线310和接触过孔610之间。
需要注意，扩散防止膜211可以由与第一至第四扩散防止膜210、220、230和240相似的材料形成。此外，其他部件与参照图1描述的部件相同，因此，在此不对其进行说明。
在这种构造中，可以通过扩散防止膜211以更精细的方式控制形成有空隙530的区域。例如，可以改变在第一布线310和接触过孔610之间形成空隙530的平面区域。
<2.第二实施例>
(2.1.示例构造)
现在，参照图7描述根据本发明的第二实施例的半导体装置2的构造。图7是沿堆叠方向截取的根据本实施例的半导体装置的截面图。需要注意，图7示出了根据本实施例的半导体装置2的截面的一部分，并且半导体装置2当然延伸至图中未示出的区域。
如图7所示，在半导体装置2中，交替地堆叠有层间膜100和扩散防止膜200的多层布线层101被插入在一对基板710和720之间，并且通孔510被形成为贯穿基板710和过孔绝缘层600。
这里，第四层间膜140可以由与第一至第三层间膜110、120和130相似的材料形成。此外，其他部件与参照图1描述的部件相同，因此，在此不对其进行说明。
在根据本实施例的半导体装置2中，交替地堆叠有层间膜100和扩散防止膜200的多层布线层101被插入在一对基板710和720之间，从而能够增加整个半导体装置2的机械强度。
基板710是半导体基板，并且可以是例如硅(Si)基板。具体地，基板710是布置有用于实现半导体装置1的主要功能的各种无源元件或有源元件的基板。例如，可以在基板710中布置存储电路、逻辑电路、放大器电路或颜色传感器等。
可以使用任何材料的基板作为基板720，只要交替地堆叠有层间膜100和扩散防止膜200的多层布线层101可以被接合至该基板即可。例如，基板720可以是诸如石英等的玻璃基板、诸如聚酰亚胺或聚酯等的树脂基板或诸如硅(Si)等的半导体基板。
此外，可以通过化学机械抛光(CMP：Chemical Mechanical Polishing)等减小基板710和720的厚度。即使在形成空隙530的情况下，根据本实施例的半导体装置2也可以整体上保持机械强度。因此，即使在基板710和720的厚度减小的情况下，也可以保持足够的机械强度。
如根据本实施例的半导体装置2中所示，通孔510可以从交替地堆叠有层间膜100和扩散防止膜200的多层布线层101的任何表面被形成。也就是说，通孔510可以从第四层间膜140侧被形成，或者可以从第一层间膜110侧(其是过孔绝缘层600侧)被形成。无论哪种情况，在半导体装置2中，都可以如第一实施例一样在多层布线层101中形成经由通孔510露出接触过孔610或第零布线620的空隙530。
(2.2.制造方法)
现在，参照图8A至图8E描述根据本实施例的半导体装置2的制造方法。图8A至图8E是分别图示了根据本实施例的半导体装置2的制造方法中的步骤的截面图。
首先，如图8A所示，通过CVD顺序地堆叠过孔绝缘层600、第一扩散防止膜210、第一层间膜110和第二扩散防止膜220。此外，在过孔绝缘层600中形成接触过孔610，并且在第一层间膜110中形成第零布线620和第一布线310。
具体地，首先通过CVD形成过孔绝缘层600。接下来，在通过CVD在过孔绝缘层600上形成第一扩散防止膜210之后，通过蚀刻去除预定区域中的过孔绝缘层600和第一扩散防止膜210。之后，通过溅射技术在由蚀刻形成的开口中形成诸如氮化钛(TiN)层等的阻挡金属层，然后将钨(W)掩埋在开口中，以形成接触过孔610和第零布线620。
在通过CVD在第一扩散防止膜210上形成第一层间膜110之后，通过蚀刻去除预定区域中的第一层间膜110，并且通过镶嵌技术用铜(Cu)等填充所得的开口，从而形成第一布线310。之后，通过CVD在第一层间膜110和第一布线310的整个表面上形成第二扩散防止膜220。
需要注意，过孔绝缘层600和第一层间膜110可以由容易进行氢氟酸蚀刻的SiOx等形成，并且第一扩散防止膜210和第二扩散防止膜220可以由对氢氟酸具有高耐蚀性的SiC等形成。
然后，如图8B所示，通过光刻技术等去除第二扩散防止膜220的一部分，从而形成开口530A。开口530A充当用于在稍后的阶段形成空隙530的处理中将蚀刻溶液从第二层间膜120引入到第一层间膜110的开口。
如图8C所示，通过CVD在第二扩散防止膜220上顺序地堆叠第二层间膜120、第三扩散防止膜230、第三层间膜130和第四扩散防止膜240。此外，在第二层间膜120中形成第二布线320和第二贯通过孔420，并且在第三层间膜130中形成第三布线330和第三贯通过孔430。
具体地，在通过CVD在第二扩散防止膜220上形成第二层间膜120之后，通过蚀刻去除预定区域中的第二层间膜120，并且通过镶嵌技术用铜(Cu)等填充所得的开口，从而形成第二布线320和第二贯通过孔420。类似地，然后通过CVD在第二布线320和第二层间膜120上形成第三扩散防止膜230和第三层间膜130。然后，通过蚀刻去除预定区域中的第三层间膜130，并且通过镶嵌技术用铜(Cu)等填充所得的开口，从而形成第三布线330和第三贯通过孔430。之后，通过CVD在第三布线330和第三层间膜130上形成第四扩散防止膜240。
需要注意，第二层间膜120和第三层间膜130可以由容易进行氢氟酸蚀刻的SiOx等形成，并且第三扩散防止膜230和第四扩散防止膜240可以由对氢氟酸具有高耐蚀性的SiC等形成。
接下来，如图8D所示，在通过CVD在第四扩散防止膜240上形成第四层间膜140之后，将基板720接合到第四层间膜140的表面，并且也将基板710接合到过孔绝缘层600侧。结果，多层布线层101被插入在基板710和720之间。之后，在基板710侧形成通孔510和保护膜521。
第四层间膜140可以由容易进行氢氟酸蚀刻的SiOx等形成。第五扩散防止膜250可以由对氢氟酸具有高耐蚀性的SiC等形成。此外，基板710和720可以是硅(Si)基板。在将多层布线层101接合到基板710和720之后，可以通过CMP等减小基板710和720的厚度。
通孔510是通过蚀刻去除基板710和过孔绝缘层600的一些区域而形成的。此外，保护膜520A是通过ALD在基板710上和通孔510内部均匀地(共形地)形成的。需要注意，通孔510的开口的平面形状可以是具有50nm至300nm的侧边的正方形。保护膜520A可以由对氢氟酸具有高耐蚀性的SiC等形成，并且被设计成具有例如5nm至30nm的厚度。
接下来，如图8E所示，在整个表面上进行回蚀，以去除基板710上的保护膜520A并且去除第一层间膜110上的保护膜520A和第一扩散防止膜210。之后，经由通孔510引入蚀刻溶液或蚀刻蒸气，从而对第一层间膜110和第二层间膜120进行蚀刻，以形成空隙530。需要注意，例如，可以通过以高垂直各向异性进行蚀刻来进行整个表面上的回蚀。
这里，可以通过使用稀氢氟酸的湿法蚀刻或气相蚀刻来进行第一层间膜110和第二层间膜120上的蚀刻。由于保护侧壁520和第一至第三扩散防止膜210、220和230由对氢氟酸具有高耐蚀性的SiC等形成，因此在这个阶段中难以进行蚀刻。此外，接触过孔610、第零布线620、第一布线310、第二布线320和第一贯通过孔410由诸如铜(Cu)或钨(W)等的金属材料形成，并且具有对氢氟酸的高耐蚀性。因此，难以进行蚀刻。通过半导体装置2中的这种布置，可以在第一层间膜110和第二层间膜120上进行选择性蚀刻，以形成空隙530。
通过以上步骤，可以制造根据本实施例的半导体装置2。需要注意，为了防止水分等进入空隙530，可以在基板710上形成由绝缘材料形成的密封层以封闭通孔510的开口。
通过根据本实施例的半导体装置2的制造方法，可以在通过CMP减小基板710和720的厚度之后形成空隙530。因此，在将机械应力施加到半导体装置2的CMP步骤中，半导体装置2可以减少由于空隙530引起的裂纹等的形成。
(2.3.变形例)
此外，将参照图9描述根据本实施例的半导体装置2的变形例。图9是沿堆叠方向截取的根据本变形例的半导体装置21的截面图。需要注意，图9示出了半导体装置的截面的一部分，且半导体装置当然延伸至图中未示出的区域。
如图9所示，在根据本变形例的半导体装置21中，可以用多种不同的材料来形成层间膜100。具体地，可以用第一材料形成第一层间膜的一部分110和过孔绝缘层600，并且可以用与第一材料不同的第二材料形成第一层间膜的剩余部分111、第二层间膜121和第三层间膜131。例如，第一层间膜的一部分110和过孔绝缘层600可以由诸如SiOx等的第一材料形成，并且第一层间膜的剩余部分111、第二层间膜121和第三层间膜131可以由相对介电常数比第一材料的SiOx低的第二材料(该第二材料是上述的所谓的低k材料)形成。需要注意，其他部件与参照图7描述的部件相同，因此，在此不对其进行说明。
在由相对介电常数比第二材料高的第一材料形成的层间膜100中形成空隙530，从而可以有效地减小布线300之间的电容。然而，不言而喻，可以在由相对介电常数比第一材料高的第二材料形成的层间膜100中形成空隙530。
此外，在选择第一材料和第二材料的组合从而使第一材料相对于第二材料的蚀刻选择性变高的情况下，空隙530可以仅被形成在由第一材料形成的层间膜100中。具体地，通过用于形成空隙530的蚀刻，可以仅在由第一材料形成的第一层间膜的一部分110中形成空隙530。在这种情况下，在半导体装置21中，可以更容易地控制形成有空隙530的区域。
<3.第三实施例>
现在，参照图10至图13C描述根据本发明的第三实施例的半导体装置3的构造。图10是沿堆叠方向截取的根据本实施例的半导体装置的截面图。
如图10所示，半导体装置3是通过堆叠第一基板1100和第二基板1200而形成的堆叠型固体摄像装置。图10中的虚线表示第一基板1100和第二基板1200之间的键合平面。
例如，第一基板1100是布置有像素单元的像素基板，并且第二基板1200是布置有用于进行与半导体装置3的操作有关的各种信号处理的电路的逻辑基板。半导体装置3在像素单元中对从第一基板1100的一个表面进入的光进行光电转换，并且在第二基板1200中将光电转换后的信号电荷转换为像素信号。半导体装置3可以是所谓的背照式互补金属氧化物半导体(CMOS：Complementary Metal-Oxide-Semiconductor)图像传感器。
第一基板1100主要由例如包括硅(Si)的半导体基板1170和形成在半导体基板1170上的多层布线层1101形成。像素单元和用于处理像素信号的像素信号处理电路被布置半导体基板1170中，在像素单元中，像素以预定阵列被布置。像素主要由光电二极管(PD)和驱动电路形成，光电二极管接收来自观察目标的光(观察光)并进行光电转换，驱动电路包括用于读取与由PD获取的观察光对应的像素信号的晶体管等。在像素信号处理电路中，例如，对读取的像素信号进行诸如模数转换(AD转换)等的各种信号处理。
层间膜1110和扩散防止膜1120交替地堆叠在形成有像素单元和像素信号处理电路的半导体基板1170的一个表面上。用于传输诸如像素信号和用于对驱动电路的晶体管进行驱动的驱动信号等的各种信号的布线1130被形成在层间膜1110中。以这种方式，形成了多层布线层1101。多层布线层1101的最下层(最靠近半导体基板1170侧的层)中的布线通过例如由钨(W)等形成的接触过孔1160而被电连接至用于从像素单元或像素信号处理电路提取信号的电极1180等。在根据本实施例的半导体装置3中，在露出接触过孔1160的区域中形成空隙1153和用于形成空隙1153的通孔1151。
第二基板1200主要由例如包括硅的半导体基板1270和形成在半导体基板1270上的多层布线层1201形成。用于进行与半导体装置3的操作有关的各种信号处理的逻辑电路被形成在半导体基板1270中。例如，在逻辑电路中，可以进行对用于驱动第一基板1100的像素单元的驱动信号的控制(其是对像素单元的驱动的控制)以及与外部的信号交换的控制。
层间膜1210和扩散防止膜1220交替地堆叠在形成有逻辑电路的半导体基板1270的一个表面上。用于传输与逻辑电路的操作有关的各种信号的布线层1230被形成在层间膜1210中。以这种方式，形成了多层布线层1201。多层布线层1201的最下层(最靠近半导体基板1270侧的层)中的布线通过例如由钨(W)等形成的接触过孔1260而被电连接至用于从逻辑电路提取信号的电极1280等。
需要注意，可以在多层布线层1201中形成充当用于与外部交换各种信号的外部输入/输出单元(I/O单元)的焊盘1290。焊盘1290可以由例如铝(Al)等形成。
这里，在多层布线层1101的最上层(离半导体基板1170最远的层)中形成电极，从而通过层间膜1110露出金属表面。也在多层布线层1201的最上层(离半导体基板1270最远的层)中形成电极，从而以类似的方式通过层间膜1210露出金属表面。这些电极构成电极接合结构1340，以在第一基板1100和第二基板1200彼此键合时将形成在各个基板中的信号线、接地线和电源线电连接。
在第一基板1100和第二基板1200的这种堆叠结构中，滤色器层1310和微透镜阵列1330隔着绝缘膜等被布置在半导体基板1170的与布置有多层布线层1101的表面相反的一侧的另一表面上。
滤色器层1310形成有多个滤色器，该多个滤色器被布置为对应于像素。微透镜阵列1330形成有多个微透镜，该多个微透镜被布置为对应于像素。滤色器层1310和微透镜阵列1330被形成在像素单元的正上方，并且针对一个像素的PD设置一个滤色器和一个微透镜。需要注意，像素通过遮光用的像素限定膜1320而彼此隔开。
滤色器层1310的各个滤色器例如是红色、绿色或蓝色的滤色器。已经通过滤色器的观察光进入像素的光电二极管，并且获取像素信号。因此，获取了观察目标的各个颜色分量的像素信号。需要注意，与一个滤色器对应的一个像素可以充当子像素，并且一个像素可以形成有多个子像素。例如，设置有红色滤色器的红色像素、设置有绿色滤色器的绿色像素、设置有蓝色滤色器的蓝色像素和没有设置任何滤色器的白色像素这四种颜色的子像素可以形成一个像素。
微透镜阵列1330被形成为各个微透镜位于各个滤色器的正上方。由于设置有微透镜阵列1330，由微透镜收集的观察光经由滤色器进入像素的光电二极管。因此，微透镜阵列1330可以提高观察光的集光效率，并且可以提高固体摄像装置的灵敏度。
现在，参照图11至图13C说明在作为如上所述的固体摄像装置的半导体装置3中形成空隙1153的具体位置。图11和图12是示出了由作为固体摄像装置的半导体装置3的各条布线形成的堆叠结构的示意图。需要注意，在图11和图12中，图的远侧是半导体基板1170侧，并且图12所示的平面构造被布置在图11所示的平面构造上。
此外，图13A是示出了沿着图11中所示的线A-AA截取的截面的截面图。图13B是示出了沿着图11中所示的线B-BB截取的截面的截面图。图13C是示出了沿着图12中所示的线C-CC截取的截面的截面图。
如图11所示，针对半导体基板1170中的各个像素设置光电二极管PD。还针对半导体基板1170中的各个预定数量的像素设置放大晶体管AMP、选择晶体管SEL和复位晶体管(未示出)，并且由光电二极管PD光电转换后的信号电荷被转换为像素信号。
具体地，在各个光电二极管PD上布置传输栅极(transfer gate)3080。传输栅极3080将由光电二极管PD光电转换后的信号电荷传输到浮动扩散(FD)区域3083。传输到浮动扩散(FD)区域3083的信号电荷进一步被传输到FD布线3033，并在稍后的阶段中控制放大晶体管AMP的栅极电压。需要注意，传输栅极3080充当垂直晶体管的栅极电极，并且传输栅极3080的导通和截止由TG控制线3032通过过孔3061、布线3031和过孔3062控制。
放大晶体管AMP包括栅极电极3081，栅极电极3081的导通和截止状态由在FD布线3033中累积的信号电荷控制。放大晶体管AMP将存储在FD布线3033中的信号电荷转换为在源极和漏极之间流动的电流。转换后的电流例如通过布线3034、过孔3064、布线3035和过孔3065被传输到图12中所示的垂直信号线或电源线3036。
选择晶体管SEL包括栅极电极3082，栅极电极3082的导通和截止状态由来自信号线的用于控制各个像素的选择的信号控制。选择晶体管SEL被布置成与放大晶体管AMP串联，并且选择晶体管SEL控制在放大晶体管AMP的源极和漏极之间流动的电流。例如，用于选择晶体管SEL的栅极电极3082的信号通过布线3038、过孔3067、布线3037和过孔3066被传输。
这里，如图13A所示，可以在FD布线3033的周围形成空隙1153，由光电二极管PD光电转换后的信号电荷被传输到FD布线3033。在这种情况下，还可以在用于控制传输栅极3080的导通和截止状态的过孔3061的周围形成空隙1153。由于在这种区域中形成有空隙1153，因此FD布线3033的布线间电容减小，由此半导体装置3可以提高将信号电荷转换为像素信号时的转换效率。
此外，如图13B所示，可以在用于控制传输栅极3080的导通和截止状态的TG控制线3032的周围形成各个空隙1153。由于在这种区域中形成有各个空隙1153，因此TG控制线3032的布线间电容减小，由此半导体装置3可以提高模拟信号的传输速率。
此外，如图13C所示，可以在连接至各个像素的垂直信号线或电源线3036的周围形成空隙1153。由于在这种区域中形成有空隙1153，因此垂直信号线或电源线3036的布线间电容减小，由此半导体装置3可以提高模拟信号的传输速率。
需要注意，至少在露出与半导体基板1170或布置在半导体基板1170上的电极电连接的接触过孔的区域中形成空隙1153。在这个阶段中，暴露于空隙1153的接触过孔可以是用于传输同一信号的多个接触过孔。也就是说，接触过孔可以包括为保持冗余而设置的虚设接触过孔。由于形成有空隙1153的区域的机械强度比其他区域低，因此与其他区域相比，可以在这种区域中布置更多数量的接触过孔，从而接触过孔充当用于支撑层之间的空间的支撑构件。这种区域的示例包括例如FD布线3033周围的区域和连接至传输栅极3080的区域等。
<4.示例应用>
(4.1.第一应用)
可以将根据本发明的技术(本技术)应用于各种产品。例如，可以将根据本发明的技术应用于内窥镜手术系统。
图14是示意性地示出了可以应用根据本发明的技术(本技术)的内窥镜手术系统的示例构造的图。
图15示出了外科医生(医师)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的情况。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量治疗工具11112等的其他手术工具11110、支撑内窥镜11100的支撑臂装置11120、以及安装有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括：镜筒11101，其具有要插入到患者11132的体腔中的从顶端起预定长度的区域；以及摄像头11102，其被连接至镜筒11101的基端。在图中所示的示例中，内窥镜11100被设计为具有刚性镜筒11101的所谓的刚性镜。然而，内窥镜11100可以被设计为具有柔性镜筒的所谓的柔性镜。
在镜筒11101的顶端处设置有开口，物镜被插入该开口中。光源装置11203被连接至内窥镜11100，并且由光源装置11203产生的光通过在镜筒11101的内部延伸的光导件被引导到镜筒的顶端，并且该光经由物镜朝向患者11132的体腔中的当前观察目标发射。需要注意，内窥镜11100可以是前视内窥镜、斜视内窥镜或侧视内窥镜。
光学系统和摄像元件被设置在摄像头11102内部，并且来自当前观察目标的反射光(观察光)通过光学系统被会聚在摄像元件上。观察光被摄像元件光电转换，并且产生与观察光对应的电信号，即，与观察图像对应的图像信号。该图像信号作为RAW数据被传输到相机控制单元(CCU：Camera Control Unit)11201。
CCU 11201由中央处理单元(CPU)或图形处理单元(GPU)等形成，并且对内窥镜11100和显示装置11202的操作进行集中控制。此外，CCU 11201从摄像头11102接收图像信号，并且例如，对该图像信号进行诸如显影处理(去马赛克处理)等的各种图像处理以显示基于图像信号的图像。
在CCU 11201的控制下，显示装置11202显示基于由CCU 11201进行了图像处理的图像信号的图像。
例如，光源装置11203由诸如发光二极管(LED)等的光源形成，并且光源装置11203向内窥镜11100供应照射光，以对手术部位等进行摄像。
输入装置11204是内窥镜手术系统11000的输入接口。用户能够通过输入装置11204将各种信息和指令输入到内窥镜手术系统11000。例如，用户可以输入指令等以改变内窥镜11100的摄像条件(诸如照射光的类型、放大倍率和焦距等)。
治疗工具控制装置11205控制用于组织烧灼、组织切割或血管封闭等的能量治疗工具11112的驱动。气腹装置11206通过气腹管11111将气体注入到患者11132的体腔中以使体腔膨胀，以便保证内窥镜11100的视野和外科医生的工作空间。记录器11207是能够记录与手术有关的各种信息的装置。打印机11208是能够以诸如文本、图像和图形等的各种格式打印与手术有关的各种信息的装置。
需要注意，向内窥镜11100供应照射光以对手术部位进行摄像的光源装置11203可以由例如LED、激光光源或作为LED和激光光源的组合的白色光源形成。在白色光源由RGB激光光源的组合形成的情况下，能够高精度地控制各种颜色(各种波长)的输出强度和输出时序。因此，能够调节光源装置11203拍摄的图像的白平衡。可替代地，在这种情况下，来自RGB激光光源中各者的激光可以以时分的方式发射到当前观察目标上，并且可以以与光照时序同步的方式控制摄像头11102的摄像元件的驱动。因此，能够以时分的方式对与各个RGB颜色对应的图像进行拍摄。根据该方法，能够在摄像元件中没有设置任何滤色器的情况下获得彩色图像。
此外，也可以控制光源装置11203的驱动，从而以预定的时间间隔来改变输出的光的强度。以与光强度的变化的时序同步的方式控制摄像头11102的摄像元件的驱动，并且以时分的方式获取图像，然后合成图像。因此，能够产生没有黑色部分和白点的高动态范围图像。
此外，光源装置11203也可以被设计为能够供应与特殊光观察兼容的预定波段的光。在特殊光观察中，例如，通过利用身体组织中光吸收的波长依赖性，发射比普通观察时的照射光(或白光)窄的频带的光。结果，能够进行所谓的窄带摄像，以对诸如粘膜表层中的血管等的预定组织进行高对比度的摄像。可替代地，在特殊光观察中，可以进行荧光观察，以利用通过激发光的照射而产生的荧光来获得图像。在荧光观察中，将激发光发射到身体组织上，从而能够观察来自身体组织的荧光(自发荧光观察)。可替代地，例如，将诸如吲哚菁绿(ICG)等的试剂局部地注入到身体组织中并将与该试剂的荧光波长对应的激发光发射到该身体组织上，从而能够获得荧光图像。光源装置11203可以被设计为能够供应与这种特殊光观察兼容的窄带光和/或激发光。
图15是示出了图14中所示的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400可通信地彼此连接。
透镜单元11401是光学系统，其被设置在与镜筒11101的连接部处。从镜筒11101的顶端获取的观察光被引导到摄像头11102，并进入透镜单元11401。透镜单元11401由多个透镜的组合形成，该透镜包括变焦透镜和聚焦透镜。
摄像单元11402可以由一个摄像元件形成(所谓的单板型)，或者可以由多个摄像元件形成(所谓的多板型)。在摄像单元11402为多板型的情况下，例如，各个摄像元件产生与各个RGB颜色对应的图像信号，然后组合图像信号以获得彩色图像。可替代地，摄像单元11402可以被设计成包括一对摄像元件，以获取与三维(3D)显示兼容的左眼用图像信号和右眼用图像信号。由于进行3D显示，外科医生11131能够更准确地掌握手术部位处的身体组织的深度。需要注意，在摄像单元11402为多板型的情况下，针对各个摄像元件设置多个透镜单元11401。
此外，摄像单元11402不必设置在摄像头11102中。例如，摄像单元11402可以在镜筒11101中紧接在物镜后方设置。
驱动单元11403由致动器形成，并且在摄像头控制单元11405的控制下，驱动单元11403使透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。通过这种布置，能够适当地调节摄像单元11402拍摄的图像的放大倍率和焦点。
通信单元11404由通信装置形成，以将各种信息传输到CCU 11201并从CCU 11201接收各种信息。通信单元11404通过传输电缆11400将从摄像单元11402获得的图像信号作为RAW数据传输到CCU 11201。
此外，通信单元11404也从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并且通信单元11404将该控制信号供应给摄像头控制单元11405。例如，控制信号包括与摄像条件有关的信息，诸如指定拍摄图像的帧频的信息、指定摄像时的曝光值的信息和/或指定拍摄图像的放大倍率和焦点的信息等。
需要注意，诸如帧频、曝光值、放大倍率和焦点等的以上摄像条件可以由用户适当地指定，或者可以由CCU 11201的控制单元11413基于获取的图像信号来自动设定。在后一种情况下，内窥镜11100具有所谓的自动曝光(AE：Auto Exposure)功能、自动聚焦(AF：AutoFocus)功能和自动白平衡(AWB：Auto White Balance)功能。
摄像头控制单元11405基于通过通信单元11404从CCU 11201接收的控制信号来控制摄像头11102的驱动。
通信单元11411由通信装置形成，以将各种信息传输到摄像头11102并从摄像头11102接收各种信息。通信单元11411通过传输电缆11400接收从摄像头11102传输的图像信号。
此外，通信单元11411还将用于控制摄像头11102的驱动的控制信号传输到摄像头11102。图像信号和控制信号能够通过电通信或光通信等被传输。
图像处理单元11412对从摄像头11102传输的作为RAW数据的图像信号进行各种图像处理。
控制单元11413进行与内窥镜11100拍摄的手术部位等的图像和通过手术部位等的摄像而获得的拍摄图像的显示有关的各种控制。例如，控制单元11413产生用于控制摄像头11102的驱动的控制信号。
此外，控制单元11413还基于由图像处理单元11412进行了图像处理的图像信号而使显示装置11202显示示出了手术部位等的拍摄图像。借此，控制单元11413可以使用各种图像识别技术来识别拍摄图像中示出的各种物体。例如，控制单元11413能够检测拍摄图像中示出的物体的边缘的形状和颜色等，以识别诸如钳子等的手术工具、特定的身体部位、出血和使用能量治疗工具11112时的薄雾等。当使显示装置11202显示拍摄图像时，控制单元11413可以利用识别结果使显示装置11202将各种手术支持信息叠加在显示器上的手术部位的图像上。由于手术支持信息被叠加并显示，因此手术支持信息被呈现给外科医生11131，由此可以减轻外科医生11131的负担，并且使外科医生11131能够以可靠的方式进行手术。
将摄像头11102和CCU 11201连接在一起的传输电缆11400是与电信号通信兼容的电信号电缆、与光通信兼容的光纤或二者的复合电缆。
这里，在图中所示的示例中，使用传输电缆11400以有线方式进行通信。然而，可以以无线方式进行摄像头11102和CCU 11201之间的通信。
上面已经描述了能够应用根据本发明的技术的内窥镜手术系统的示例。例如，可以将根据本发明的技术应用于上述构造中的摄像头11102的摄像单元11402等。具体地，能够将根据本发明的第三实施例的半导体装置(固体摄像装置)应用于摄像头11102的摄像单元11402等。由于将根据本发明的技术应用于摄像头11102的摄像单元11402，因此可以获得噪声更少的更清晰的手术部位图像。因此，外科医生可以无误地检查手术部位。此外，由于能够以较低的延迟获得手术部位图像，因此外科医生可以以与外科医生接触并观察手术部位的情况下相似的感觉进行治疗。
需要注意，尽管在此已经以内窥镜手术系统为例进行了描述，但是还可以将根据本发明的技术应用于例如显微手术系统等。
(4.2.第二应用)
可以将根据本发明的技术(本技术)应用于各种产品。例如，可以将根据本发明的技术应用于内窥镜手术系统。
图16是示意性地示出了可以应用根据本发明的技术(本技术)的使用胶囊式内窥镜的患者体内信息获取系统的示例构造的框图。
体内信息获取系统10001包括胶囊式内窥镜10100和外部控制装置10200。
检查时，患者吞下胶囊式内窥镜10100。胶囊式内窥镜10100具有摄像功能和无线通信功能。在被患者自然排出之前，胶囊式内窥镜10100通过蠕动运动等在诸如胃和肠等的内部器官的内部移动，以预定间隔顺序地拍摄内部器官的内部图像(在下文中，将这些图像称为体内图像)，并且以无线方式将与体内图像有关的信息顺序地传输到体外的外部控制装置10200。
外部控制装置10200控制体内信息获取系统10001的总体操作。外部控制装置10200还接收从胶囊式内窥镜10100传输的与体内图像有关的信息，并且基于接收到的体内图像信息产生用于将体内图像显示在显示装置(未示出)上的图像数据。
以这种方式，体内信息获取系统10001能够在将吞下的胶囊式内窥镜10100排出之前的任何适当时间获取示出了患者体内的状态的体内图像。
现在，将更详细地描述胶囊式内窥镜10100和外部控制装置10200的构造和功能。
胶囊式内窥镜10100具有胶囊状外壳10101，并且外壳10101容纳光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114、馈电单元10115、电源单元10116和控制单元10117。
例如，光源单元10111由诸如发光二极管(LED)等的光源形成，并且将光发射到摄像单元10112的摄像视场上。
摄像单元10112由摄像元件和设置在摄像元件前方的包括多个透镜的光学系统形成。发射到作为当前观察目标的身体组织上的光的反射光(在下文中，将该反射光称为观察光)由光学系统收集，且进入摄像元件。在摄像单元10112中，入射在摄像元件上的观察光被光电转换，并且产生与观察光对应的图像信号。摄像单元10112产生的图像信号被供应给图像处理单元10113。
图像处理单元10113由诸如中央处理单元(CPU)或图形处理单元(GPU)等的处理器形成，并且对摄像单元10112产生的图像信号进行各种信号处理。图像处理单元10113将经过信号处理的图像信号作为RAW数据供应给无线通信单元10114。
此外，无线通信单元10114对由图像处理单元10113进行了信号处理的图像信号进行诸如调制处理等的预定处理，并且经由天线10114A将图像信号发送到外部控制装置10200。无线通信单元10114还经由天线10114A从外部控制装置10200接收与胶囊式内窥镜10100的驱动控制有关的控制信号。无线通信单元10114将从外部控制装置10200接收的控制信号供应给控制单元10117。
馈电单元10115包括用于电力接收的天线线圈、用于根据在天线线圈中产生的电流再生电力的电力再生电路和升压电路(booster circuit)等。在馈电单元10115中，根据所谓的非接触充电原理来产生电力。
电源单元10116由二次电池形成，并且电源单元10116存储由馈电单元10115产生的电力。在图16中，为了避免附图的复杂化，未示出指示电源单元10116的电力供应的目的地的箭头等。然而，存储在电源单元10116中的电力被供应给光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117，并且可以用于驱动这些部件。
控制单元10117由诸如CPU等的处理器形成，并且控制单元10117根据从外部控制装置10200传输的控制信号适当地驱动光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和馈电单元10115。
外部控制装置10200由诸如CPU或GPU等的处理器、或将处理器和诸如存储器等的存储元件安装在一起的微型计算机或控制板等形成。外部控制装置10200通过经由天线10200A向胶囊式内窥镜10100的控制单元10117发送控制信号来控制胶囊式内窥镜10100的操作。在胶囊式内窥镜10100中，例如，可以根据来自外部控制装置10200的控制信号来改变光源单元10111向当前观察目标发射光的条件。此外，还可以根据来自外部控制装置10200的控制信号来改变摄像条件(例如，诸如摄像单元10112的帧频和曝光值等)。此外，还可以根据来自外部控制装置10200的控制信号来改变图像处理单元10113中的处理的内容和无线通信单元10114发送图像信号的条件(例如，诸如发送间隔和发送的图像数量等)。
此外，外部控制装置10200还对从胶囊式内窥镜10100发送的图像信号进行各种图像处理，并产生用于在显示装置上显示所拍摄的体内图像的图像数据。例如，图像处理的示例包括各种信号处理，诸如显影处理(去马赛克处理)、图像质量增强处理(频带强调处理(band emphasizing process)、超分辨率处理、降噪(NR：Noise reduction)处理和/或相机抖动校正处理等)和/或放大处理(电子变焦处理)等。外部控制装置10200控制显示装置的驱动，以使显示装置基于产生的图像数据来显示所拍摄的体内图像。可替代地，外部控制装置10200可以使记录装置(未示出)记录产生的图像数据，或使打印装置(未示出)将产生的图像数据打印出来。
上面已经描述了能够应用根据本发明的技术的体内信息获取系统的示例。可以将根据本发明的技术应用于上述构造中的摄像单元10112。具体地，能够将根据本发明的第三实施例的半导体装置(固体摄像装置)应用于摄像单元10112等。由于将根据本发明的技术应用于摄像单元10112，因此可以获得更清晰的手术部位图像，且因此，增加了检查的精度。
(4.3.第三应用)
能够将根据本发明的技术(本技术)应用于各种产品。例如，根据本发明的技术可以被实现为安装在任何类型的移动体上的装置，所述移动体诸如是汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶或机器人等。
图17是示意性地示出了作为可以应用根据本发明的技术的移动体控制系统的示例的车辆控制系统的示例构造的框图。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图17所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和总体控制单元12050。此外，还将微型计算机12051、声音/图像输出单元12052和车载网络接口(I/F)12053示出为总体控制单元12050的功能部件。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010充当以下装置的控制装置：用于产生车辆驱动力的驱动力产生装置，诸如内燃机或驱动电机等；用于将驱动力传递至车轮的驱动力传递机构；用于调节车辆转向角的转向机构；和用于产生车辆制动力的制动装置。
车身系统控制单元12020根据各种程序控制安装在车体上的各种装置的操作。例如，车身系统控制单元12020充当无钥匙进入系统、智能钥匙系统、电动窗装置，或充当诸如车头灯、车尾灯、刹车灯、转向信号灯或雾灯等的各种灯的控制装置。在这种情况下，车身系统控制单元12020能够接收从替代钥匙的便携式装置传输的无线电波或各种开关的信号。车身系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆的门锁装置、电动窗装置和灯等。
车外信息检测单元12030检测配备有车辆控制系统12000的车辆的外部信息。例如，摄像单元12031被连接到车外信息检测单元12030。车外信息检测单元12030使摄像单元12031对车辆外部的图像进行摄像并且接收拍摄的图像。基于接收到的图像，车外信息检测单元12030可以进行用于检测人、车辆、障碍物、标志或路面上的文字等的物体检测处理，或可以进行测距处理。
摄像单元12031是光学传感器，其接收光并且输出与接收的光量对应的电信号。摄像单元12031能够将电信号作为图像输出，或者能够将电信号作为测距信息输出。此外，摄像单元12031接收的光可以是可见光，或者可以是诸如红外线等的不可见光。
车内信息检测单元12040检测车辆的内部信息。例如，用于检测驾驶员的状态的驾驶员状态检测器12041被连接到车内信息检测单元12040。驾驶员状态检测器12041例如包括用于拍摄驾驶员的图像的相机，并且基于从驾驶员状态检测器12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或专注程度，或者可以判断驾驶员是否正在打瞌睡。
基于车外信息检测单元12030或车内信息检测单元12040获取的外部/内部的信息，微型计算机12051能够计算驱动力产生装置、转向机构或制动装置的控制目标值，并且将控制命令输出到驱动系统控制单元12010。例如，微型计算机12051能够进行协同控制以实现高级驾驶员辅助系统(ADAS：Advanced Driver Assistance System)的功能，该功能包括车辆碰撞规避或冲击缓和、基于车间距离的跟车行驶、车辆速度保持行驶、车辆碰撞警告或车道偏离警告等。
此外，基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息，微型计算机12051能够通过控制驱动力产生装置、转向机构或制动装置等来进行协同控制，以进行不依赖于驾驶员的操作而自主行驶的自动驾驶等。
此外，基于由车外信息检测单元12030获取的外部信息，微型计算机12051能够将控制命令输出到车身系统控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制车头灯，并且通过将远光切换为近光等来进行协同控制以实现防眩光效果。
声音/图像输出单元12052将音频输出信号和/或图像输出信号传输到输出装置，该输出装置能够将信息以视觉或听觉的方式通知车辆的乘员或车辆的外部。在图17所示的示例中，将音频扬声器12061、显示单元12062和仪表板12063示出为输出装置。例如，显示单元12062可以包括车载显示器和/或平视显示器。
图18是示出了摄像单元12031的安装位置的示例的图。
在图18中，包括作为摄像单元12031的摄像单元12101、12102、12103、12104和12105。
摄像单元12101、12102、12103、12104和12105例如被设置在以下位置处：车辆12100的前端边缘、侧视镜、后保险杠、后门和车内前挡风玻璃的上部等。设置在前端边缘上的摄像单元12101和设置在车内前挡风玻璃的上部上的摄像单元12105主要拍摄车辆12100前方的图像。设置在侧视镜上的摄像单元12102和12103主要拍摄车辆12100侧面的图像。设置在后保险杠或后门上的摄像单元12104主要拍摄车辆12100后方的图像。设置在车内前挡风玻璃的上部上的摄像单元12105主要用于检测在车辆前方行驶的车辆、行人、障碍物、交通信号灯、交通标志或车道等。
需要注意，图18示出了摄像单元12101至12104的摄像范围的示例。摄像范围12111表示设置在前端边缘上的摄像单元12101的摄像范围，摄像范围12112和12113表示设置在各个侧视镜上的摄像单元12102和12103的摄像范围，并且摄像范围12114表示设置在后保险杠或后门上的摄像单元12104的摄像范围。例如，将摄像单元12101至12104拍摄的图像数据彼此叠加，从而获得了从上方观察的车辆12100的俯瞰图像。
摄像单元12101至12104中的至少一者可以具有获取距离信息的功能。例如，摄像单元12101至12104中的至少一者可以是包括多个摄像元件的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，基于从摄像单元12101至12104获得的距离信息，微型计算机12051能够计算与摄像范围12111至12114内的各个三维物体之间的距离以及该距离的时间变化(相对于车辆12100的速度)。以这种方式，能够提取如下的三维物体作为在车辆12100前方行驶的车辆：该三维物体是在车辆12100的行驶路径上最靠近的三维物体，并且该三维物体以预定速度(例如，0km/h或更高)在与车辆12100大致相同的方向上行驶。此外，微型计算机12051能够预先设定与在车辆12100前方行驶的车辆的前方要保持的车间距离，并且能够进行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随启动控制)等。以这种方式，可以进行协同控制，以进行不依赖于驾驶员的操作而自主行驶的自动驾驶等。
例如，基于从摄像单元12101至12104获得的距离信息，微型计算机12051能够根据两轮车、普通车辆、大型车辆、行人和电线杆等的分类来提取与三维物体有关的三维物体数据，并且能够在自动规避障碍物时使用三维物体数据。例如，微型计算机12051将车辆12100附近的障碍物分类为车辆12100的驾驶员可见的障碍物和难以视觉识别的障碍物。然后，微型计算机12051确定表示与各个障碍物碰撞的风险的碰撞风险。如果碰撞风险等于或高于设定值并且存在碰撞可能性，则微型计算机12051可以经由音频扬声器12061和显示单元12062向驾驶员输出警告，或者可以通过经由驱动系统控制单元12010进行强制减速或规避转向来进行用于规避碰撞的驾驶支持。
摄像单元12101至12104中的至少一者可以是用于检测红外线的红外相机。例如，微型计算机12051能够通过判断摄像单元12101至12104的拍摄图像中是否存在行人来识别行人。例如，通过如下的处理执行这种行人识别：从由用作红外相机的摄像单元12101至12104拍摄的图像中提取特征点的处理；以及对表示物体轮廓的一系列特征点进行图案匹配并判断是否存在行人的处理。如果微型计算机12051判断由摄像单元12101至12104拍摄的图像中存在行人且识别出行人，则声音/图像输出单元12052控制显示单元12062，以便以叠加的方式显示用于强调识别出的行人的矩形轮廓线。此外，声音/图像输出单元12052还可以控制显示单元12062，以在期望的位置处显示表示行人的图标等。
上面已经描述了可以应用根据本发明的技术的车辆控制系统的示例。可以将根据本发明的技术应用于上述构造中的摄像单元12031等。具体地，能够将根据本发明的第三实施例的半导体装置(固体摄像装置)应用于摄像单元12031。由于将根据本发明的技术应用于摄像单元12031，因此可以获得容易观看的拍摄图像，且因此，可以减轻驾驶员的疲劳感。此外，由于可以以较低的延迟获得拍摄的图像，因此可以以与驾驶员直接观察周围环境的情况下相似的感觉驾驶车辆。
虽然上面已经参照附图描述了本发明的优选实施例，但是本发明的技术范围不限于这些示例。在本发明的技术领域中具有普通技能的技术人员显然可以在本文要求保护的技术精神的范围内进行各种改变或修改，并且应当理解，这些改变或修改在本发明的技术范围内。
此外，本说明书中公开的效果仅仅是说明性或示例性的，而不是限制性的。也就是说，除了上述效果之外或代替上述效果，根据本发明的技术还可以表现出根据本说明书中的描述对于本领域技术人员显而易见的其他效果。
需要注意，下面描述的构造也在本发明的技术范围内。
(1)一种半导体装置，其包括：
多层布线层，在所述多层布线层中，多个层间膜和多个扩散防止膜交替地堆叠，并且在所述层间膜的内部形成有布线；
接触过孔，所述接触过孔被形成为贯穿过孔绝缘层，并且被电连接至所述多层布线层的所述布线，所述过孔绝缘层被形成在所述多层布线层的一个表面上；
通孔，所述通孔被形成为从所述多层布线层的与所述多层布线层的的所述一个表面相反的一侧的另一表面贯穿所述层间膜和所述扩散防止膜中的至少一者；以及
空隙，所述空隙被连接至所述通孔，并且被形成在至少一个所述层间膜中以露出所述接触过孔。
(2)根据(1)所述的半导体装置，其中，在所述过孔绝缘层的与形成有所述多层布线层的表面相反的一侧的另一表面上还布置有半导体基板。
(3)根据(2)所述的半导体装置，其中，在所述半导体基板中布置有光电二极管。
(4)根据(3)所述的半导体装置，其中，所述空隙被形成在与FD布线接触的区域中，所述FD布线存储从所述光电二极管读取的信号电荷。
(5)根据(3)或(4)所述的半导体装置，其中，所述空隙还被形成在与TG控制线接触的区域中，所述TG控制线被电连接至传输晶体管的栅极，所述传输晶体管控制从所述光电二极管读取信号电荷。
(6)根据(5)所述的半导体装置，其中，所述接触过孔被电连接至所述传输晶体管的所述栅极。
(7)根据(3)至(6)中任一项所述的半导体装置，其中，所述空隙还被形成在与垂直信号线或电源线接触的区域中，所述垂直信号线或所述电源线被电连接至像素电路，所述像素电路将从所述光电二极管读取的信号电荷转换为像素信号。
(8)根据(2)至(7)中任一项所述的半导体装置，其中，在所述多层布线层的所述另一表面侧，还布置有与所述半导体基板相对的基板。
(9)根据(1)至(8)中任一项所述的半导体装置，其中，所述接触过孔被形成为向布置于所述多层布线层的所述过孔绝缘层侧的所述层间膜的内部突出。
(10)根据(1)至(9)中任一项所述的半导体装置，其中，所述空隙还被形成在至少一个所述层间膜中。
(11)根据(10)所述的半导体装置，其中，
所述空隙还被形成在多个所述层间膜中，并且
在形成有所述空隙的所述层间膜之间的所述扩散防止膜的一部分中形成有开口。
(12)根据(11)所述的半导体装置，其中，
各个所述层间膜由第一材料或第二材料形成，所述第二材料具有比所述第一材料低的相对介电常数，并且
所述空隙被形成在由所述第一材料形成的所述层间膜中。
(13)根据(1)至(12)中任一项所述的半导体装置，其中，所述布线由第一金属形成，并且所述接触过孔由与所述第一金属不同的第二金属形成。
(14)根据(13)所述的半导体装置，其中，在所述层间膜的内部还形成有被连接至所述接触过孔并且由所述第二金属形成的布线。
(15)根据(13)或(14)所述的半导体装置，其中，所述第一金属是铜，并且所述第二金属是钨。
(16)根据(14)或(15)所述的半导体装置，其中，由所述第二金属形成的所述接触过孔和所述布线的表面覆盖有保护层。
(17)根据(1)至(16)中任一项所述的半导体装置，其中，在所述通孔的内侧还形成有保护侧壁。
(18)根据(17)所述的半导体装置，其中，所述扩散防止膜和所述保护侧壁分别由具有比所述层间膜更高的对氟化合物的耐蚀性的材料形成。
附图标记列表
1、2、3、11、12、13A、13B、13C、14、21 半导体装置
100 层间膜
101 多层布线层
200 扩散防止膜
300 布线
400 贯通过孔
510 通孔
520 保护侧壁
530 空隙
600 过孔绝缘层
610 接触过孔
620 第零布线
710、720 基板

Claims (18)

1.一种半导体装置，其包括：
多层布线层，在所述多层布线层中，多个层间膜和多个扩散防止膜交替地堆叠，并且在所述层间膜的内部形成有布线；
接触过孔，所述接触过孔被形成为贯穿过孔绝缘层，并且被电连接至所述多层布线层的所述布线，所述过孔绝缘层被形成在所述多层布线层的一个表面上；
通孔，所述通孔被形成为从所述多层布线层的与所述多层布线层的所述一个表面相反的一侧的另一表面贯穿所述层间膜和所述扩散防止膜中的至少一者；以及
空隙，所述空隙被连接至所述通孔，并且被形成在至少一个所述层间膜中以露出所述接触过孔。
2.根据权利要求1所述的半导体装置，其中，在所述过孔绝缘层的与形成有所述多层布线层的表面相反的一侧的另一表面上还布置有半导体基板。
3.根据权利要求2所述的半导体装置，其中，在所述半导体基板中布置有光电二极管。
4.根据权利要求3所述的半导体装置，其中，所述空隙被形成在与FD布线接触的区域中，所述FD布线存储从所述光电二极管读取的信号电荷。
5.根据权利要求3所述的半导体装置，其中，所述空隙还被形成在与TG控制线接触的区域中，所述TG控制线被电连接至传输晶体管的栅极，所述传输晶体管控制从所述光电二极管读取信号电荷。
6.根据权利要求5所述的半导体装置，其中，所述接触过孔被电连接至所述传输晶体管的所述栅极。
7.根据权利要求3所述的半导体装置，其中，所述空隙还被形成在与垂直信号线或电源线接触的区域中，所述垂直信号线或所述电源线被电连接至像素电路，所述像素电路将从所述光电二极管读取的信号电荷转换为像素信号。
8.根据权利要求2所述的半导体装置，其中，在所述多层布线层的所述另一表面侧，还布置有与所述半导体基板相对的基板。
9.根据权利要求1所述的半导体装置，其中，所述接触过孔被形成为向布置于所述多层布线层的所述过孔绝缘层侧的所述层间膜的内部突出。
10.根据权利要求1所述的半导体装置，其中，所述空隙还被形成在至少一个所述层间膜中。
11.根据权利要求10所述的半导体装置，其中，
所述空隙还被形成在多个所述层间膜中，并且
在形成有所述空隙的所述层间膜之间的所述扩散防止膜的一部分中形成有开口。
12.根据权利要求11所述的半导体装置，其中，
各个所述层间膜由第一材料或第二材料形成，所述第二材料具有比所述第一材料低的相对介电常数，并且
所述空隙被形成在由所述第一材料形成的所述层间膜中。
13.根据权利要求1所述的半导体装置，其中，所述布线由第一金属形成，并且所述接触过孔由与所述第一金属不同的第二金属形成。
14.根据权利要求13所述的半导体装置，其中，在所述层间膜的内部还形成有被连接至所述接触过孔并且由所述第二金属形成的布线。
15.根据权利要求13所述的半导体装置，其中，所述第一金属是铜，并且所述第二金属是钨。
16.根据权利要求14所述的半导体装置，其中，由所述第二金属形成的所述接触过孔和所述布线的表面覆盖有保护层。
17.根据权利要求1所述的半导体装置，其中，在所述通孔的内侧还形成有保护侧壁。
18.根据权利要求17所述的半导体装置，其中，所述扩散防止膜和所述保护侧壁分别由具有比所述层间膜更高的对氟化合物的耐蚀性的材料形成。
CN201880083706.5A 2018-01-05 2018-11-30 半导体装置 Pending CN111542917A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018000630 2018-01-05
JP2018-000630 2018-01-05
PCT/JP2018/044305 WO2019135333A1 (ja) 2018-01-05 2018-11-30 半導体装置

Publications (1)

Publication Number Publication Date
CN111542917A true CN111542917A (zh) 2020-08-14

Family

ID=67143646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083706.5A Pending CN111542917A (zh) 2018-01-05 2018-11-30 半导体装置

Country Status (5)

Country Link
US (1) US11271027B2 (zh)
JP (1) JP7143329B2 (zh)
CN (1) CN111542917A (zh)
DE (1) DE112018006764T5 (zh)
WO (1) WO2019135333A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309266B2 (en) * 2020-05-28 2022-04-19 Nanya Technology Corporation Semiconductor device structure with air gap and method for forming the same
JP2022147587A (ja) * 2021-03-23 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247648A (ja) * 1997-03-05 1998-09-14 Fujitsu Ltd 半導体装置とその製造方法
JP2002353305A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体装置の製造方法
JP2002353303A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20060244128A1 (en) * 2005-04-19 2006-11-02 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
CN101231969A (zh) * 2007-01-26 2008-07-30 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN101419948A (zh) * 2007-10-24 2009-04-29 松下电器产业株式会社 半导体装置及其制造方法
JP2012109496A (ja) * 2010-11-19 2012-06-07 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
CN103369815A (zh) * 2012-04-05 2013-10-23 索尼公司 布线板和电子设备
WO2016158440A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962272B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
JP5156155B2 (ja) 1999-10-13 2013-03-06 アプライド マテリアルズ インコーポレイテッド 半導体集積回路を製造する方法
JP2001217312A (ja) * 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP2006019401A (ja) 2004-06-30 2006-01-19 Renesas Technology Corp 半導体装置及びその製造方法
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
FR2911432A1 (fr) * 2007-01-11 2008-07-18 Stmicroelectronics Crolles Sas Interconnexions d'un circuit electronique integre
KR102003881B1 (ko) 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
DE112017004206T5 (de) * 2016-08-25 2019-05-29 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247648A (ja) * 1997-03-05 1998-09-14 Fujitsu Ltd 半導体装置とその製造方法
JP2002353303A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002353305A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体装置の製造方法
US20060244128A1 (en) * 2005-04-19 2006-11-02 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
CN101231969A (zh) * 2007-01-26 2008-07-30 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN101419948A (zh) * 2007-10-24 2009-04-29 松下电器产业株式会社 半导体装置及其制造方法
JP2012109496A (ja) * 2010-11-19 2012-06-07 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
CN103369815A (zh) * 2012-04-05 2013-10-23 索尼公司 布线板和电子设备
WO2016158440A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11271027B2 (en) 2022-03-08
WO2019135333A1 (ja) 2019-07-11
JPWO2019135333A1 (ja) 2020-12-17
US20210066380A1 (en) 2021-03-04
DE112018006764T5 (de) 2020-09-10
JP7143329B2 (ja) 2022-09-28

Similar Documents

Publication Publication Date Title
CN112585750B (zh) 半导体装置
US11901392B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20230052040A1 (en) Semiconductor device, imaging device, and manufacturing apparatus
US11990366B2 (en) Semiconductor device and method for manufacturing the same, and electronic apparatus
KR20210141935A (ko) 촬상 소자 및 반도체 소자
CN113169205A (zh) 固体摄像元件、电子设备以及固体摄像元件的制造方法
TW202044486A (zh) 半導體裝置及攝像裝置
US11271027B2 (en) Semiconductor device
TW202139447A (zh) 攝像裝置
WO2022172711A1 (ja) 光電変換素子および電子機器
CN116057687A (zh) 成像装置和电子设备
WO2024057814A1 (ja) 光検出装置および電子機器
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
US20230275112A1 (en) Semiconductor device and method for manufacturing same
WO2023248926A1 (ja) 撮像素子及び電子機器
WO2024202616A1 (ja) 光検出装置、光検出装置の製造方法及び電子機器
WO2023119840A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2024024573A1 (ja) 撮像装置及び電子機器
WO2023106316A1 (ja) 受光装置
WO2024095751A1 (ja) 光検出装置及び電子機器
KR20240118121A (ko) 수광 장치
CN115812248A (zh) 配线结构、制造配线结构的方法和成像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination