CN101231969A - 集成电路结构的形成方法 - Google Patents

集成电路结构的形成方法 Download PDF

Info

Publication number
CN101231969A
CN101231969A CNA2007101370932A CN200710137093A CN101231969A CN 101231969 A CN101231969 A CN 101231969A CN A2007101370932 A CNA2007101370932 A CN A2007101370932A CN 200710137093 A CN200710137093 A CN 200710137093A CN 101231969 A CN101231969 A CN 101231969A
Authority
CN
China
Prior art keywords
layer
dielectric layer
extra
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101370932A
Other languages
English (en)
Other versions
CN101231969B (zh
Inventor
刘重希
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101231969A publication Critical patent/CN101231969A/zh
Application granted granted Critical
Publication of CN101231969B publication Critical patent/CN101231969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种集成电路结构的形成方法，包括：形成低介电常数介电层；在该低介电常数介电层之中形成导线；形成自对准介电层，其中该导线以及该自对准介电层在水平地互相邻接；形成空气间隙，该空气间隙水平地邻接该自对准介电层以及该低介电常数介电层；以及在该空气间隙以及该低介电常数介电层上形成蚀刻停止层。本发明能够改善电子迁移以及内连线结构的随时间的击穿特性，并改善内连线结构的特性以及可靠度。

Description

集成电路结构的形成方法
技术领域
本发明涉及一种集成电路的形成方法，且特别涉及一种具有空气间隙的内连线结构的形成方法。
背景技术
随着半导体产业进入高性能与多功能的集成电路新世代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距(spacing)会随之缩小。在过去要达成上述目的，仅受限于光刻技术定义结构的能力，而具有较小尺寸的元件几何特征产生了新的限制因素。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容(为用以隔开导电图案之间距离的绝缘材料的介电常数(又称为“k值”)的函数)会增加。此增加的电容会导致导体间的电容耦合(capacitive coulping)上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能能否不断地改良取决于正在开发中的具有低介电常数的材料。
由于具有最低介电常数的材料为空气(k＝1.0)，低介电常数介电材料通常包含多孔材料(porous material)，另外，通常会形成空气间隙来进一步降低内连线结构的有效k值。
图1A至图1C显示传统形成具有空气间隙的内连线结构的工艺。如图1A所示，在衬底层2上形成铜导线4以及位于金属间介电层6之中的对应的扩散阻障层(图中未示)，此金属间介电层6具有低介电常数，并且具有高浓度的碳。在形成铜导线4期间，金属间介电层6的部分8会暴露出而因受损，而受损的部分就成为含有低浓度的碳。如图1B所示，可利用氢氟酸蚀刻掉受损部分8从而形成空气间隙10，接着，如图1C所示，形成介电层11以密封住空气间隙。
虽然形成空气间隙10会降低内连线结构的寄生电容，然而传统的工艺存在一些缺点。例如由于形成空气间隙10，因此，没有介电层保护铜导线4的侧壁。由于没有介电层提供的背压(back pressure)，使得电子迁移增加，并且对于内连线结构随时间的击穿特性(time dependent dielectric breakdown；TDDB)也有不利影响。另一个问题为，在后续步骤中针对铜导线4形成上方的介层孔(overlying vias)时，如果发生误对准，则介层孔会定位于空气间隙10，而产生扩散阻障层不连续，这会导致铜直接接触低介电常数介电层6，从而使铜扩散至低介电常数介电层6。
发明内容
因此鉴于上述问题，亟需一种具有空气间隙的内连线结构，其能够降低寄生电容，同时能够克服先前技术的缺点。
本发明实施例提供一种集成电路结构的形成方法，包括：形成低介电常数介电层；在该低介电常数介电层之中形成导线；形成自对准介电层，其中该导线以及该自对准介电层水平地互相邻接；形成空气间隙，该空气间隙水平地邻接该自对准介电层以及该低介电常数介电层；以及在该空气间隙以及该低介电常数介电层上形成蚀刻停止层。
上述集成电路结构的形成方法中，形成该自对准介电层的步骤还可包括：蚀刻该低介电常数介电层而形成开口，其中该低介电常数介电层露出的部分形成受损层；以及修复该受损层的表面的部分，以形成自对准介电层，其中该受损层的内部未修复。
上述集成电路结构的形成方法中，形成该空气间隙的步骤可包括蚀刻该受损层的内部。
上述集成电路结构的形成方法中，修复该表面部分的步骤可包括针对该受损层进行硅化工艺。
上述集成电路结构的形成方法中，该硅化工艺可包括利用硅烷试剂与该受损层反应。
上述集成电路结构的形成方法中，该硅烷试剂可包括选自六甲基二硅氧烷、三甲基氯烷或其组合的物质。
上述集成电路结构的形成方法中，该硅化工艺可在0℃～125℃下进行。
上述集成电路结构的形成方法还可包括：在该低介电常数介电层的下方形成额外的低介电常数介电层。其中形成该自对准介电层的步骤可包括：蚀刻该额外的低介电常数介电层以形成介层孔开口，其中该额外的低介电常数介电层形成额外的受损层；以及在形成该自对准介电层的同时，修复该额外的受损层的表面部分，以形成额外的自对准介电层。
上述集成电路结构的形成方法还可包括在该低介电常数介电层与该额外的低介电常数介电层之间形成额外的蚀刻停止层，其中该额外的受损层未被去除。
上述集成电路结构的形成方法中，该低介电常数介电层以及该额外的低介电常数介电层可为连续层的部分，并且其中形成该空气间隙的步骤可持续进行，直到该空气间隙延伸至该额外的受损层的顶部。
本发明另一实施例提供一种集成电路结构的形成方法，包括：形成低介电常数介电层；蚀刻该低介电常数介电层以形成开口，其中由该开口露出的低介电常数介电层部分形成受损层；硅化该受损层表面的部分以形成自对准介电层，其中该受损层的内部不被硅化；在该开口之中形成导线；去除该受损层的内部以形成空气间隙；以及在该空气间隙以及该低介电常数介电层上形成蚀刻停止层。
上述集成电路结构的形成方法中，该硅化步骤可包括利用硅烷试剂与该受损层反应。
上述集成电路结构的形成方法中，该硅烷试剂可包括选自六甲基二硅氧烷、三甲基氯烷或其组合的物质。
上述集成电路结构的形成方法中，该硅化步骤可在0℃～125℃下进行。
上述集成电路结构的形成方法中，该硅烷试剂可为气态或液态。
上述集成电路结构的形成方法还可包括：在该低介电常数介电层的下方形成额外的低介电常数介电层；蚀刻该额外的低介电常数介电层以形成介层孔开口，其中该额外的低介电常数介电层形成额外的受损层；以及硅化该额外的受损层表面的部分以形成额外的自对准介电层，其中该额外的受损层的内部不被硅化；并且去除该额外的受损层的内部的步骤持续进行，直到该额外的受损层的内部的顶部被去除为止。
上述集成电路结构的形成方法，还可包括：在该低介电常数介电层的下方形成额外的低介电常数介电层；在该低介电常数介电层与该额外的低介电常数介电层之间形成额外的蚀刻停止层；蚀刻该额外的低介电常数介电层以形成介层孔开口，其中该额外的低介电常数介电层形成额外的受损层，并且其中该额外的受损层未被去除。
上述集成电路结构的形成方法中，该受损层的碳含量可小于该低介电常数介电层的碳含量。
本发明能够改善电子迁移以及内连线结构的随时间的击穿特性，并改善内连线结构的特性以及可靠度。
附图说明
图1A、图1B及图1C为传统形成空隙的工艺，其中蚀刻受损的低介电常数材料的部分以形成空气间隙(air gap)。
图2至图7为本发明实施例的工艺中间阶段剖面图，其中形成单镶嵌结构。
图8至图10示出在单镶嵌结构上方形成双镶嵌结构。
其中，附图标记说明如下：
2～衬底层
4～铜导线
6～金属间介电层
8～金属间介电层6露出的部分
10～空气间隙
11～介电层
20～衬底层
22～蚀刻停止层
24～低介电常数介电层
25～光致抗蚀剂层
26～沟槽
28、48～受损层
30、50～自对准介电层
32～扩散阻障层
34～金属导线
36～空气间隙
38～蚀刻停止层
40～金属间介电层
42～蚀刻停止层
44～沟槽
46～介层孔开口
481～介层孔部分的受损层
482～沟槽部分的受损层
501～自对准介电层的部分
60～介电层
T1～受损层28的厚度
T2～自对准介电层30的厚度
T3～受损层28留下的部分的厚度
具体实施方式
本发明优选实施例的制造与使用的说明详述如下，然而可以理解，本发明提供许多可应用的发明概念并在特定的内文中广泛地具体说明。这些实施例仅以特定的附图阐述本发明的制造与使用，但不用以限制本发明的范围。
本发明提供一种内连线结构，其具有空气间隙以及自对准介电层，以作为侧壁间隙壁(sidewall spacer)。以下以附图说明本发明优选实施例的中间阶段工艺，另外，以下说明各种不同的优选实施例，在本发明各种不同的实施例中，相同的符号代表相同的元件。
图2至图7为本发明实施例的工艺中间阶段剖面图，其中形成单镶嵌结构。图2显示起始结构，此起始结构包括位于衬底层20上方的蚀刻停止层22以及位于蚀刻停止层22上方的介电层24。衬底层20用来代表半导体衬底以及介于半导体衬底与蚀刻停止层22之间的其他层，其中半导体衬底可包括单晶或化合物半导体材料。可在半导体衬底上形成例如晶体管的有源元件，衬底层20可包括导电图案(图中未示)，并且电性连接于后续形成的介层孔及导线，上述导电图案例如为金属层中的金属导线、接触插塞或介层孔。蚀刻停止层22可形成于层间介电层或金属间介电层上。
蚀刻停止层22的介电常数优选大约为小于4.0，并且可包括例如SiC、SiCN、SiCO、SiN、以碳为主的材料或其组合。蚀刻停止层22与其上方的介电层24具有不同的蚀刻特性。
在一具体实施例中，介电层24为介电常数(k值)小于3.0的低介电常数材料，因此，在此说明书中又称之为低介电常数介电层24。更优选的是，低介电常数介电层24为k值小于2.5的材料，因此，有时又可称之为超低介电常数介电层。低介电常数介电层24通常使用含碳介电材料，并且可进一步含有氮、氢、氧或其组合，而且可用多孔材料来降低k值。低介电常数介电层24的优选厚度为
Figure A20071013709300101
至
Figure A20071013709300102
之间，然而，本领域技术人员可理解，说明书中提及用来形成集成电路的尺寸会随着元件缩小而变小。
图3显示沟槽26的形成，此沟槽26是通过形成图案化光致抗蚀剂25再蚀刻低介电常数介电层24而形成的，接着蚀刻露出的蚀刻停止层22，然后去除光致抗蚀剂25。在形成沟槽26期间，蚀刻步骤以及后续灰化去除(ashing)光致抗蚀剂25的工艺会损伤通过沟槽26露出的低介电常数介电层24的表面。由于低介电常数介电层24含有碳，所以蚀刻工艺会损耗低介电常数介电层24表面部分的碳，从而形成受损层28。在一具体实施例中，低介电常数介电层24包括Si-O-CH3末端，并且蚀刻及灰化去除步骤会导致CH3末端损失，并产生O-H末端。因此，受损层28的k值会不利地增加而大于低介电常数介电层24未受损的部分。
用来形成沟槽26的蚀刻剂可包括含氧蚀刻剂，例如CF4与O2的组合气体，或者无氧蚀刻剂，例如C4F8、CH2F2及N2。受损层28的厚度T1与蚀刻剂的种类以及蚀刻步骤的参数有关，例如蚀刻经历的时间。在一具体实施例中，受损层28的厚度T1为介于
Figure A20071013709300103
与
Figure A20071013709300104
之间。假使厚度T1小于想要的数值，可使用无氧蚀刻剂或者降低蚀刻剂中氧的百分比来进行蚀刻，以降低厚度T1。相反地，如果厚度T1大于想要的数值，则可使用含氧蚀刻剂来取代无氧蚀刻剂或者增加蚀刻剂中氧的百分比来进行蚀刻，以增加厚度T1。
图4显示自对准介电层30的形成。在一优选实施例中，可利用硅化工艺来形成自对准介电层30。在一实施例中，将图3所示的结构浸入硅烷试剂中，此硅烷试剂为液态。具体的硅烷试剂包括六甲基二硅氧烷(hexamethyldisiloxane；HMDS)、三甲基氯烷(trimethylchlorosilane；TMCS)或其组合。在硅化工艺中，液态的硅烷试剂可维持在室温或是高温(例如0℃～125℃)。
根据另一实施例，硅烷试剂可以是气态，在一具体实施例中，将包含图3所示结构的晶圆放置于反应室中，然后导入气态的硅烷试剂。上述晶圆最好加热至例如100℃至450℃的温度。在硅化过程中，受损层28的表面部分会被修补(修复)。例如，受损层28的O-H键会被取代成为O-Si-(CH3)3键，因而降低受损层28表面部分的k值，以形成自对准介电层30，自对准介电层30对准沟槽26原始的边界。自对准介电层30的厚度T2优选为小于上述受损层28的厚度T1，而且厚度T2可通过调整硅化的时间、温度等来控制。受损层28留下的部分的厚度T3优选为大于
Figure A20071013709300111
更优选为介于至
Figure A20071013709300113
之间。
在另一实施例中，只要形成的自对准介电层30的蚀刻特性与受损层28的蚀刻特性不同，也可使用与硅烷试剂不同的其他试剂来修复受损层28的表面。上述其他的试剂可包括例如乙基(C2H5)、丙基(C3H7)或类似的官能基的末端。类似地，形成的自对准介电层30具有低介电常数(k值)，例如小于3.0。
图5显示在沟槽26内形成导线，此导线包括扩散阻障层32以及金属导线34。扩散阻障层32优选包括钛、氮化钛、钽、氮化钽或其他替代物质，并且扩散阻障层32可利用物理气相沉积法或化学气相沉积法来形成。扩散阻障层32的厚度可介于与
Figure A20071013709300115
之间。
金属导线34优选包括铜或铜合金，也可以包括其他导电材料，例如银、金、钨、铝或类似的材料。如本领域技术人员所知，形成金属导线34的步骤包括在扩散阻障层32的上方毯覆式沉积铜或铜合金的薄仔晶层，然后利用例如镀膜方式(plating)将导电材料填入沟槽26之中，再施以化学机械研磨法去除位于低介电常数介电层24上方的过量的扩散阻障层以及导电材料，而仅在沟槽26之中留下扩散阻障层32以及金属导线34。
图6显示选择性去除受损层28。在一具体实施例中，低介电常数介电层24以及自对准介电层30的碳浓度较高，而受损层28的碳浓度较低，因此，可利用稀释的氢氟酸选择性地去除受损层28，从而形成空气间隙36。空气间隙36的厚度T3优选为介于
Figure A20071013709300116
与
Figure A20071013709300117
之间，也可以采用更小或者更大的厚度。
如图7所示，形成蚀刻停止层38，优选地，蚀刻停止层38可由SiC、SiCN或其他常用的材料形成。此时，内连线结构的空气间隙36会被密封起来。
图8及图9显示双镶嵌结构的形成，如图8所示，形成金属间介电层40，此金属间介电层40优选具有低介电常数，而且大致上与低介电常数介电层24为相同的材料。另外，可视需要在金属间介电层40之中形成蚀刻停止层42。然后，在金属间介电层40之中形成沟槽44以及介层孔开口46。如本领域技术人员所知，需要在金属间介电层40的上方形成并图案化光致抗蚀剂(图中未示)，用以形成沟槽44以及介层孔开口46。在一实施例中，施以各向异性蚀刻来蚀刻穿过金属间介电层40并停止于蚀刻停止层38以形成介层孔开口46，然后再形成沟槽44，此时蚀刻停止层42用作形成沟槽44的蚀刻停止点。另一实施例，可采用先形成沟槽的技术，其中在形成介层孔开口46之前，先形成沟槽44。其次，穿过介层孔开口46来蚀刻去除蚀刻停止层38，以露出下方的金属导线34。
此实施例与上述第一实施例相似，由于蚀刻剂造成的损害，会形成受损层48，此受损层48包括介层孔部分481以及沟槽部分482。接下来，进行硅化工艺，其中硅化工艺大致上与第一实施例相同。进行硅化工艺后的自对准介电层50的k值比起受损层48还低。在一具体实施例中，硅化工艺会在受损层48补充碳，从而能够降低受损层48的k值。
请参照图9，分别在介层孔开口46以及沟槽44之中形成介层孔导通物52以及导线54。工艺细节大致上与单镶嵌工艺相同，因此，在此不重复叙述。接着去除受损层48的沟槽部分482(如图8所示)，以形成空气间隙56，由于形成蚀刻停止层42，受损层48的介层孔部分481不会被去除掉而留下来。形成空气间隙56后，在导线54、自对准介电层50、以及金属间介电层40上形成介电层60，用以密封住空气间隙56，介电层60的材料可以和蚀刻停止层38相同或类似。
图10显示另一实施例，其中除了未形成蚀刻停止层42以外，其余与图9所示的实施例相似。在图10所示的例子中，空气间隙56会延伸到至少部分位于介层孔导通物52的顶部高度58的下方。在此例子中，虽然形成于介层孔导通物52的顶部高度58下方的空气间隙56对于降低整体k值有少许的效果，而自对准介电层50的部分501有助于降低对于可靠度的冲击。当形成的导线54误对准于想要的位置时，导线54会定位在自对准介电层50的部分501。如此会减少氢氟酸去除受损层直到介层孔高度的可能性、减少扩散阻障层的不连续、以及减少铜扩散至空气间隙56的可能性。
本发明实施例具有数个有益的特征，通过形成空气间隙，内连线结构的介电层的等效k值会降低，有时候可降低至大约2.0左右。自对准介电层30及50可分别提供金属导线34及导线54背压，因此可改善电子迁移以及内连线结构的随时间的击穿特性。另一个有益的特征为，当介层孔导通物52以及导线54误对准时，介层孔导通物52以及导线54能够会分别定位于自对准介电层30及自对准介电层50，而不会定位于空气间隙36以及空气间隙56，如此可改善内连线结构的特性以及可靠度。
虽然本发明已通过优选实施例公开如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应可做一定改动与修改，因此本发明的保护范围应以所附权利要求范围为准。

Claims (18)

1.一种集成电路结构的形成方法，包括：
形成低介电常数介电层；
在该低介电常数介电层之中形成导线；
形成自对准介电层，其中该导线以及该自对准介电层在水平地互相邻接；
形成空气间隙，该空气间隙水平地邻接该自对准介电层以及该低介电常数介电层；以及
在该空气间隙以及该低介电常数介电层上形成蚀刻停止层。
2.如权利要求1所述的集成电路结构的形成方法，其中形成该自对准介电层的步骤还包括：
蚀刻该低介电常数介电层而形成开口，其中该低介电常数介电层露出的部分形成受损层；以及
修复该受损层的表面的部分，以形成自对准介电层，其中该受损层的内部未修复。
3.如权利要求2所述的集成电路结构的形成方法，其中形成该空气间隙的步骤包括蚀刻该受损层的内部。
4.如权利要求2所述的集成电路结构的形成方法，其中修复该表面部分的步骤包括针对该受损层进行硅化工艺。
5.如权利要求4所述的集成电路结构的形成方法，其中该硅化工艺包括利用硅烷试剂与该受损层反应。
6.如权利要求5所述的集成电路结构的形成方法，其中该硅烷试剂包括选自六甲基二硅氧烷、三甲基氯烷或其组合的物质。
7.如权利要求4所述的集成电路结构的形成方法，其中该硅化工艺在0℃～125℃下进行。
8.如权利要求1所述的集成电路结构的形成方法，还包括：
在该低介电常数介电层的下方形成额外的低介电常数介电层，其中形成该自对准介电层的步骤包括：
蚀刻该额外的低介电常数介电层以形成介层孔开口，其中该额外的低介电常数介电层形成额外的受损层；以及
在形成该自对准介电层的同时，修复该额外的受损层的表面部分，以形成额外的自对准介电层。
9.如权利要求8所述的集成电路结构的形成方法，还包括在该低介电常数介电层与该额外的低介电常数介电层之间形成额外的蚀刻停止层，其中该额外的受损层未被去除。
10.如权利要求8所述的集成电路结构的形成方法，其中该低介电常数介电层以及该额外的低介电常数介电层为连续层的部分，并且其中形成该空气间隙的步骤持续直到该空气间隙延伸至该额外的受损层的顶部。
11.一种集成电路结构的形成方法，包括：
形成低介电常数介电层；
蚀刻该低介电常数介电层以形成开口，其中由该开口露出的低介电常数介电层部分形成受损层；
硅化该受损层表面的部分以形成自对准介电层，其中该受损层的内部不被硅化；
在该开口之中形成导线；
去除该受损层的内部以形成空气间隙；以及
在该空气间隙以及该低介电常数介电层上形成蚀刻停止层。
12.如权利要求11所述的集成电路结构的形成方法，其中该硅化步骤包括利用硅烷试剂与该受损层反应。
13.如权利要求12所述的集成电路结构的形成方法，其中该硅烷试剂包括选自六甲基二硅氧烷、三甲基氯烷或其组合的物质。
14.如权利要求12所述的集成电路结构的形成方法，其中该硅化步骤在0℃～125℃下进行。
15.如权利要求12所述的集成电路结构的形成方法，其中该硅烷试剂为气态或液态。
16.如权利要求12所述的集成电路结构的形成方法，还包括：
在该低介电常数介电层的下方形成额外的低介电常数介电层；
蚀刻该额外的低介电常数介电层以形成介层孔开口，其中该额外的低介电常数介电层形成额外的受损层；以及
硅化该额外的受损层表面的部分以形成额外的自对准介电层，其中该额外的受损层的内部不被硅化；并且去除该额外的受损层的内部的步骤持续进行，直到该额外的受损层的内部的顶部被去除为止。
17.如权利要求11所述的集成电路结构的形成方法，还包括：
在该低介电常数介电层的下方形成额外的低介电常数介电层；
在该低介电常数介电层与该额外的低介电常数介电层之间形成额外的蚀刻停止层；
蚀刻该额外的低介电常数介电层以形成介层孔开口，其中该额外的低介电常数介电层形成额外的受损层，并且其中该额外的受损层未被去除。
18.如权利要求11所述的集成电路结构的形成方法，其中该受损层的碳含量小于该低介电常数介电层的碳含量。
CN2007101370932A 2007-01-26 2007-07-24 集成电路结构的形成方法 Active CN101231969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/698,565 US7871923B2 (en) 2007-01-26 2007-01-26 Self-aligned air-gap in interconnect structures
US11/698,565 2007-01-26

Publications (2)

Publication Number Publication Date
CN101231969A true CN101231969A (zh) 2008-07-30
CN101231969B CN101231969B (zh) 2010-07-21

Family

ID=39668476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101370932A Active CN101231969B (zh) 2007-01-26 2007-07-24 集成电路结构的形成方法

Country Status (2)

Country Link
US (2) US7871923B2 (zh)
CN (1) CN101231969B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151296A (zh) * 2011-12-07 2013-06-12 台湾积体电路制造股份有限公司 部分气隙低k沉积的集成技术
CN103178000A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN103178029A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 半导体芯片和具有其的堆叠半导体封装体
CN103296433A (zh) * 2012-02-29 2013-09-11 深圳光启创新技术有限公司 一种超材料
CN103325730A (zh) * 2013-06-27 2013-09-25 上海华力微电子有限公司 介电常数可调的铜互连层间介质之制造方法
CN103531524A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 含有空气隙的互连结构的制备方法
CN104037121A (zh) * 2013-03-06 2014-09-10 台湾积体电路制造股份有限公司 通过镶嵌工艺形成气隙
CN104701248A (zh) * 2013-12-09 2015-06-10 台湾积体电路制造股份有限公司 用于半导体器件的互连结构
CN106960844A (zh) * 2016-01-11 2017-07-18 联华电子股份有限公司 半导体元件及其制作方法
CN107017298A (zh) * 2015-12-15 2017-08-04 台湾积体电路制造股份有限公司 场效晶体管器件
CN109300790A (zh) * 2017-07-24 2019-02-01 格芯公司 具有牺牲多晶硅层的接触蚀刻停止层
CN109817635A (zh) * 2019-02-14 2019-05-28 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110060955A (zh) * 2018-01-18 2019-07-26 联华电子股份有限公司 半导体元件及其制作方法
CN111542917A (zh) * 2018-01-05 2020-08-14 索尼半导体解决方案公司 半导体装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056295A1 (en) * 2006-11-09 2008-05-15 Nxp B.V. A semiconductor device and a method of manufacturing thereof
KR100852207B1 (ko) * 2007-06-04 2008-08-13 삼성전자주식회사 절연막 제거방법 및 금속 배선 형성방법
US20090072409A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
KR100988783B1 (ko) * 2008-07-29 2010-10-20 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
KR20120061609A (ko) * 2010-12-03 2012-06-13 삼성전자주식회사 집적회로 칩 및 이의 제조방법
CN103094136B (zh) * 2011-11-01 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR101979752B1 (ko) 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10043706B2 (en) * 2013-01-18 2018-08-07 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse
KR102017613B1 (ko) 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9412650B2 (en) * 2013-03-08 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
US9312220B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
US9401329B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
KR102066584B1 (ko) 2013-03-14 2020-01-15 삼성전자주식회사 배선 구조물, 배선 구조물의 제조 방법 및 배선 구조물을 포함하는 반도체 장치의 제조 방법
US9214429B2 (en) * 2013-12-05 2015-12-15 Stmicroelectronics, Inc. Trench interconnect having reduced fringe capacitance
US20150162277A1 (en) 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
US9390965B2 (en) 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9368395B1 (en) 2014-05-06 2016-06-14 Globalfoundries Inc. Self-aligned via and air gap
US9679852B2 (en) 2014-07-01 2017-06-13 Micron Technology, Inc. Semiconductor constructions
CN106033754B (zh) * 2015-03-11 2019-04-12 联华电子股份有限公司 具有纳米孔隙的半导体元件及其制造方法
CN108369923B (zh) * 2015-09-23 2023-03-14 英特尔公司 防止过孔穿通的无掩模气隙
US9570389B1 (en) 2015-10-27 2017-02-14 International Business Machines Corporation Interconnect structure
US9536982B1 (en) 2015-11-03 2017-01-03 International Business Machines Corporation Etch stop for airgap protection
KR102616823B1 (ko) * 2015-12-16 2023-12-22 삼성전자주식회사 반도체 장치
US9991249B2 (en) 2016-02-11 2018-06-05 Samsung Electronics Co., Ltd. Integrated circuit and computer-implemented method of manufacturing the same
US9666533B1 (en) * 2016-06-30 2017-05-30 International Business Machines Corporation Airgap formation between source/drain contacts and gates
US9786553B1 (en) * 2016-09-16 2017-10-10 International Business Machines Corporation Advanced BEOL interconnect structure containing uniform air gaps
US10530150B2 (en) 2017-01-24 2020-01-07 International Business Machines Corporation Air gap metal tip electrostatic discharge protection
US10361117B2 (en) 2017-12-11 2019-07-23 International Business Machines Corporation Selective ILD deposition for fully aligned via with airgap
KR102557400B1 (ko) * 2018-01-17 2023-07-20 삼성전자주식회사 반도체 장치
KR102594413B1 (ko) * 2018-03-30 2023-10-27 삼성전자주식회사 반도체 장치
CN110858578B (zh) * 2018-08-23 2021-07-13 联华电子股份有限公司 管芯封环及其制造方法
US10796949B2 (en) * 2018-10-19 2020-10-06 International Business Machines Corporation Airgap vias in electrical interconnects
KR102634459B1 (ko) * 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11328982B2 (en) 2019-06-28 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap seal for interconnect air gap and method of fabricating thereof
US11355430B2 (en) * 2019-12-18 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layer overlying dielectric structure to increase reliability
CN113013141A (zh) 2019-12-18 2021-06-22 台湾积体电路制造股份有限公司 半导体结构
US11769770B2 (en) * 2021-05-06 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a semiconductor device having an air spacer

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6252290B1 (en) * 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6297554B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
US6346484B1 (en) 2000-08-31 2002-02-12 International Business Machines Corporation Method for selective extraction of sacrificial place-holding material used in fabrication of air gap-containing interconnect structures
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6380106B1 (en) 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
US6905938B2 (en) * 2001-04-24 2005-06-14 United Microelectronics Corp. Method of forming interconnect structure with low dielectric constant
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US7081673B2 (en) 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
JP4864307B2 (ja) 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
US7405147B2 (en) * 2004-01-30 2008-07-29 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
CN1954412A (zh) * 2004-06-04 2007-04-25 国际商业机器公司 互连结构的制造
US20060013276A1 (en) * 2004-07-15 2006-01-19 Mchugo Scott A VCSEL having an air gap and protective coating
US7229909B2 (en) * 2004-12-09 2007-06-12 International Business Machines Corporation Integrated circuit chip utilizing dielectric layer having oriented cylindrical voids formed from carbon nanotubes
US7994046B2 (en) * 2006-01-27 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a dielectric layer with an air gap, and a structure including the dielectric layer with the air gap
US7649239B2 (en) * 2006-05-04 2010-01-19 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US7662722B2 (en) * 2007-01-24 2010-02-16 International Business Machines Corporation Air gap under on-chip passive device

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151296A (zh) * 2011-12-07 2013-06-12 台湾积体电路制造股份有限公司 部分气隙低k沉积的集成技术
CN103151296B (zh) * 2011-12-07 2015-11-18 台湾积体电路制造股份有限公司 部分气隙低k沉积的集成技术
CN103178000A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN103178000B (zh) * 2011-12-20 2014-11-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN103178029A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 半导体芯片和具有其的堆叠半导体封装体
US10014278B2 (en) 2011-12-22 2018-07-03 SK Hynix Inc. Semiconductor chip and stacked semiconductor package having the same
CN103178029B (zh) * 2011-12-22 2016-12-21 爱思开海力士有限公司 半导体芯片和具有其的堆叠半导体封装体
CN103296433A (zh) * 2012-02-29 2013-09-11 深圳光启创新技术有限公司 一种超材料
CN103531524B (zh) * 2012-07-02 2017-02-08 中芯国际集成电路制造(上海)有限公司 含有空气隙的互连结构的制备方法
CN103531524A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 含有空气隙的互连结构的制备方法
CN104037121A (zh) * 2013-03-06 2014-09-10 台湾积体电路制造股份有限公司 通过镶嵌工艺形成气隙
CN103325730A (zh) * 2013-06-27 2013-09-25 上海华力微电子有限公司 介电常数可调的铜互连层间介质之制造方法
CN104701248A (zh) * 2013-12-09 2015-06-10 台湾积体电路制造股份有限公司 用于半导体器件的互连结构
CN104701248B (zh) * 2013-12-09 2018-06-26 台湾积体电路制造股份有限公司 用于半导体器件的互连结构
US10453794B2 (en) 2013-12-09 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
US10923423B2 (en) 2013-12-09 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
CN107017298A (zh) * 2015-12-15 2017-08-04 台湾积体电路制造股份有限公司 场效晶体管器件
CN107017298B (zh) * 2015-12-15 2021-05-25 台湾积体电路制造股份有限公司 场效晶体管器件及场效晶体管器件的制造方法
CN106960844A (zh) * 2016-01-11 2017-07-18 联华电子股份有限公司 半导体元件及其制作方法
CN106960844B (zh) * 2016-01-11 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
CN109300790A (zh) * 2017-07-24 2019-02-01 格芯公司 具有牺牲多晶硅层的接触蚀刻停止层
CN109300790B (zh) * 2017-07-24 2021-11-02 格芯(美国)集成电路科技有限公司 具有牺牲多晶硅层的接触蚀刻停止层
CN111542917A (zh) * 2018-01-05 2020-08-14 索尼半导体解决方案公司 半导体装置
CN110060955A (zh) * 2018-01-18 2019-07-26 联华电子股份有限公司 半导体元件及其制作方法
CN110060955B (zh) * 2018-01-18 2021-11-30 联华电子股份有限公司 半导体元件及其制作方法
CN109817635A (zh) * 2019-02-14 2019-05-28 长江存储科技有限责任公司 3d nand存储器的形成方法
CN109817635B (zh) * 2019-02-14 2021-04-13 长江存储科技有限责任公司 3d nand存储器的形成方法

Also Published As

Publication number Publication date
US20110084357A1 (en) 2011-04-14
US20080182405A1 (en) 2008-07-31
US7871923B2 (en) 2011-01-18
US8629560B2 (en) 2014-01-14
CN101231969B (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
CN101231969B (zh) 集成电路结构的形成方法
US6521547B1 (en) Method of repairing a low dielectric constant material layer
CN101859727B (zh) 内连线结构
US6583067B2 (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
CN102082114B (zh) 双大马士革结构的形成方法
CN101241897A (zh) 集成电路结构及其形成方法
CN101599455A (zh) 集成电路形成方法
US20050176241A1 (en) Method of forming metal wiring of semiconductor devices
US20070275565A1 (en) Full removal of dual damascene metal level
CN104377189A (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
CN101969041A (zh) 半导体制作工艺
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
US6413438B1 (en) Method of forming via hole by dry etching
KR20030000137A (ko) 반도체소자의 제조방법
CN1244144C (zh) 形成低介电常数介电层的方法及导电内连线结构
CN101996929A (zh) 双镶嵌结构的形成方法及半导体结构
US11081478B2 (en) Interconnect structure having a fluorocarbon layer
KR100326260B1 (ko) 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법
US20080003823A1 (en) Method of manufacturing semiconductor device
TW541622B (en) Method of post treatment for a metal line of semiconductor device
JPH1064995A (ja) 半導体装置の製造方法
KR20030000483A (ko) 반도체소자의 제조방법
CN1979838A (zh) 内连线结构及其制造方法
TWI223383B (en) Improved via contact forming method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant