CN103325730A - 介电常数可调的铜互连层间介质之制造方法 - Google Patents
介电常数可调的铜互连层间介质之制造方法 Download PDFInfo
- Publication number
- CN103325730A CN103325730A CN201310262994XA CN201310262994A CN103325730A CN 103325730 A CN103325730 A CN 103325730A CN 201310262994X A CN201310262994X A CN 201310262994XA CN 201310262994 A CN201310262994 A CN 201310262994A CN 103325730 A CN103325730 A CN 103325730A
- Authority
- CN
- China
- Prior art keywords
- dielectric
- layer
- copper
- barrier layer
- adjustable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种介电常数可调的铜互连层间介质之制造方法，包括：步骤S1：依次淀积第一阻挡层、低介电常数介质层，以及覆盖层；步骤S2：通过光刻、刻蚀形成介质层沟槽；步骤S3：对介质层沟槽外围的低介电常数介质层进行氧化处理，获得侧壁氧化膜；步骤S4：在介质层沟槽内形成所述铜互连线；步骤S5：湿法刻蚀去除侧壁氧化膜；步骤S6：在低介电常数介质层一侧淀积第二阻挡层，以形成所述空气隔离。本发明通过设置所述介电常数可调的铜互连层间介质，所述介电常数可调的铜互连层间介质具有厚度可调的空气隔离，其介电常数约为1，较传统介质膜之介电常数更低，进而从整体上降低了所述铜互连层间介质的介电常数，改善了半导体器件之性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种介电常数可调的铜互连层间介质之制造方法。
背景技术
随着工艺不断往更小尺寸发展，由金属互连引起的器件延迟已成为限制半导体器件提高速度的最大障碍。目前，降低金属互连延迟最常用的方法是采用更低介电常数的介质膜作为金属互连层间介质。
请参阅表1，表1所示为业界技术节点和常用介质之介电常数对应表，由表1可知，所述半导体器件之介质的介电常数完全由所使用的介质膜决定，一旦设定所述介质膜之厚度，则其介电常数固定，无法调整。
表1所示为业界技术节点和常用介质之介电常数对应表
| 技术节点 | 130nm | 90nm | 65nm | 45nm | 32nm | 22nm |
| 介电常数 | 3.7 | 3.0 | 3.0 | 2.5 | 2.5 | 2.2 |
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种介电常数可调的铜互连层间介质之制造方法。
发明内容
本发明是针对现有技术中，传统的铜互连层间介质之介电常数完全由所使用的介质膜决定，一旦设定所述介质膜之厚度，则其介电常数固定，无法调整等缺陷提供一种介电常数可调的铜互连层间介质之制造方法。
为实现本发明之目的，本发明提供一种介电常数可调的铜互连层间介质之制造方法，所述介电常数可调的铜互连层间介质之制造方法包括：
执行步骤S1：在前功能层上依次淀积第一阻挡层、低介电常数介质层，以及低介电常数介质层之覆盖层；
执行步骤S2：通过光刻、刻蚀形成用于金属铜填充的所述介质层沟槽；
执行步骤S3：对所述介质层沟槽外围的低介电常数介质层进行氧化处理，以获得所述侧壁氧化膜；
执行步骤S4：在所述介质层沟槽内淀积铜扩散阻挡层、进行金属铜填充，并经过化学机械研磨，以形成所述铜互连线；
执行步骤S5：通过湿法刻蚀去除所述介质层沟槽两侧的侧壁氧化膜，以形成所述沟槽；
执行步骤S6：在所述低介电常数介质层之异于所述第一阻挡层的一侧淀积第二阻挡层，以在所述低介电常数介质层和所述第二阻挡层之间形成所述空气隔离。
可选地，所述第一阻挡层和所述第二阻挡层为SiCN。
可选地，所述低介电常数介质层为SiCOH。
可选地，所述低介电常数介质层之覆盖层为二氧化硅或者氮氧化硅的其中之一。
可选地，所述铜扩散阻挡层为TaN。
可选地，对所述介质层沟槽外围的低介电常数介质层进行氧化处理，以获得所述侧壁氧化膜，进一步包括利用O2或者CO2气体生成的氧离子将所述低介电常数介质层的Si-C键、Si-H键、Si-CH3键打断，形成所述Si-O键。
可选地，通过控制所述氧化处理工艺，制备不同厚度的侧壁氧化膜，进而调整所述空气间隔的大小和比例，实现不同的介电常数。
可选地，在通过湿法刻蚀去除所述介质层沟槽两侧的侧壁氧化膜，以形成所述沟槽的过程中，所述湿法刻蚀工艺具有对所述低介电常数介质层、铜互连线，以及铜扩散阻挡层的高选择比刻蚀速率。
可选地，在所述低介电常数介质层之异于所述第一阻挡层的一侧淀积第二阻挡层，以在所述低介电常数介质层和所述第二阻挡层之间形成所述空气隔离的过程中，所述第二阻挡层的淀积工艺对所述空气隔离的填充能力差。
综上所述，本发明通过在半导体器件中设置所述介电常数可调的铜互连层间介质，所述介电常数可调的铜互连层间介质具有厚度可调的空气隔离，其介电常数约为1，较传统介质膜之介电常数（一般为2.2～4）更低，进而从整体上降低了所述铜互连层间介质的介电常数，改善了半导体器件之性能。
附图说明
图1所示为本发明介电常数可调的铜互连层间介质之制造方法之流程图；
图2～图7所示为本发明介电常数可调的铜互连层间介质之制造的阶段性结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1所示为本发明介电常数可调的铜互连层间介质之制造方法的流程图。所述介电常数可调的铜互连层间介质之制造方法，包括：
执行步骤S1：在前功能层上依次淀积第一阻挡层、低介电常数介质层，以及低介电常数介质层之覆盖层；
执行步骤S2：通过光刻、刻蚀形成用于金属铜填充的所述介质层沟槽；
执行步骤S3：对所述介质层沟槽外围的低介电常数介质层进行氧化处理，以获得所述侧壁氧化膜；
执行步骤S4：在所述介质层沟槽内淀积铜扩散阻挡层、进行金属铜填充，并经过化学机械研磨，以形成所述铜互连线；
执行步骤S5：通过湿法刻蚀去除所述介质层沟槽两侧的侧壁氧化膜，以形成所述沟槽；
执行步骤S6：在所述低介电常数介质层之异于所述第一阻挡层的一侧淀积第二阻挡层，以在所述低介电常数介质层和所述第二阻挡层之间形成所述空气隔离（air gap）。
请参阅图2～图7，图2～图7所示为本发明介电常数可调的铜互连层间介质之制造的阶段性结构示意图。所述介电常数可调的铜互连层间介质之制造方法，包括：
执行步骤S1：在前功能层（未图示）上依次淀积第一阻挡层10、低介电常数介质层11，以及低介电常数介质层11之覆盖层12；
执行步骤S2：通过光刻、刻蚀形成用于金属铜填充的所述介质层沟槽13；
执行步骤S3：对所述介质层沟槽13外围的低介电常数介质层11进行氧化处理，以获得所述侧壁氧化膜14；
执行步骤S4：在所述介质层沟槽13内淀积铜扩散阻挡层15、进行金属铜填充，并经过化学机械研磨，以形成所述铜互连线16；
执行步骤S5：通过湿法刻蚀去除所述介质层沟槽13两侧的侧壁氧化膜14，以形成所述沟槽17；
执行步骤S6：在所述低介电常数介质层11之异于所述第一阻挡层10的一侧淀积第二阻挡层18，以在所述低介电常数介质层11和所述第二阻挡层18之间形成所述空气隔离（air gap）19。
其中，所述第一阻挡层10和所述第二阻挡层18包括但不限于SiCN。所述低介电常数介质层11包括但不限于SiCOH。所述低介电常数介质层11之覆盖层12包括但不限于二氧化硅或者氮氧化硅的其中之一。所述铜扩散阻挡层15包括但不限于TaN。
作为本发明的具体实施方式，在本发明中，对所述介质层沟槽13外围的低介电常数介质层11进行氧化处理，以获得所述侧壁氧化膜14，进一步的包括利用O2或者CO2气体生成的氧离子将所述低介电常数介质层11的Si-C键、Si-H键、Si-CH3键打断，形成所述Si-O键。
作为本领域技术人员，不难理解地，为了获得介电常数可调的铜互连层间介质，可以通过控制所述氧化处理工艺，制备不同厚度的侧壁氧化膜14，进而调整所述空气间隔19的大小和比例，实现不同的介电常数，满足不同产品的需求。同时，在通过湿法刻蚀去除所述介质层沟槽13两侧的侧壁氧化膜14，以形成所述沟槽17的过程中，所述湿法刻蚀工艺具有对所述低介电常数介质层11、铜互连线16，以及铜扩散阻挡层15的高选择比刻蚀速率。非限制性的列举，所述湿法刻蚀工艺中，对所述侧壁氧化膜14和所述低介电常数介质层11、铜互连线16，以及铜扩散阻挡层15的刻蚀比率大于50:1。
在所述低介电常数介质层11之异于所述第一阻挡层10的一侧淀积第二阻挡层18，以在所述低介电常数介质层11和所述第二阻挡层18之间形成所述空气隔离（air gap）19的过程中，所述第二阻挡层18的淀积工艺对所述空气隔离19的填充能力差。最优地，在所述低介电常数介质层11之异于所述第一阻挡层10的一侧淀积第二阻挡层18时，所述第二阻挡层18不对所述空气隔离19产生填充。
明显地，本发明通过在半导体器件中设置所述介电常数可调的铜互连层间介质，所述介电常数可调的铜互连层间介质具有厚度可调的空气隔离19，其介电常数约为1，较传统介质膜之介电常数（一般为2.2～4）更低，进而从整体上降低了所述铜互连层间介质的介电常数，改善了半导体器件之性能。
综上所述，本发明通过在半导体器件中设置所述介电常数可调的铜互连层间介质，所述介电常数可调的铜互连层间介质具有厚度可调的空气隔离，其介电常数约为1，较传统介质膜之介电常数（一般为2.2～4）更低，进而从整体上降低了所述铜互连层间介质的介电常数，改善了半导体器件之性能。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (9)
1.一种介电常数可调的铜互连层间介质之制造方法，其特征在于，所述介电常数可调的铜互连层间介质之制造方法包括：
执行步骤S1：在前功能层上依次淀积第一阻挡层、低介电常数介质层，以及低介电常数介质层之覆盖层；
执行步骤S2：通过光刻、刻蚀形成用于金属铜填充的所述介质层沟槽；
执行步骤S3：对所述介质层沟槽外围的低介电常数介质层进行氧化处理，以获得所述侧壁氧化膜；
执行步骤S4：在所述介质层沟槽内淀积铜扩散阻挡层、进行金属铜填充，并经过化学机械研磨，以形成所述铜互连线；
执行步骤S5：通过湿法刻蚀去除所述介质层沟槽两侧的侧壁氧化膜，以形成所述沟槽；
执行步骤S6：在所述低介电常数介质层之异于所述第一阻挡层的一侧淀积第二阻挡层，以在所述低介电常数介质层和所述第二阻挡层之间形成所述空气隔离。
2.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，所述第一阻挡层和所述第二阻挡层为SiCN。
3.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，所述低介电常数介质层为SiCOH。
4.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，所述低介电常数介质层之覆盖层为二氧化硅或者氮氧化硅的其中之一。
5.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，所述铜扩散阻挡层为TaN。
6.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，对所述介质层沟槽外围的低介电常数介质层进行氧化处理，以获得所述侧壁氧化膜，进一步包括利用O2或者CO2气体生成的氧离子将所述低介电常数介质层的Si-C键、Si-H键、Si-CH3键打断，形成所述Si-O键。
7.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，通过控制所述氧化处理工艺，制备不同厚度的侧壁氧化膜，进而调整所述空气间隔的大小和比例，实现不同的介电常数。
8.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，在通过湿法刻蚀去除所述介质层沟槽两侧的侧壁氧化膜，以形成所述沟槽的过程中，所述湿法刻蚀工艺具有对所述低介电常数介质层、铜互连线，以及铜扩散阻挡层的高选择比刻蚀速率。
9.如权利要求1所述的介电常数可调的铜互连层间介质之制造方法，其特征在于，在所述低介电常数介质层之异于所述第一阻挡层的一侧淀积第二阻挡层，以在所述低介电常数介质层和所述第二阻挡层之间形成所述空气隔离的过程中，所述第二阻挡层的淀积工艺对所述空气隔离无填充。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310262994XA CN103325730A (zh) | 2013-06-27 | 2013-06-27 | 介电常数可调的铜互连层间介质之制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310262994XA CN103325730A (zh) | 2013-06-27 | 2013-06-27 | 介电常数可调的铜互连层间介质之制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103325730A true CN103325730A (zh) | 2013-09-25 |
Family
ID=49194400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310262994XA Pending CN103325730A (zh) | 2013-06-27 | 2013-06-27 | 介电常数可调的铜互连层间介质之制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103325730A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050074961A1 (en) * | 2003-09-30 | 2005-04-07 | Interuniversitair Microelektronica Centrum (Imec Vzw) | Methods for selective integration of airgaps and devices made by such methods |
| CN101231969A (zh) * | 2007-01-26 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 集成电路结构的形成方法 |
| CN101599455A (zh) * | 2008-06-03 | 2009-12-09 | 台湾积体电路制造股份有限公司 | 集成电路形成方法 |
-
2013
- 2013-06-27 CN CN201310262994XA patent/CN103325730A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050074961A1 (en) * | 2003-09-30 | 2005-04-07 | Interuniversitair Microelektronica Centrum (Imec Vzw) | Methods for selective integration of airgaps and devices made by such methods |
| CN101231969A (zh) * | 2007-01-26 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 集成电路结构的形成方法 |
| CN101599455A (zh) * | 2008-06-03 | 2009-12-09 | 台湾积体电路制造股份有限公司 | 集成电路形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9515156B2 (en) | Air gap spacer integration for improved fin device performance | |
| US9679985B1 (en) | Devices and methods of improving device performance through gate cut last process | |
| TWI570840B (zh) | 半導體裝置及其製造方法 | |
| CN106033741B (zh) | 金属内连线结构及其制作方法 | |
| CN105280591A (zh) | 具有保护层的自对准互连件 | |
| US9852984B2 (en) | Cut first alternative for 2D self-aligned via | |
| US20150243582A1 (en) | New process flow for a combined ca and tsv oxide deposition | |
| US10586733B2 (en) | Multi-level air gap formation in dual-damascene structure | |
| CN102194754A (zh) | 半导体装置及其制造方法 | |
| CN104733430B (zh) | 形成金属‑绝缘体‑金属(mim)电容器结构的机理 | |
| CN103367311B (zh) | 互连结构及其形成方法 | |
| CN107195550A (zh) | 一种半导体器件结构及其制备方法 | |
| CN102760751B (zh) | 半导体器件的结构及形成方法 | |
| CN106601758A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN109545735B (zh) | 金属内连线结构及其制作方法 | |
| CN107180794B (zh) | 一种调节高k金属栅cmos器件阈值的方法和cmos器件 | |
| US20150249010A1 (en) | Semiconductor device and method of manufacturing same | |
| CN103839806B (zh) | 半导体器件及其制造方法 | |
| CN103325730A (zh) | 介电常数可调的铜互连层间介质之制造方法 | |
| US9543195B1 (en) | Semiconductor process | |
| CN105990223B (zh) | 一种形成超低介电常数介质层的方法 | |
| US20110266685A1 (en) | Semiconductor Device Comprising Sophisticated Conductive Elements in a Dielectric Material System Formed by Using a Barrier Layer | |
| CN103367232A (zh) | 半导体结构的形成方法 | |
| CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN103137458B (zh) | 高介电层金属栅的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130925 |