JP2004080049A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004080049A JP2004080049A JP2003346950A JP2003346950A JP2004080049A JP 2004080049 A JP2004080049 A JP 2004080049A JP 2003346950 A JP2003346950 A JP 2003346950A JP 2003346950 A JP2003346950 A JP 2003346950A JP 2004080049 A JP2004080049 A JP 2004080049A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- interlayer insulating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置は、第1の絶縁膜41内に選択的に形成された配線43と、全面に形成された第2の絶縁膜44と、第2の絶縁膜44上に配線43の一部分と重なるように形成された第1の電極膜45と、第1の電極膜45上の一部分に形成された第3の絶縁膜46と、第3の絶縁膜46上に形成された第2の電極膜47と、全面に形成された第1の層間絶縁膜48と、第1の層間絶縁膜48上に形成された第2の層間絶縁膜49と、第1の層間絶縁膜48内に形成された配線43と接続する第1のViaホール50aと、第1の層間絶縁膜48内に形成された第2の電極膜47と接続する第2のViaホール50bと、第1の層間絶縁膜48内に形成された第1の電極膜45と接続する第3のViaホール50cと、第2の層間絶縁膜49内に形成された第1、第2、第3のViaホール50a,50b,50c上にそれぞれ位置する配線溝51とを具備する。
【選択図】 図15
Description
第1の実施形態は、ダマシン構造のCu配線を有する半導体装置について説明する。以下、第1の実施形態における半導体装置の製造方法について説明する。
第2の実施形態は、Al配線を有する半導体装置について説明する。以下、第2の実施形態における半導体装置の製造方法について説明する。
第3の実施形態は、ダマシン構造のCu配線と積層構造のキャパシタとを有する半導体装置について説明する。以下、第3の実施形態における半導体装置の製造方法について説明する。
Claims (6)
- 第1の絶縁膜内に選択的に形成された配線と、
全面に形成された第2の絶縁膜と、
前記第2の絶縁膜上に前記配線の一部分と重なるように形成された第1の電極膜と、
前記第1の電極膜上の一部分に形成された第3の絶縁膜と、
前記第3の絶縁膜上に形成された第2の電極膜と、
全面に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜内に形成された前記配線と接続する第1のViaホールと、
前記第1の層間絶縁膜内に形成された前記第2の電極膜と接続する第2のViaホールと、
前記第1の層間絶縁膜内に形成された前記第1の電極膜と接続する第3のViaホールと、
前記第2の層間絶縁膜内に形成された前記第1、第2、第3のViaホール上にそれぞれ位置する配線溝と
を具備することを特徴とする半導体装置。 - 前記配線と前記第1の電極膜と前記第2の絶縁膜とにより第1のキャパシタが形成され、前記第1、第2の電極膜と前記第3の絶縁膜とにより第2のキャパシタが形成されており、前記第1、第2のキャパシタは容量が異なることを特徴とする請求項1記載の半導体装置。
- 第1の絶縁膜内に配線を形成する工程と、
全面に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に第1の電極膜を形成する工程と、
前記配線上の一部分に前記第1の電極膜が残るように、前記第1の電極膜を除去する工程と、
全面に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜上に第2の電極膜を形成する工程と、
前記第1の電極膜上のみに残るように、前記第3の絶縁膜及び前記第2の電極膜を除去する工程と、
全面に第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜を除去し、前記第1の層間絶縁膜内に、前記配線と接続する第1のViaホールと、前記第2の電極膜と接続する第2のViaホールと、前記第1の電極膜と接続する第3のViaホールとを形成する工程と、
前記第2の層間絶縁膜を除去し、前記第2の層間絶縁膜内の前記第1、第2、第3のViaホール上に配線溝をそれぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 第1の絶縁膜内に形成された第1の配線と、
全面に形成された第2の絶縁膜と、
前記第2の絶縁膜内に形成された前記第1の配線と接続する第1、第2の接続孔と、
前記第1の接続孔上に形成された第1の電極膜と、
前記第1の電極膜を覆うように形成された第3の絶縁膜と、
前記第3の絶縁膜上に形成された第2の電極膜と、
前記第2の電極膜上に形成された第2の配線と、
前記第2の配線と離間し、前記第2の接続孔と接続する第3の配線と
を具備することを特徴とする半導体装置。 - 前記第1、第2の電極膜と前記第3の絶縁膜とによりキャパシタが形成されていることを特徴とする請求項4記載の半導体装置。
- 第1の絶縁膜内に第1の配線を形成する工程と、
全面に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜内に前記第1の配線と接続する第1、第2の接続孔を形成する工程と、
前記第1の接続孔上に第1の電極膜を形成する工程と、
前記第1の電極膜を覆うように第3の絶縁膜を形成する工程と、
前記第3の絶縁膜上に第2の電極膜を形成する工程と、
前記第2の電極膜及び前記第3の絶縁膜をパターニングし、前記第2の接続孔の表面及び前記第2の接続孔周辺の前記第2の絶縁膜の表面を露出する工程と、
前記パターニングされた前記第2の電極膜上に第2の配線を形成するとともに、前記第2の接続孔と接続する第3の配線を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346950A JP4018615B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346950A JP4018615B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000089290A Division JP3505465B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004080049A true JP2004080049A (ja) | 2004-03-11 |
JP4018615B2 JP4018615B2 (ja) | 2007-12-05 |
Family
ID=32025865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003346950A Expired - Fee Related JP4018615B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4018615B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286255A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006319174A (ja) * | 2005-05-13 | 2006-11-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-10-06 JP JP2003346950A patent/JP4018615B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286255A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP4707330B2 (ja) * | 2004-03-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2006319174A (ja) * | 2005-05-13 | 2006-11-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4018615B2 (ja) | 2007-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3505465B2 (ja) | 半導体装置及びその製造方法 | |
KR100687556B1 (ko) | 반도체 장치 | |
JP5055768B2 (ja) | 半導体装置及びその製造方法 | |
US6734489B2 (en) | Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device | |
US9761655B1 (en) | Stacked planar capacitors with scaled EOT | |
US7638830B2 (en) | Vertical metal-insulator-metal (MIM) capacitors | |
US7592220B2 (en) | Capacitance process using passivation film scheme | |
KR100549787B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2010283307A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2009295733A (ja) | 半導体装置及びその製造方法 | |
US7041574B2 (en) | Composite intermetal dielectric structure including low-k dielectric material | |
KR20060050475A (ko) | 반도체장치 및 그 제조방법 | |
JP5195843B2 (ja) | 半導体装置 | |
JP2000269325A (ja) | 半導体装置およびその製造方法 | |
JP2004080049A (ja) | 半導体装置及びその製造方法 | |
JP2004079924A (ja) | 半導体装置 | |
US7417302B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100650192B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
JP5165868B2 (ja) | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ(metal−insulator−metalmimcapacitors)を形成する方法 | |
JP2006253268A (ja) | 半導体装置およびその製造方法 | |
JP2007214284A (ja) | 半導体装置 | |
KR100340900B1 (ko) | 반도체장치의 제조방법 | |
KR19980064633A (ko) | 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법 | |
JP2005129816A (ja) | Mim容量素子を備えた半導体装置とその製造方法 | |
JP2006108490A (ja) | Mim型キャパシタを有する半導体デバイスおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20070130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100928 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110928 |
|
LAPS | Cancellation because of no payment of annual fees |