JP4621630B2 - 集積回路用容量性構造およびその製造方法 - Google Patents
集積回路用容量性構造およびその製造方法 Download PDFInfo
- Publication number
- JP4621630B2 JP4621630B2 JP2006158318A JP2006158318A JP4621630B2 JP 4621630 B2 JP4621630 B2 JP 4621630B2 JP 2006158318 A JP2006158318 A JP 2006158318A JP 2006158318 A JP2006158318 A JP 2006158318A JP 4621630 B2 JP4621630 B2 JP 4621630B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- strip
- layer
- extension
- strips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000004606 Fillers/Extenders Substances 0.000 claims 1
- 230000001174 ascending effect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 131
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、広く集積回路用コンデンサに関するものであり、さらに詳しくは、集積回路用の改良された交互組込み式容量構造のシステムと製造方法に関するものである。
一般的に、コンデンサ（キャパシタ）は集積回路において、種々の機能を実行するために使用される。コンデンサは、帯域通過フィルタ，位相ロック・ループ(ＰＬＬ)，ダイナミックランダムアクセスメモリ（ＤＲＡＭ）要素，および他の有用な多数のデバイスを構築するのに用いることができる。場合によっては、集積回路における通常の素子の中には、固有の容量を有するものもある。
特許文献１にも示すように、例えばバイポーラ・トランジスタや、金属酸化物半導体（ＭＯＳ）トランジスタのような、一部のアクティブ集積回路素子は、或る容量（キャパシタンス）を示す電気接合部を持っている。実際、特別なトランジスタの種類において、電気接合部の空乏領域は、小型の平行板型コンデンサと等価な機能を有するものとして記述できる。このようなコンデンサは、容量固定値コンデンサ、若しくは電気接合部に印加される電圧の関数として、その容量が変化する可変容量コンデンサとして形成することができる。さらに、例えば多結晶シリコン（ポリシリコン）や金属線のような、一部のパッシブ集積回路素子は、お互いの間と他の導体との間で、固有の容量を有する。
特開平１０−９８２００号公報
しかし、一定の性能を達成するために、このような固有の容量を使用する場合には、当該固有の容量が設計者にとって不十分で困難なものとなる一つの欠点がある。例えば、この固有の容量は、特定の素子を設計するために、幾つかの別な機能の副産物であるのが通例であるので、こうした固有の容量を、主たる機能よりも高い優先度で設計することはできない。さらには、特定の素子に固有の容量が関係しているので、その容量の効力も、回路中の当該素子の位置に固定されていて、移転することはできない。従って、集積回路は、回路素子として専用のコンデンサをそれ自体で使用することがしばしば行われる。
従来のコンデンサは、誘電体により隔離される２つの導電材料により構成される。集積回路においては、２つの導電材料は、誘電体が介在する平板から、しばしば構成される。しかしながら、こういった取り組みの重大な欠点は、所望の容量を達成するために、比較的大きな面積の集積回路チップが、通常は要求されることである。
容量増加のために使用される一つの構造は、金属−絶縁物−金属（ＭＩＭ）型コンデンサである。この型のコンデンサの最も簡単な構造では、複数の水平な金属平行板が、誘電体により絶縁されて、数層に積層される。この平行板は導電性を有し、交互に結合されてコンデンサの相対する電極を形成している。垂直の積層板は製作が簡単であり、導電面が２つだけの場合よりも、単位面積当りでより多くの容量が提供される。だが、製作は簡単とはいえ、多数層を有するＭＩＭコンデンサの形成は、しばしば工程ステップの追加を必要とする。この結果、製造工程に高額の原価を付加することになる。
容量増加のために使用されるもう一つの構造は、金属−酸化物−金属（ＭＯＭ）型コンデンサである。通常、ＭＯＭ型コンデンサは、誘電体により隔離された反対の極性を有する導電材料の各細長片（ストリップ）から構成される。ＭＯＭ型コンデンサは、多くの場合、現行の製造工程段階を上手く利用することが可能である。例えば、集積回路上の銅多層配線メタライゼーションと共に一般に利用される二重ダマシン（dual-Damascene）技術は、積層した銅充填ビアとトレンチ（溝）を構築するのに使用することができる。こうした２以上の銅充填ビアまたはトレンチは、酸化誘電体により隔離されていて、ＭＯＭ型コンデンサを形成することが出来る。ＭＯＭ型コンデンサは、効率的な形状により、従来のコンデンサよりも単位面積当りの容量が大きい。しかしながら、ＭＯＭ型コンデンサも通常は複雑な設計が必要とされ、このことは、標準の半導体デバイスにおける製造工程ステップを上手く利用できることで得られる利点を低減してしまう。
一部の最近の方法では、ＭＯＭ型コンデンサとＭＩＭ型コンデンサの双方を使用する。しかし、通常はこれらのコンデンサの双方を結合すると、集積回路の別々の層に形成され、ＭＩＭ型コンデンサ層がＭＯＭ型コンデンサの上部に積層される。従って、容量は増加するものの、必要とされる垂直方向のチップ領域も増加し、この結果、設計と製造工程がさらに複雑になる。
さらに、一部のＭＯＭ型コンデンサには、ＭＯＭ層による垂直方向の積層構造で形成される。これら積層されたＭＯＭ型コンデンサは、容量が増加するが、層間の位置合わせの不整合が生じて、製造工程の不確実性と性能劣化をもたらすことになる。控えめに言っても、この積層の位置合わせができていない場合、実際の容量は、期待した容量からは極端に外れ、このコンデンサに依存している他の装置の動作が予測不能となり、この動作はチップを通じて伝達する。
故に、従来のシステムと方法に関連した欠点のうちの、少なくともいくつかを克服する改良型の集積回路用容量構造を形成するシステムと方法が必要となる。
上述したこれらおよびその他の問題は、本発明の好ましい実施例により広く解決されるか、または回避されると共に、技術的利点が達成され、集積回路用の改良された交互組込み式容量構造のシステムと製造方法を提供できる。
本発明の好ましい実施例において、この容量構造の製造方法は、各々のストリップが第１の極性或いは第２の極性のどちらかを有し、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わるように、平行に組み込まれたストリップの列からなる第１の層を形成する。第１の誘電体層が、複数のストリップからなる前記第１の層の各ストリップ上に堆積される。各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積されるように、前記第１の誘電体層の上部に、平行に組み込まれた拡張ストリップの列からなる第１の拡張層が形成される。各々のビアが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積されるように、前記第１の拡張層上に第１のビア列が形成される。そして、各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積されるように、前記第１のビア列の上部に、平行に組み込まれたストリップの列からなる第２の層が形成される。
また、本発明の別な実施例に基づく集積回路用容量構造は、平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わる第１の層を備えている。第１の誘電体層は、前記第１の層の各ストリップ上に堆積される。平行に組み込まれた拡張ストリップの列からなる第１の拡張層は、前記第１の誘電体層の上部に堆積され、各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積される。第１のビア列は前記第１の拡張層に接続され、各々のビアは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積される。そして、平行に組み込まれたストリップの列からなる第２の層が、前記第１のビア列に接続され、各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積される。
本発明の一つの好ましい実施例の利点は、ＭＯＭ型とＭＩＭ型の各コンデンサを効率的に結合することである。平行に組み込まれストリップの各層を、既存のＭＯＭコンデンサと同様に構成することができる。第１の誘電体層と第１の拡張層は、交互に組み込まれたストリップからなる第１の層にＭＩＭ型容量を付加する。こうして、ＭＩＭ型コンデンサがＭＯＭ型コンデンサの層間に挟まれ、ビアを介して接続される。
本発明における一つの好ましい実施例の利点は、単位面積当りの所望な容量に必要とされる垂直方向のチップ面積を減少できることにある。ＭＯＭ型コンデンサの層間にＭＩＭ型コンデンサを付加することにより、表面積を付加し、その下部の層で、同じ層における各ストリップの間と、近接する各ビアの間に、ＭＯＭ型コンデンサストリップの一層分の容量効果を拡大することができる。従って、新しく工程段階を付加することなく、または、ＭＯＭ型コンデンサに必要な垂直方向のチップ面積を拡張することなく、単位面積当りの有効容量を増加させることができる。
さらに、本発明のもう一つの好ましい実施例によれば、不整合による性能劣化を改善することである。層間にＭＩＭ型コンデンサを付加し、このＭＩＭ型層の上部にある層に対しビアを経由して接続することで、ＭＯＭ型コンデンサストリップ間の位置的な不整合をオフセットできる構造的な保持部を加えることができる。さらに、ＭＩＭ型層とそれに関連するビアの容量領域が拡大することで、ＭＯＭ型コンデンサストリップ間の位置的な不整合が存在する場合において、コンデンサ性能を改善することができる。
以下に続く発明の詳細な説明をよりよく理解するために、上記説明では、本発明の特徴と技術的利点の概要をむしろ広範囲に記述した。本発明の特徴と利点を以下に記述することで、本発明の請求の範囲における主題を形成するであろう。ここで開示する概念と特定の実施例は、本発明と同様の目的達成のために、その他の構造またはその他の製造工程を修正し、或いは、設計するための基本として容易に利用可能なことが、当業者により理解されるであろう。また、添付の請求項において述べているように、これと均等な構造は、本発明の精神と範囲を逸脱しないことも、当業者により実感されるであろう。
本発明における好ましい実施例の構成と利用について、その詳細を以下に述べる。しかしながら本発明は、広く様々な固有の状況に具体化され得る多くの利用可能な発明思想を提供するものであることを理解されたい。検討される特定の実施例は、本発明を構成し利用する特定の処方を説明したに過ぎず、特許請求の範囲を限定するものではない。
本発明では、固有の状況、すなわち集積回路用の改良された交互組込み式容量構造における好ましい実施例について説明する。本発明は、当業者が理解するとおり、例えば標準のＭＯＭコンデンサや、多層のＭＯＭコンデンサや、標準のＭＩＭコンデンサや、その他の好適な容量構造のような、別な容量構造にも適用できる。
図１を参照すると、ここでは参照番号100により全体が示された集積回路用容量構造の断面図が示されている。図示のように、容量構造であるコンデンサ100は、ほぼ平行に交互に組み込まれた容量性ストリップ110，112，114，116の列からなる層102を有している。各容量性ストリップは、第１の極性或いは第２の極性のどちらかを有しており、プラス記号（＋）とマイナス記号（−）のどちらかで示される。図示のように、容量性ストリップは、順次交互に入れ替わってその極性が変化するように、交互に組み込まれている。従って、ストリップ110は正極性、ストリップ112は負極性、ストリップ114は正極性、ストリップ116は負極性となっている。
当業者であれば、多数の容量性ストリップは、ＭＯＭ型容量構造における第１の層を形成していることが解るであろう。現在説明している実施例においては、４個の導電性ストリップが示されている。当業者であれば、導電性ストリップと各ストリップ上に形成される構造体は、任意の数で使用可能であることが解るであろう。
誘電材料からなる第１の誘電体層としての層104は、前記層102の上部に配置される。図示のように、この層104は、各ストリップ110，112，114，116上に堆積される誘電材料ストリップ120，122，124，126から構成される。図示のように、誘電材料からなる各ストリップ120，122，124，126は、自身が接続される層102の導電性ストリップ110，112，114，116よりも薄くなっている。さらに当業者ならば、以下に記述するように、他の構造体と分離するために誘電体（図示なし）を使用できることを、理解するであろう。
拡張ストリップ130，132，134，136の列からなる第１の拡張層としての層106は、前記層104の上部に配置される。ほぼ平行に交互に組み込まれた各拡張ストリップ130，132，134，136は、第１の極性或いは第２の極性のどちらかを有し、直下にある導電性ストリップ110，112，114，116とは反対の極性を有している。さらに、第１の極性を有する拡張ストリップと第２の極性を有する拡張ストリップが順次交互に入れ替わっている。例えば、拡張ストリップ130は負極性であり、導電性ストリップ110は正極性である。同様に、拡張ストリップ132は正極性であり、導電性ストリップ112は負極性である。当業者ならば、拡張ストリップと、誘電体と、下側に横たわる反対の極性を有する導電性ストリップとの組み合わせが、ＭＩＭ型の容量構造を形成することを理解するであろう。
層106は、第１のビア列であるビアの層108を経由して、上部（図示せず）にある別な導電性ストリップの層に接続している。各ビアは、第１の極性或いは第２の極性のどちらかを有し、第１の極性を有するビアと第２の極性を有するビアが順次交互に入れ替わっていると共に、自身が接続されている拡張ストリップと同一の極性を有している。例えば、拡張ストリップ130は負極性であり、ビア140，142，144，146もまた、負極性である。同様に、拡張ストリップ132は正極性であり、ビア150，152，154，156もまた、正極性である。さらに、拡張ストリップ134は負極性であり、ビア160，162，164，166もまた、負極性である。そしてさらに、拡張ストリップ136は正極性であり、ビア170，172，174，176もまた、正極性である。
各層102，104，106，108を纏めて、積み重ね可能なコンデンサユニットを構成する。従って、追加のＭＯＭ／ＭＩＭ型容量層として、コンデンサ層100の上部に第２のコンデンサ100を積み重ねることが可能である。このように積み重ねた場合、各ビアからなる層108は、その上部に堆積され、ビアのそれぞれと同一の極性のストリップを有する層102に接続される。例えば、層108の上部に積み重ねられた第２の層102において、ビア140〜146に接続される容量性ストリップは、負極性になるであろうし、ビア150〜156に接続される容量性ストリップは、正極性になるであろう。つまり第２の層102は、ほぼ平行に交互に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有している。さらに、好ましい実施例において、積み重ねられた一続きのコンデンサ100の最後の層108には、単独に付加した層102が接続される。
さて、図２を参照すると、集積回路用に積み重ねられた容量構造の側面図が示されおり、参照番号200で全体が示されている。図示のように、容量構造であるコンデンサ200は、積み重ねられた２個のコンデンサ100と、上部層108ｂの上部にある最上部層102ｃとを備えて構成される。
ここでは明確にするために、各層102が３個の容量性ストリップで示される。例えば、第１の層である層102ａは、負極性の容量性ストリップ202と、正極性の容量性ストリップ204と、負極性の容量性ストリップ206とにより示される。当業者ならば、導電性ストリップや、各ストリップの上部に形成される構造体がいかなる数であっても、使用可能であることを理解するであろう。
第１の誘電体層である層104ａは、３個の誘電性ストリップ210，212，214により示される。第１の拡張層である層106ａは、３個の拡張ストリップ220，222，224により示される。拡張ストリップのそれぞれは、その直下にある導電性ストリップと反対の極性を有している。従って、例えば拡張ストリップ220は正極性であり、拡張ストリップ202は負極性である。
第１のビア列である層108ａは、３個のビア230，232，234により示される。上述したように、各ビアは、その上部に当該ビアが接続される拡張ストリップと、その下部に当該ビアが接続される容量性ストリップと同じ極性を有している。従って、ビア230は、拡張ストリップ220および容量性ストリップ240と同じ極性（正極性）を有する。
上述のように、コンデンサ200は２以上のコンデンサ100のスタック構造を示している。層108ａは、当該層108ａの上部にある第２の層たる層102ｂに接続される。そして、第２のビア列である層108ｂは、当該層108ｂの上部にある第３の層たる層102ｃに接続される。コンデンサ100は、いかなる数の繰返しや配置の他に、コンデンサ100の数を増減して積み重ねることが可能であり、それにより所望の容量値を有する所定の数の層を備えた交互組込み式のコンデンサを得ることができる。従って、ＭＯＭコンデンサのチップ領域が制限された状態で、コンデンサ200は改善したＭＩＭコンデンサの容量を示すようになる。
例えばコンデンサ200は、層102ｃにおける容量性ストリップ250と容量性ストリップ252との間で、容量290が現れる。またコンデンサ200は、層108ｂにおけるビア260とビア262との間にも、容量292が現れる。拡張ストリップと誘電性ストリップにより増加した独自のＭＩＭ型容量構造も、付加的な容量を提供する。
例えばコンデンサ200は、第２の誘電体層である層104ｂの誘電性ストリップ272により支持されて、第２の拡張層である層106ｂの拡張ストリップ270と層102ｂの容量性ストリップ242との間に、容量294が現れる。同様にコンデンサ200は、層104ｂの誘電性ストリップ282により支持されて、層106ｂの拡張ストリップ280と層102ｂの容量性ストリップ244との間に容量296が現れる。
さらには、拡張ストリップはそれ自身に付加的な容量を持っている。例えばコンデンサ200は、層106aにおける拡張ストリップ220と拡張ストリップ222との間に、容量298が現れる。上記の各容量は、説明のために強調されたものであり、単にコンデンサ200における容量的な相互作用として解釈すべきではないことを、当業者ならば理解するであろう。
容量性ストリップ，拡張ストリップおよびビアは、銅，アルミニウム，窒化チタニウム（ＴｉＮ），ドープされたポリシリコン，およびこれらのものを組み合わせてなるが、それに限定されず他のものを含んだ導電材料から構成される。一方のストリップおよび／またはビアの組成を、他方のストリップおよび／またはビアの組成と異なるようにしてもよく、容量性ストリップ，拡張ストリップおよびビアは、同一の組成である必要はない。
誘電性ストリップは、酸化シリコン（ＳｉＯ2），窒化シリコン（ＳｉＮ），五酸化タンタル（Ｔａ5Ｏ2），およびこれらのものを組み合わせてなるが、それに限定されず他のものを含んだ誘電材料から構成される。当業者ならば理解できるが、こうした導電材料と誘電材料の選定は、一つには、製造工程と容量素子を対象とした用途に依存する。
図３を参照すると、ここでは集積回路用容量構造の断面図が示されており、その全体が参照番号300で示される。上述のように、第１の層102ａは、容量性ストリップ310で構成され、第２の層104ａは、誘電ストリップ312で構成される。
実施例中の説明で、第３の層106ａは、複数のブロック320，322，324に分割された拡張ストリップから構成される。ブロック320，322，324のぞれぞれは、層108ａのビア330，332，334に接続される。従って、例えばブロック320はビア330に接続される。上述のように、上記のごとく、層108aの各ビアは、（当該ビアと同一極性を有する）層102bの容量性ストリップ340に接続される。従って、コンデンサ100は、ブロック型の拡張ストリップで構成することができる。当業者ならば理解できるが、ブロック型のセグメントとして拡張ストリップを形成することで、製造工程の簡略化が可能となる。また、拡張ストリップをほぼ連続するトレンチで構成してもよい。
図４を参照すると、ここでは集積回路用容量構造の断面図が示されており、その全体が参照番号400で示される。上述のように、第１の層102ａは、容量性ストリップ410で構成される。第２の層104ａは、誘電性ストリップ412で構成される。第３の層106ａは、上述のように、拡張ストリップ420から構成される。
実施例中の説明で、第４の層108ａは、図１から図３に示す複数の垂直柱状体のビアとは異なり、ほぼ垂直のトレンチ型ビア430として形成された水平に連続するビアで構成される。上述のように、層108ａの連続するビア430は、層102ｂである（同一極性の）容量性ストリップ440に接続される。したがって、コンデンサ100は、垂直トレンチ型ビアにより構成することが可能である。当業者ならば理解できるが、垂直トレンチ型ビアでビアを形成することにより、製造工程の簡略化が可能となる。
図５Ａから図５Ｌを参照すると、ここでは図２に示す構造のような、改良された交互組込み式容量構造の製造方法が示されている。説明を容易にするために、ここに示した工程は、二つの近接した導電性ストリップと、それらの上部に形成した特徴部分に限定する。当業者であれば、下記に述べる特徴部分と同時に、他の特徴部分やデバイスが形成可能であることを理解するであろう。
金属層520は、図５Ａに図示するように、絶縁層510上に、例えば、化学気相堆積法（ＣＶＤ）、物理気相堆積法（ＰＶＤ）、或いはその他の適切な方法により、堆積される。幾つかの実施例においては、反射防止膜のコーティング層を、金属層520上に堆積することもある。次に、フォトレジスト層530が、金属層520上に堆積される。
このフォトレジストは、導電性ストリップと他の回路要素を含んだパターンを有するマスク（図示せず）を通して露光される。フォトレジスト上に現像されたパターンは、図５Ｂに示すように、その後除去され、ストリップ532，534を露出する。それから、当業者ならば理解できるように、金属層520の非被覆領域はエッチングで取り去られ、残りのフォトレジストが除去される。このようにして、図５Ｃに示すように、導電性ストリップ522，524が残留する。
図５Ｄに示すように、金属間誘電体（inter-metal dielectric ：ＩＭＤ）層550は、導電性ストリップ間に形成され、他の総ての空いている領域を覆う。それから、ＩＭＤ550の上面は、例えば化学機械的研磨（ＣＭＰ）により平面化することができる。フォトレジストの別な層560が、ＩＭＤ550上に形成される。別な露光と現像工程に続いて、誘電性ストリップが位置する領域上のフォトレジストが除去され、図５Ｅに示すように、穴562，564が残留する。
ＩＭＤ550を貫通して、このＩＭＤ550の下側に横たわる特徴部分の表面にまで穴をエッチング形成した後、ここに誘電材料が堆積され、図５Ｆに示すように、誘電性ストリップ552，554が形成される。これに代わる実施例において、誘電性ストリップ552，554を、ＩＭＤ550から成る同様の金属間誘電体から形成することができ、その場合は、ＩＭＤ550にエッチングされた穴を、下側に横たわる特徴部分（すなわち、導電性ストリップ522，524）の表面より上部で留め、所望の適切な形状を形成する。
別な露光と現像工程に続いて、拡張ストリップが位置する領域上のフォトレジスト570が除去され、図５Ｇに示すように、穴572，574が残留する。ＩＭＤ550を貫通して、このＩＭＤ550の下側に横たわる特徴部分（すなわち、誘電性ストリップ552，554）の表面にまで穴をエッチング形成した後、ここに導電材料が堆積され、図５Ｈに示すように、拡張ストリップ582，584が形成される。
層間誘電体（inter-layer dielectric：ＩＬＤ）590が、図５Ｉに示すように、残っている構造体上に形成される。これに代わる実施例において、ＩＬＤ590をＩＭＤ550と同じ誘電材料から形成することもできる。ＩＬＤ590の上面は、当業者に知られている多くの方法で、平坦化することも可能である。フォトレジストの別な層600が、ＩＬＤ590の上部に形成される。露光と現像工程に続いて、ビアが位置する領域上のフォトレジストが除去され、穴602，604が残される。ＩＬＤ590の下側に横たわる特徴部分（すなわち、拡張ストリップ582，584）の表面にまで下に向かってエッチングを行った後、図５Ｊに示すように、ビア592，594が形成される。
その後でビア592と594は、図５Ｋに示すように、金属層610を形成するのに使用した金属で充填される。フォトレジスト層（図示せず）が堆積され、導電性ストリップと他の回路要素を含むパターンを持ったマスク（図示せず）を通して露光される。フォトレジスト上にパターンが現像されるのに続いて、ストリップを露出するのに当該フォトレジストが除去され、図５Ｌに示すように、エッチングで除去し、残りのフォトレジストを除去して、ビア592，594に接続される導電性ストリップ622，624を形成する。金属間誘電体（ＩＭＤ）層620が、導電性ストリップ間に形成され、他の総ての空いている領域を覆う。
このようにして、集積回路用の改良型交互組込み式容量構造が形成される。当業者ならば、上記工程を繰り返すことにより、構造体の上部で導電性ストリップ622，624が層102を形成しつつ、ＩＭＤ620の上部に別な容量性ユニットを形成できることが理解されるであろう。
本発明とその効果について、詳細に述べてきたが、添付の請求項により定義される本発明の精神と範囲を逸脱することなく、種々の変更，置換，代替が、ここに行うことが可能である。例えば、本発明の範囲内にありながら、様々な導電材料や誘電材料が変更可能であることを、当業者ならば容易に理解するであろう。さらに、上述のごとく、コンデンサユニットや、導電性ストリップや、これらに関連した構造体の数は、必要に応じて変更が可能であり、それにより特別な回路若しくは機能に対して、望ましい容量を達成することが可能になる。
さらに、本発明の範囲を、明細書に述べた工程，機械，製造方法，構成物，手段，方法およびステップの実施例に限定する意図はない。本発明の開示から当業者が理解するように、現存する、或いは将来開発されるほぼ同一の機能を実行し、さもなければここで説明した実施例に相当するものと同じ機能を実行するような、同じ結果を実現する工程，機械，製造方法，構成物，手段，方法，またはステップが、本発明に従って利用されるであろう。従って、添付の各請求項は、こうした工程，機械，製造方法，構成物，手段，方法，またはステップを、その範囲内に包含する。
100，200，300，400 容量構造
102 層（第１の層，第２の層）
102ａ 層（第１の層）
102ｂ 層（第２の層）
102ｃ 層（第３の層）
104，104ａ 層（第１の誘電体層）
104ｂ 層（第２の誘電体層）
106，106ａ 層（第１の拡張層）
106b 層（第２の拡張層）
108，108ａ 層（第１のビア列）
108ｂ 層（第２のビア列）
110，112，114，116 容量性ストリップ（ストリップ）
130，132，134，136 拡張ストリップ
140，142，144，146 ビア
150，152，154，156 ビア
160，162，164，166 ビア
170，172，174，176 ビア
202，204，206 容量性ストリップ（ストリップ）
220，222，224 拡張ストリップ
230，232，234 ビア
240，242，244 容量性ストリップ（ストリップ）
250，252 容量性ストリップ（ストリップ）
260，262 ビア
270，280 拡張ストリップ
310 容量性ストリップ（ストリップ）
320，322，324 ブロック
330，332，334 ビア
410，440 容量性ストリップ（ストリップ）
420 拡張ストリップ
430 トレンチ型ビア（ビア）
102 層（第１の層，第２の層）
102ａ 層（第１の層）
102ｂ 層（第２の層）
102ｃ 層（第３の層）
104，104ａ 層（第１の誘電体層）
104ｂ 層（第２の誘電体層）
106，106ａ 層（第１の拡張層）
106b 層（第２の拡張層）
108，108ａ 層（第１のビア列）
108ｂ 層（第２のビア列）
110，112，114，116 容量性ストリップ（ストリップ）
130，132，134，136 拡張ストリップ
140，142，144，146 ビア
150，152，154，156 ビア
160，162，164，166 ビア
170，172，174，176 ビア
202，204，206 容量性ストリップ（ストリップ）
220，222，224 拡張ストリップ
230，232，234 ビア
240，242，244 容量性ストリップ（ストリップ）
250，252 容量性ストリップ（ストリップ）
260，262 ビア
270，280 拡張ストリップ
310 容量性ストリップ（ストリップ）
320，322，324 ブロック
330，332，334 ビア
410，440 容量性ストリップ（ストリップ）
420 拡張ストリップ
430 トレンチ型ビア（ビア）
Claims (9)
- 平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わる第１の層と、
前記第１の層の各ストリップ上に堆積される第１の誘電体層と、
前記第１の誘電体層の上部に堆積され、平行に組み込まれた拡張ストリップの列からなり、各々の拡張ストリップは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積される第１の拡張層と、
前記第１の拡張層に接続されたビアからなり、各々のビアは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積される第１のビア列と、
前記第１のビア列に接続され、平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積される第２の層と、から構成される集積回路用容量構造。 - 前記各拡張ストリップが、連続するトレンチから構成されることを特徴とする請求項１に記載の容量構造。
- 前記各拡張ストリップが、複数のブロックから構成されることを特徴とする請求項１記載の容量構造。
- 前記各ビアが、連続した垂直なトレンチからなることを特徴とする請求項１記載の容量構造。
- 前記各ビアが、複数の垂直柱から構成されることを特徴とする請求項１記載の容量構造。
- 前記各拡張ストリップが、複数のブロックから構成され、前記ブロックのそれぞれが、前記複数の垂直柱の一つに接続されることを特徴とする請求項５記載の容量構造。
- 前記第２の層の各ストリップ上に堆積される第２の誘電体層と、
前記第２の誘電体層の上部に堆積され、平行に組み込まれた拡張ストリップの列からなり、各々の拡張ストリップは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、前記拡張ストリップのそれぞれが、反対の極性を有する前記第２の層のストリップ上に堆積される第２の拡張層と、
前記第２の拡張層に接続されたビアからなり、各々のビアは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記第２の拡張層の拡張ストリップ上に堆積される第２のビア列と、
前記第２のビア列に接続され、平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、このストリップのそれぞれが、同一の極性を有する前記第２のビア列のビア上に堆積される第３の層と、をさらに備えたことを特徴とする請求項１記載の容量構造。 - 各々のストリップが第１の極性或いは第２の極性のどちらかを有し、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わるように、平行に組み込まれたストリップの列からなる第１の層を形成し、
前記第１の層の各ストリップ上に第１の誘電体層を堆積し、
各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積されるように、前記第１の誘電体層の上部に、平行に組み込まれた拡張ストリップの列からなる第１の拡張層を形成し、
各々のビアが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積されるように、前記第１の拡張層上に第１のビア列を形成し、
各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積されるように、前記第１のビア列の上部に、平行に組み込まれたストリップの列からなる第２の層を形成したことを特徴とする集積回路用容量構造の製造方法。 - 前記第２の層の各ストリップ上に第２の誘電体層を形成し、
各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、前記拡張ストリップのそれぞれが、反対の極性を有する前記第２の層のストリップ上に堆積されるように、前記第２の誘電体層の上部に、平行に組み込まれた拡張ストリップの列からなる第２の拡張層を形成し、
各々のビアが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記第２の拡張層の拡張ストリップ上に堆積されるように、前記第２の拡張層上に第２のビア列を形成し、
各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記第２のビア列のビア上に堆積されるように、前記第２のビア列の上部に、平行に組み込まれたストリップの列からなる第３の層を形成したことを特徴とする請求項８記載の容量構造の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/328,502 US8169014B2 (en) | 2006-01-09 | 2006-01-09 | Interdigitated capacitive structure for an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184521A JP2007184521A (ja) | 2007-07-19 |
| JP4621630B2 true JP4621630B2 (ja) | 2011-01-26 |
Family
ID=37806118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006158318A Active JP4621630B2 (ja) | 2006-01-09 | 2006-06-07 | 集積回路用容量性構造およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8169014B2 (ja) |
| EP (1) | EP1806783B1 (ja) |
| JP (1) | JP4621630B2 (ja) |
| KR (1) | KR100793200B1 (ja) |
| CN (1) | CN100477214C (ja) |
| DE (1) | DE602006011118D1 (ja) |
| TW (1) | TWI297951B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8207567B2 (en) * | 2008-11-19 | 2012-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-oxide-metal structure with improved capacitive coupling area |
| US8362589B2 (en) * | 2008-11-21 | 2013-01-29 | Xilinx, Inc. | Integrated capacitor with cabled plates |
| KR101024652B1 (ko) | 2008-12-09 | 2011-03-25 | 매그나칩 반도체 유한회사 | 캐패시터 구조체 |
| US9343237B2 (en) | 2009-11-10 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical metal insulator metal capacitor |
| US10283443B2 (en) | 2009-11-10 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
| US8810002B2 (en) * | 2009-11-10 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical metal insulator metal capacitor |
| US9941195B2 (en) | 2009-11-10 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical metal insulator metal capacitor |
| CN102820279B (zh) * | 2011-06-10 | 2015-06-17 | 台湾积体电路制造股份有限公司 | 垂直相互交叉的半导体电容器 |
| US8759893B2 (en) * | 2011-09-07 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Horizontal interdigitated capacitor structure with vias |
| CN103247592B (zh) * | 2012-02-14 | 2015-11-25 | 无锡华润上华半导体有限公司 | Mom电容器及其制作方法 |
| DE102012024339B3 (de) | 2012-12-13 | 2013-08-08 | Otto-Von-Guericke-Universität Magdeburg | Prüfvorrichtung zur Federnormalkraftmessung |
| US8980708B2 (en) | 2013-02-19 | 2015-03-17 | Qualcomm Incorporated | Complementary back end of line (BEOL) capacitor |
| US9606155B2 (en) * | 2013-12-18 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitance measurement circuit and method |
| US9640532B2 (en) | 2014-02-14 | 2017-05-02 | Qualcomm Incorporated | Stacked metal oxide semiconductor (MOS) and metal oxide metal (MOM) capacitor architecture |
| KR20150119746A (ko) * | 2014-04-16 | 2015-10-26 | 에스케이하이닉스 주식회사 | 반도체 장치, 레지스터 및 그 제조 방법 |
| US9520461B1 (en) * | 2015-08-28 | 2016-12-13 | Texas Instruments Incorporated | Integrated circuit with lateral flux capacitor |
| US10510688B2 (en) * | 2015-10-26 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via rail solution for high power electromigration |
| US11610999B2 (en) | 2020-06-10 | 2023-03-21 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Floating-gate devices in high voltage applications |
| CN112490221A (zh) * | 2020-11-26 | 2021-03-12 | 无锡市晶源微电子有限公司 | 一种立体结构电容器 |
| WO2023100807A1 (ja) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | 絶縁チップおよび信号伝達装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264721A (ja) * | 1995-03-28 | 1996-10-11 | Olympus Optical Co Ltd | 誘電体キャパシタ |
| JP2001177056A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 半導体集積回路装置 |
| JP2001230379A (ja) * | 2000-02-16 | 2001-08-24 | Lucent Technol Inc | キャパシタ構造体とその製造方法 |
| JP2003530699A (ja) * | 2000-04-07 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 深いサブミクロンｃｍｏｓ用の互いに入り込んだ多層キャパシタ構造 |
| JP2004241762A (ja) * | 2003-01-16 | 2004-08-26 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (92)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2861321A (en) * | 1952-11-14 | 1958-11-25 | Int Standard Electric Corp | Manufacture of electrical capacitors |
| BE525387A (ja) * | 1952-12-29 | 1900-01-01 | ||
| DE1803883A1 (de) * | 1968-10-18 | 1970-05-27 | Siemens Ag | Durch mindestens zwei abstimmbare Kapazitaetsdioden gesteuerte elektrische Anordnung |
| US3649878A (en) * | 1970-07-23 | 1972-03-14 | Components Inc | Nonpolar solid electrolytic capacitor |
| US3879645A (en) * | 1973-09-24 | 1975-04-22 | Nl Industries Inc | Ceramic capacitors |
| US4071878A (en) * | 1975-02-18 | 1978-01-31 | N L Industries, Inc. | Method for producing capacitors and ceramic body therefore |
| US4005377A (en) * | 1975-09-02 | 1977-01-25 | General Electric Company | Conductivity coupled split capacitor signal processing device and apparatus therefor |
| NL7609587A (nl) * | 1975-09-08 | 1977-03-10 | Ncr Co | Elektrisch afstembare mnos-capaciteit. |
| US5168075A (en) * | 1976-09-13 | 1992-12-01 | Texas Instruments Incorporated | Random access memory cell with implanted capacitor region |
| US4126836A (en) * | 1977-03-30 | 1978-11-21 | Rca Corporation | Balanced capacitance charge transfer device |
| US4301580A (en) * | 1977-04-16 | 1981-11-24 | Wallace Clarence L | Manufacture of multi-layered electrical assemblies |
| NL7802688A (nl) * | 1978-03-13 | 1979-09-17 | Philips Nv | Inrichting voor het omzetten van akoestische in elektrische trillingen en omgekeerd, voor- zien van tenminste een kondensator elektreet- element aangesloten op een elektronische schakeling. |
| US4249196A (en) * | 1978-08-21 | 1981-02-03 | Burroughs Corporation | Integrated circuit module with integral capacitor |
| FR2437734A1 (fr) * | 1978-09-26 | 1980-04-25 | Thomson Csf | Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur |
| US4347650A (en) * | 1980-09-22 | 1982-09-07 | Avx Corporation | Method of making marginless multi-layer ceramic capacitors |
| JPS57103366A (en) * | 1980-12-18 | 1982-06-26 | Clarion Co Ltd | Variable-capacitance device |
| US4427457A (en) * | 1981-04-07 | 1984-01-24 | Oregon Graduate Center | Method of making depthwise-oriented integrated circuit capacitors |
| US4409608A (en) * | 1981-04-28 | 1983-10-11 | The United States Of America As Represented By The Secretary Of The Navy | Recessed interdigitated integrated capacitor |
| GB2115223B (en) * | 1982-02-18 | 1985-07-10 | Standard Telephones Cables Ltd | Multilayer ceramic dielectric capacitors |
| US4419714A (en) * | 1982-04-02 | 1983-12-06 | International Business Machines Corporation | Low inductance ceramic capacitor and method for its making |
| US4430522A (en) * | 1982-07-16 | 1984-02-07 | Eldre Components, Inc. | Laminated bus bar with capacitors and method of making same |
| US4458294A (en) * | 1982-07-28 | 1984-07-03 | Corning Glass Works | Compliant termination for ceramic chip capacitors |
| US4584074A (en) * | 1982-12-07 | 1986-04-22 | International Standard Electric Corporation | Capacitors |
| DE3382208D1 (de) * | 1982-12-15 | 1991-04-18 | Nec Corp | Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur. |
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| FR2548440B1 (fr) * | 1983-06-28 | 1986-03-21 | Europ Composants Electron | Film metallise pour la realisation de condensateurs et procede de fabrication desdits condensateurs |
| US5125138A (en) * | 1983-12-19 | 1992-06-30 | Spectrum Control, Inc. | Miniaturized monolithic multi-layer capacitor and apparatus and method for making same |
| US4517406A (en) * | 1984-05-14 | 1985-05-14 | Eldre Components, Inc. | Laminated bus bar containing multilayer ceramic capacitors |
| JPH0656826B2 (ja) * | 1984-06-04 | 1994-07-27 | 東レ株式会社 | コンデンサ |
| US4599788A (en) * | 1984-07-13 | 1986-07-15 | Sprague Electric Company | Solid electrolytic capacitor manufacture |
| DE3567770D1 (en) * | 1984-10-17 | 1989-02-23 | France Etat | Method for producing electronic circuits based on thin layers transistors and capacitors |
| US4697159A (en) * | 1984-10-31 | 1987-09-29 | Rca Corporation | Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits |
| NL8403932A (nl) * | 1984-12-24 | 1986-07-16 | Philips Nv | Geintegreerde schakeling met kapaciteiten van verschillende kapaciteitswaarden. |
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| JPS61283108A (ja) | 1985-06-07 | 1986-12-13 | 株式会社村田製作所 | 積層コンデンサ |
| FR2583216B1 (fr) * | 1985-06-11 | 1987-08-07 | Europ Composants Electron | Procede de fabrication de condensateurs electrolytiques et condensateur obtenu par un tel procede |
| US4687540A (en) * | 1985-12-20 | 1987-08-18 | Olin Corporation | Method of manufacturing glass capacitors and resulting product |
| US4836861A (en) * | 1987-04-24 | 1989-06-06 | Tactical Fabs, Inc. | Solar cell and cell mount |
| DE3715674A1 (de) * | 1987-05-11 | 1988-12-01 | Messerschmitt Boelkow Blohm | Halbleiter mit kapazitiver auslese der ladungstraeger und integrierter gleichspannungszufuehrung |
| DE3853513T2 (de) * | 1987-11-20 | 1995-11-23 | Oki Electric Ind Co Ltd | Akustische Oberflächenwellenanordnung. |
| US5140389A (en) * | 1988-01-08 | 1992-08-18 | Hitachi, Ltd. | Semiconductor memory device having stacked capacitor cells |
| KR910010167B1 (ko) * | 1988-06-07 | 1991-12-17 | 삼성전자 주식회사 | 스택 캐패시터 dram셀 및 그의 제조방법 |
| US4831494A (en) | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
| US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| DE68927959T2 (de) | 1988-12-07 | 1997-11-27 | Oji Paper Co | Verfahren zur herstellung einer metallisierten folie für chipschichtkondensatoren |
| US4866567A (en) | 1989-01-06 | 1989-09-12 | Ncr Corporation | High frequency integrated circuit channel capacitor |
| US4931899A (en) * | 1989-01-17 | 1990-06-05 | Sierra Aerospace Technology, Inc. | Ceramic cased capacitor |
| US4870539A (en) * | 1989-01-17 | 1989-09-26 | International Business Machines Corporation | Doped titanate glass-ceramic for grain boundary barrier layer capacitors |
| US4916576A (en) * | 1989-02-27 | 1990-04-10 | Fmtt, Inc. | Matrix capacitor |
| US5053916A (en) | 1989-03-13 | 1991-10-01 | U.S. Philips Corporation | Surface-mounted multilayer capacitor and printed circuit board having such a multilayer capacitor |
| EP0391123A3 (en) | 1989-04-04 | 1991-09-11 | Texas Instruments Incorporated | Extended length trench resistor and capacitor |
| US4949217A (en) * | 1989-06-23 | 1990-08-14 | General Electric Company | Multilayer capacitor suitable for substrate integration and multimegahertz filtering |
| US5196365A (en) * | 1989-07-05 | 1993-03-23 | Fujitsu Limited | Method of making semiconductor memory device having stacked capacitor |
| JP2753887B2 (ja) * | 1989-09-29 | 1998-05-20 | 京セラ株式会社 | コンデンサー内蔵複合回路基板 |
| US5006481A (en) | 1989-11-30 | 1991-04-09 | Sgs-Thomson Microelectronics, Inc. | Method of making a stacked capacitor DRAM cell |
| EP0449422B1 (en) * | 1990-02-26 | 1997-06-18 | Nec Corporation | Semiconductor memory device |
| FR2662290B1 (fr) * | 1990-05-15 | 1992-07-24 | France Telecom | Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede. |
| US5062025A (en) * | 1990-05-25 | 1991-10-29 | Iowa State University Research Foundation | Electrolytic capacitor and large surface area electrode element therefor |
| EP0461904A3 (en) * | 1990-06-14 | 1992-09-09 | Creative Integrated Systems, Inc. | An improved semiconductor read-only vlsi memory |
| KR930007192B1 (ko) * | 1990-06-29 | 1993-07-31 | 삼성전자 주식회사 | 디램셀의 적층형캐패시터 및 제조방법 |
| US5217918A (en) * | 1990-08-14 | 1993-06-08 | Samsung Electronics Co., Ltd. | Method of manufacturing a highly integrated semiconductor memory device with trench capacitors and stacked capacitors |
| JP2973499B2 (ja) * | 1990-09-13 | 1999-11-08 | 松下電器産業株式会社 | チップ型固体電解コンデンサ |
| KR930008583B1 (ko) * | 1990-10-25 | 1993-09-09 | 현대전자산업주식회사 | 스택캐패시터 및 그 제조방법 |
| US5055966A (en) | 1990-12-17 | 1991-10-08 | Hughes Aircraft Company | Via capacitors within multi-layer, 3 dimensional structures/substrates |
| US5236860A (en) * | 1991-01-04 | 1993-08-17 | Micron Technology, Inc. | Lateral extension stacked capacitor |
| US5177670A (en) * | 1991-02-08 | 1993-01-05 | Hitachi, Ltd. | Capacitor-carrying semiconductor module |
| KR920017248A (ko) * | 1991-02-18 | 1992-09-26 | 문정환 | 반도체 메모리 소자의 커패시터 제조방법 |
| US5072329A (en) * | 1991-04-01 | 1991-12-10 | Avx Corporation | Delamination resistant ceramic capacitor and method of making same |
| US5153540A (en) * | 1991-04-01 | 1992-10-06 | Amphenol Corporation | Capacitor array utilizing a substrate and discoidal capacitors |
| US5262343A (en) * | 1991-04-12 | 1993-11-16 | Micron Technology, Inc. | DRAM stacked capacitor fabrication process |
| JPH04354316A (ja) * | 1991-05-31 | 1992-12-08 | Sumitomo Electric Ind Ltd | コンデンサ素子 |
| KR940007391B1 (ko) * | 1991-08-23 | 1994-08-16 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
| US5179773A (en) * | 1991-08-30 | 1993-01-19 | Bmc Technology Corporation | Process of manufacturing multilayer ceramic capacitors |
| US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
| US5262662A (en) * | 1991-10-31 | 1993-11-16 | Micron Technology, Inc. | Storage node capacitor having tungsten and etched tin storage node capacitor plate |
| US5573967A (en) * | 1991-12-20 | 1996-11-12 | Industrial Technology Research Institute | Method for making dynamic random access memory with fin-type stacked capacitor |
| US5220483A (en) * | 1992-01-16 | 1993-06-15 | Crystal Semiconductor | Tri-level capacitor structure in switched-capacitor filter |
| US5212402A (en) * | 1992-02-14 | 1993-05-18 | Motorola, Inc. | Semiconductor device with integral decoupling capacitor |
| US5214564A (en) * | 1992-04-23 | 1993-05-25 | Sunstrand Corporation | Capacitor assembly with integral cooling apparatus |
| US5229911A (en) * | 1992-06-04 | 1993-07-20 | Voltronics Corporation | Variable trimmer capacitor |
| US5208725A (en) * | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US6117747A (en) * | 1999-11-22 | 2000-09-12 | Chartered Semiconductor Manufacturing Ltd. | Integration of MOM capacitor into dual damascene process |
| EP1130654A1 (de) * | 2000-03-01 | 2001-09-05 | Infineon Technologies AG | Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator |
| US6680542B1 (en) * | 2000-05-18 | 2004-01-20 | Agere Systems Inc. | Damascene structure having a metal-oxide-metal capacitor associated therewith |
| US6570210B1 (en) | 2000-06-19 | 2003-05-27 | Koninklijke Philips Electronics N.V. | Multilayer pillar array capacitor structure for deep sub-micron CMOS |
| US6645810B2 (en) * | 2001-11-13 | 2003-11-11 | Chartered Semiconductors Manufacturing Limited | Method to fabricate MIM capacitor using damascene process |
| JP3861669B2 (ja) * | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
| TW548779B (en) * | 2002-08-09 | 2003-08-21 | Acer Labs Inc | Integrated capacitor and method of making same |
| EP1398834A3 (de) | 2002-09-12 | 2006-03-22 | Infineon Technologies AG | Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung |
| US6819542B2 (en) * | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
| US6680521B1 (en) * | 2003-04-09 | 2004-01-20 | Newport Fab, Llc | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
-
2006
- 2006-01-09 US US11/328,502 patent/US8169014B2/en active Active
- 2006-06-07 JP JP2006158318A patent/JP4621630B2/ja active Active
- 2006-06-09 TW TW095120618A patent/TWI297951B/zh active
- 2006-06-27 CN CNB2006100941994A patent/CN100477214C/zh active Active
- 2006-06-28 EP EP06013378A patent/EP1806783B1/en active Active
- 2006-06-28 DE DE602006011118T patent/DE602006011118D1/de active Active
- 2006-07-27 KR KR1020060070744A patent/KR100793200B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264721A (ja) * | 1995-03-28 | 1996-10-11 | Olympus Optical Co Ltd | 誘電体キャパシタ |
| JP2001177056A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 半導体集積回路装置 |
| JP2001230379A (ja) * | 2000-02-16 | 2001-08-24 | Lucent Technol Inc | キャパシタ構造体とその製造方法 |
| JP2003530699A (ja) * | 2000-04-07 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 深いサブミクロンｃｍｏｓ用の互いに入り込んだ多層キャパシタ構造 |
| JP2004241762A (ja) * | 2003-01-16 | 2004-08-26 | Nec Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100793200B1 (ko) | 2008-01-10 |
| TWI297951B (en) | 2008-06-11 |
| KR20070074441A (ko) | 2007-07-12 |
| CN100477214C (zh) | 2009-04-08 |
| EP1806783B1 (en) | 2009-12-16 |
| US8169014B2 (en) | 2012-05-01 |
| DE602006011118D1 (de) | 2010-01-28 |
| EP1806783A2 (en) | 2007-07-11 |
| US20070158783A1 (en) | 2007-07-12 |
| JP2007184521A (ja) | 2007-07-19 |
| CN101000908A (zh) | 2007-07-18 |
| TW200727469A (en) | 2007-07-16 |
| EP1806783A3 (en) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4621630B2 (ja) | 集積回路用容量性構造およびその製造方法 | |
| JP5033807B2 (ja) | 極めて高いキャパシタンス値のための集積キャパシタの配置 | |
| TWI408798B (zh) | 積體電路結構 | |
| US6819542B2 (en) | Interdigitated capacitor structure for an integrated circuit | |
| US6949781B2 (en) | Metal-over-metal devices and the method for manufacturing same | |
| US8847354B2 (en) | Metal-insulator-metal capacitors with high capacitance density | |
| US7329939B2 (en) | Metal-insulator-metal capacitor and method of fabricating same | |
| KR100698089B1 (ko) | 커패시터를 갖는 반도체 소자 및 이의 제조방법 | |
| US6624040B1 (en) | Self-integrated vertical MIM capacitor in the dual damascene process | |
| KR20010082647A (ko) | 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체 | |
| CN102456750A (zh) | 用于提高电容器容量和兼容性的方法和装置 | |
| KR20000053364A (ko) | Ｂｅｏｌ 감결합 커패시터 | |
| US9337188B2 (en) | Metal-insulator-metal capacitor structure | |
| CN101414606A (zh) | 半导体器件中的叠层电容器及其制造方法 | |
| JP2004228188A (ja) | 半導体装置 | |
| US20100090308A1 (en) | Metal-oxide-metal capacitors with bar vias | |
| EP3627576B1 (en) | Capacitor and manufacturing method for same | |
| US20070063240A1 (en) | Integrated electronic circuit incorporating a capacitor | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| KR20070052484A (ko) | 엠아이엠 캐패시터 및 그 형성방법 | |
| KR100593957B1 (ko) | 인버스 구조의 ｍｉｍ 커패시터를 이용한 ｒｆ 아날로그디바이스의 제조 방법 | |
| WO2024005860A1 (en) | Multi-capacitor module including a stacked metal-insulator-metal (mim) structure | |
| CN111864065A (zh) | 一种支柱型深沟槽电容器及其制备方法 | |
| CN117678066A (zh) | 包括具有圆形角区的杯形结构的金属-绝缘体-金属(mim)电容器模块 | |
| JPH11121714A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4621630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |