CN102655176A

CN102655176A - 具有纳米线结构的电容器及其制备方法

Info

Publication number: CN102655176A
Application number: CN2012101448463A
Authority: CN
Inventors: 吴东平; 陈玫瑰; 许�鹏; 张卫; 张世理
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2012-05-10
Filing date: 2012-05-10
Publication date: 2012-09-05
Anticipated expiration: 2032-05-10
Also published as: CN102655176B

Abstract

本发明涉及半导体工艺技术领域，公开了一种具有纳米线结构的电容器及其制备方法。在本发明中，先在衬底上形成第一导电层；然后在第一导电层上制备金属半导体化合物纳米线，构成底层金属；依次在底层金属上形成介质层、金属层，并由该金属层构成上层金属。本发明通过在第一导电层上制备金属半导体化合物纳米线，构成电容器结构的底层金属，增加了电容器结构的电极面积，从而增大了电容器的电容量；由于在第一导电层上制备的金属半导体化合物具有纳米线结构，使得构成的底层金属具备立体结构，因此可使得电容器结构在同等芯片面积下，增加了电容表面积，从而增大了电容器的电容量，即提供了小尺寸大容量的电容器结构。

Description

具有纳米线结构的电容器及其制备方法

技术领域

本发明涉及半导体工艺技术领域，特别涉及具有纳米线结构的电容器及其制备方法。

背景技术

随着半导体器件制造业的飞速发展，半导体器件已经具有纳米结构，半导体集成电路IC中包含巨大数量的半导体元件。而在半导体衬底上的层间绝缘膜中设置电容器结构的半导体元件已被广泛应用。

半导体元件中的电容器通常是由两个电极及位于两个电极之间的电介质所共同组成的。这种电容器的制造过程通常如下所述：

1.在衬底上形成一导电层，限定图案并蚀刻，以形成电容器的下电极。

2.在电极上形成一介质层。

3.以另一导电层覆盖介质层。

电容器的电容量与电极的面积、两电极之间的距离以及介质层的介电系数有关。通过增加电极的面积，减小介质层的厚度，以及使用具有高介电常数的电介质材料可以增加电容器的电容量。电极的材料通常包括高掺杂多晶硅、金属硅化物及金属。由于金属电极的电容器的品质比使用多晶硅电容器的品质好，所以目前常用的金属-绝缘层-金属（Metal-Insulator-Metal，简称“MIM”）电容器的上下电极多以金属层形成，这种MIM电容器具有较小的寄生电阻且没有寄生电容。然而由于通常的MIM电容器通过在平面上按顺序形成第一金属层，介质层和第二金属层而制成，而介质层的厚度又不能无限制的减少，因此，通常MIM电容器的电容密度具有上限。因此，研究开发小尺寸大容量电容器结构和相关工艺技术对未来集成电路的发展至关重要。

发明内容

本发明的目的在于提供一种具有纳米线结构的电容器及其制备方法，以提供小尺寸大容量的电容器结构。

为解决上述技术问题，本发明的实施方式提供了一种具有纳米线结构的电容器的制备方法，包含以下步骤：

提供衬底；

在所述衬底上形成第一导电层；

在所述第一导电层上制备金属半导体化合物纳米线，所述金属半导体化合物纳米线与所述第一导电层构成底层金属；

在所述底层金属上形成介质层；

在所述介质层上覆盖金属层，所述覆盖的金属层构成上层金属。

本发明的实施方式还提供了一种具有纳米线结构的电容器，包含：衬底、底层金属、介质层和上层金属；

其中，所述底层金属由第一导电层和金属半导体化合物纳米线构成，所述第一导电层覆盖于所述衬底之上，所述金属半导体化合物纳米线制备在所述第一导电层上；

所述介质层覆盖于所述底层金属之上；

所述上层金属覆盖于所述介质层之上。

本发明实施方式相对于现有技术而言，通过在第一导电层上制备金属半导体化合物纳米线，构成电容器结构的底层金属，增加了电容器结构的电极面积，从而增大了电容器的电容量；由于在第一导电层上制备的金属半导体化合物具有纳米线结构，使得构成的底层金属具备立体结构，因此可使得电容器结构在同等芯片面积下，增加了电容表面积，从而增大了电容器的电容量，即提供了小尺寸大容量的电容器结构。而且，本领域技术人员可以理解，金属半导体化合物纳米线的高度越高，由第一导电层与金属半导体化合物纳米线构成的电容器结构的底层金属的表面积越大，即电容器结构的底面积越大，电容器的电容量也就越大。

另外，在所述第一导电层上制备金属半导体化合物纳米线的步骤中，可以通过以下两种方案来完成金属半导体化合物纳米线的制备：

第一种方案包含以下子步骤：

在所述第一导电层上依次形成多晶半导体层及绝缘层；

采用光刻工艺，对所述多晶半导体层及绝缘层的中间部分用光刻胶进行保护，再依次对所述绝缘层以及所述多晶半导体层进行刻蚀，去掉两侧的绝缘层以及多晶半导体层；

在所述多晶半导体层两侧的侧壁上沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层扩散；

去除所述多晶半导体层侧壁表面剩余的金属薄膜；

对所述多晶半导体层进行退火，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线；

去除所述绝缘层及所述多晶半导体层。

其中，所述金属薄膜可通过PVD（物理气相沉积）法沉积在所述多晶半导体层两侧的侧壁上。在采用PVD法沉积金属薄膜的过程中，还可将靶材部分离化成离子状态，使其产生金属离子，并在所述多晶半导体层上加第一偏压。

第二种方案包含以下子步骤：

在所述第一导电层上依次形成多晶半导体层及绝缘层；

对所述多晶半导体层进行退火；

去除所述多晶半导体层侧壁表面剩余的金属薄膜，得到在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线；

去除所述绝缘层及所述多晶半导体层。

由以上两种方案可以看出，在每种方案的处理过程中，金属薄膜中的金属向多晶半导体层扩散的程度不一样，从而使最终形成的金属半导体化合物纳米线的宽度也不一样。第一种方案形成金属半导体化合物纳米线的宽度在2至10纳米之间，第二种方案形成的金属半导体化合物纳米线宽度在8纳米以上。因此，本发明的实施方式可以根据制备电容器结构的要求，灵活调节金属半导体化合物纳米线的宽度。

另外，所述介质层中选用的介质材料为：二氧化硅SiO₂，氮化硅Si₃N₄，三氧化二铝Al₂O₃，二氧化铪HfO₂，二氧化钛ZrO₂或二氧化锆ZrO₂中的任一种或者任意组合。根据电容器的电容量与介质层的介电常数之间的关系，电容器的介质层的介电常数越大，电容器的电容量越大；因此可以选用介电常数较大的介质材料作为介质层，进一步增大电容器结构的电容量。

另外，在底层金属上形成介质层的步骤中，采用原子层沉积ALD法形成所述介质层。由于采用ALD法淀积形成的介质层可以做得很薄，并且厚度均匀性和一致性更好，因此可优选地采用原子层沉积ALD法形成该介质层。

附图说明

图1是本发明的第一实施方式的具有纳米线结构的电容器的制备方法的流程图；

图2是本发明的第一实施方式中在第一导电层上制备金属半导体化合物纳米线的流程图；

图3A至图3H是本发明的第一实施方式提供的具有纳米线结构的电容器的制备方法中各步骤对应的结构的剖面示意图；

图4本发明的第二实施方式的中在第一导电层上制备金属半导体化合物纳米线的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种具有纳米线结构的电容器的制备方法，如图1所示为本实施方式提供的具有纳米线结构的电容器的制备方法的流程图，图2为本实施方式中在第一导电层上制备金属半导体化合物纳米线的流程图，图3A至图3H为本实施方式提供的具有纳米线结构的电容器的制备方法中各步骤对应的结构的剖面示意图，下面结合图1、图2以及图3A至图3H，对本实施方式提供的具有纳米线结构的电容器的制备方法进行具体说明。

步骤S101，提供衬底101，并在衬底上形成第一导电层102A，如图3A所示。其中，衬底可以为半导体衬底、玻璃衬底或其他类型的衬底，该衬底可以是单层的，也可以是多层的。

由于第一导电层需要与其上制备的金属半导体化合物纳米线构成电容器结构的底层金属，所以第一导电层可以选用诸如金、银、铜、铂、铝等常见金属，或者，也可以选用金属与硅反应生成的金属硅化物，如硅化钛、硅化镍、硅化钨、硅化铂、硅化钴等。

步骤S102，在第一导电层102A上制备金属半导体化合物纳米线102B（如图3G所示），该金属半导体化合物纳米线102B与第一导电层102A构成底层金属102。

具体地说，在第一导电层102A上制备金属半导体化合物纳米线102B的具体流程如图2所示，包含以下子步骤：

步骤S201，在第一导电层102A上依次形成多晶半导体层103及绝缘层104，如图3B所示；其中，多晶半导体层可以是多晶硅层。另外，在实际应用中，该多晶半导体层也可以是多晶锗层。

步骤S202，去掉两侧的绝缘层以及多晶半导体层。具体地说，采用光刻工艺，对所述多晶半导体层103及绝缘层104的中间部分用光刻胶进行保护，再依次对绝缘层104以及多晶半导体层103进行各向异性干法刻蚀，去掉两侧的绝缘层104以及多晶半导体层103，如图3C所示。由于对多晶半导体层103及绝缘层104的中间部分用光刻胶进行了保护，因此可以很容易地通过各向异性干法刻蚀去掉两侧的绝缘层104以及多晶半导体层103。

步骤S203，在多晶半导体层103两侧的侧壁上沉积金属薄膜105，如图3D所示，金属薄膜105中的金属向多晶半导体层103扩散。其中，金属薄膜可通过物理气相沉积（Physical vapor deposition，简称“PVD”）法沉积在多晶半导体层两侧的侧壁上的；所使用的金属为能与半导体材料发生反应，产生金属半导体化合物的金属，比如说，可采用钛、钴、铂、钨等常见金属。

此外，本领域技术人员可以理解，在采用PVD法沉积金属薄膜时，还可以选择将靶材部分离化成离子状态，使其产生金属离子，并在多晶半导体层上加第一偏压；其中，将靶材部分离化成离子状态是通过在所述靶材上加第二偏压实现的；并且，第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种，第二偏压为直流偏压、交流偏压或脉冲偏压中的任一种。

通过将靶材部分离化成离子状态，使其产生金属离子，并在多晶半导体层上加第一偏压，使得金属离子加速向所述多晶半导体层的侧壁运动，并进入多晶半导体层的侧壁，从而使得扩散至多晶半导体层的侧壁的金属离子更多，扩散深度更深，因而最终形成的金属半导体化合物纳米线的宽度加宽，具体地说，在不加偏压的情况下，采用PVD法沉积形成的金属半导体化合物纳米线的宽度在2至4纳米之间，而加偏压情况下，其宽度在2至10纳米之间；因此本实施例提供的金属半导体化合物纳米线的宽度是可调的。

需要说明的是，在本实施方式中，将靶材部分离化成离子状态是通过在靶材上加第二偏压实现的，然而本发明并不以此为限，任何使得靶材的一部分离化成离子状态的方式都在本发明的保护范围之内。另外，本领域技术人员可以理解，在本实施方式中，金属薄膜是通过PVD法沉积在多晶半导体层两侧的侧壁上，但在实际应用中，金属薄膜也可采用如原子层沉积（Atomic layerdeposition，简称“ALD”）法、化学气相沉积（Chemical Vapor Deposition，简称“CVD”）法等其他方式，沉积在多晶半导体层两侧的侧壁上。

步骤S204，去除多晶半导体层103侧壁表面剩余的金属薄膜105；具体地，可采用硫酸加双氧水的溶液湿法刻蚀除去多晶半导体层103侧壁表面剩余的金属薄膜105。去除多晶半导体层103侧壁表面剩余的金属薄膜105后的结构剖面图如图3E所示，金属扩散至多晶半导体层103侧壁表面后，在多晶半导体层103侧壁表面形成含有金属的半导体薄层106。

步骤S205，对多晶半导体层103进行退火，在多晶半导体层103的侧壁表面形成金属半导体化合物纳米线102B，如图3F所示；其中，退火的温度可以为200~900℃。由于在本实施方式中使用多晶硅层作为多晶半导体层，所以制备出的金属半导体化合物纳米线为金属硅化物纳米线。

步骤S206，去除绝缘层104及多晶半导体层103，去除绝缘层103及多晶半导体层102后的结构的剖面图如图3G所示。

在第一导电层102A上制备金属半导体化合物纳米线102B，得到底层金属102之后，通过步骤S103和S104，在底层金属102上依次形成介质层107和上层金属108，如图3H所示，完成电容器的制备。

具体地说，在步骤S103中，在底层金属102上形成介质层107。

电容器的介质层的介电常数越大，电容器的电容量越大；因此除了二氧化硅SiO₂之外，介质层也可以选用介电常数较大的介质材料，比如：氮化硅Si₃N₄，三氧化二铝Al₂O₃，二氧化铪HfO₂，二氧化钛TiO₂或二氧化锆ZrO₂中的任一种或者任意组合等，进一步增大电容器结构的电容量。

而且，由于采用ALD法淀积形成的介质层可以做得很薄，并且厚度均匀性和一致性更好，因此本步骤中可优选ALD法制备该介质层，然而本发明并不以此为限，在实际应用中，也可以采用PVD或CVD法形成该介质层。

步骤S104，在介质层107上覆盖金属层，该金属层构成上层金属108。上层金属可采用诸如金、银、铜、铂、铝等常见金属。

根据电容器的电容量与电极的底面积及电极间的距离的关系可知，一方面，金属半导体化合物纳米线的宽度越窄，电容器结构的介质层可以做得越薄，即电容器结构的两电极之间的距离越小，电容器的电容量越大；另一方面，金属半导体化合物纳米线的高度越高，由第一导电层与金属半导体化合物纳米线构成的电容器结构的底层金属的面积越大，即电容器结构的底面积越大，电容器的电容量越大。本实施方式在第一导电层上制备的金属半导体化合物纳米线宽度在2至10纳米之间，其宽度与高度之比越大越好，现有技术已可做到约1：10。然而本发明并不以此为限，只要采用本发明制备的纳米线结构，不管其宽度和高度为多少，均在本发明的保护范围之内。

相对于现有技术而言，本实施方式先在衬底上形成第一导电层；然后在第一导电层上制备金属半导体化合物纳米线，构成底层金属；依次在底层金属上形成介质层、金属层，并由该金属层构成上层金属。该实施方式通过在第一导电层上制备金属半导体化合物纳米线，构成电容器结构的底层金属，增加了电容器结构的电极面积，从而增大了电容器的电容量；由于在第一导电层上制备的金属半导体化合物具有纳米线结构，使得构成的底层金属具备立体结构，因此可使得电容器结构在同等芯片面积下，增加了电容表面积，从而增大了电容器的电容量，即提供了小尺寸大容量的电容器结构。而且，本领域技术人员可以理解，金属半导体化合物纳米线的高度越高，由第一导电层与金属半导体化合物纳米线构成的电容器结构的底层金属的表面积越大，即电容器结构的底面积越大，电容器的电容量也就越大。

本发明的第二实施方式涉及一种具有纳米线结构的电容器的制备方法。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，在第一导电层上制备金属半导体化合物纳米线的过程中，先去除多晶半导体层侧壁表面剩余的金属薄膜，然后对多晶半导体层进行退火，在多晶半导体层的侧壁表面形成金属半导体化合物纳米线。而在本发明第二实施方式中，先对多晶半导体层进行退火，然后去除多晶半导体层侧壁表面剩余的金属薄膜，得到在多晶半导体层的侧壁表面形成金属半导体化合物纳米线。本实施方式与第一实施方式在第一导电层上制备金属半导体化合物纳米线的处理过程存在区别之外，别的处理过程一致，在此不再赘述。本实施方式中在第一导电层上制备金属半导体化合物纳米线的具体流程如图4所示，包含以下子步骤：

步骤S401，在第一导电层上依次形成多晶半导体层及绝缘层；

步骤S402，采用光刻工艺，对所述多晶半导体层及绝缘层的中间部分用光刻胶进行保护，再依次对绝缘层以及多晶半导体层进行各向异性干法刻蚀，去掉两侧的绝缘层以及多晶半导体层；

步骤S403，在多晶半导体层两侧的侧壁上沉积金属薄膜，金属薄膜中的金属向所述多晶半导体层扩散；

步骤S404，对多晶半导体层进行退火；

步骤S405，去除多晶半导体层侧壁表面剩余的金属薄膜，得到在多晶半导体层的侧壁表面形成金属半导体化合物纳米线；

步骤S406，去除绝缘层及多晶半导体层。

将本实施方式的具体步骤与第一实施方式对比，可以发现，在本实施方式中，对两侧的侧壁上沉积金属薄膜的多晶半导体层先进行退火处理，然后去除多晶半导体层侧壁表面剩余的金属薄膜得到在多晶半导体层的侧壁表面形成金属半导体化合物纳米线。本实施方式正是通过先对两侧的侧壁上沉积金属薄膜的多晶半导体层进行退火处理，使得金属离子加速向多晶半导体层的侧壁运动，并进入多晶半导体层的侧壁，从而使得扩散至多晶半导体层的侧壁的金属离子更多，扩散深度更深，因而最终形成的金属半导体化合物纳米线的宽度加宽，其宽度在8纳米以上。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

本发明第三实施方式涉及一种具有纳米线结构的电容器，如图3H所示，包含：衬底101、底层金属102、介质层107和上层金属108；

其中，底层金属102由第一导电层102A和金属半导体化合物纳米线102B构成，第一导电层102A覆盖于衬底101之上，金属半导体化合物纳米线102B制备在第一导电层102A上；介质层107覆盖于底层金属102之上；上层金属108覆盖于介质层107之上。

在本实施方式中，金属半导体化合物纳米线为金属硅化物纳米线；第一导电层选用的材料可以为金属；介质层选用的介质材料可以为：二氧化硅SiO₂，氮化硅Si₃N₄，三氧化二铝Al₂O₃，二氧化铪Hf₂，二氧化钛TiO₂或二氧化锆ZrO₂中的任一种或者任意组合。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1.一种具有纳米线结构的电容器的制备方法，其特征在于，包含以下步骤：

提供衬底；

在所述衬底上形成第一导电层；

在所述底层金属上形成介质层；

2.根据权利要求1所述的具有纳米线结构的电容器的制备方法，其特征在于，

所述金属半导体化合物纳米线为金属硅化物纳米线。

3.根据权利要求1所述的具有纳米线结构的电容器的制备方法，其特征在于，在所述第一导电层上制备金属半导体化合物纳米线的步骤中，包含以下子步骤：

在所述第一导电层上依次形成多晶半导体层及绝缘层；

去除所述多晶半导体层侧壁表面剩余的金属薄膜；

去除所述绝缘层及所述多晶半导体层。

4.根据权利要求3所述的具有纳米线结构的电容器的制备方法，其特征在于，所述金属薄膜是通过物理气相沉积PVD法沉积在所述多晶半导体层两侧的侧壁上。

5.根据权利要求4所述的电容器的制备方法，其特征在于，在所述PVD法沉积金属薄膜的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述多晶半导体层上加第一偏压。

6.根据权利要求3所述的具有纳米线结构的电容器的制备方法，其特征在于，所述金属半导体化合物纳米线的宽度在2至10纳米之间。

7.根据权利要求1所述的具有纳米线结构的电容器的制备方法，其特征在于，在所述第一导电层上制备金属半导体化合物纳米线的步骤中，包含以下子步骤：

在所述第一导电层上依次形成多晶半导体层及绝缘层；

对所述多晶半导体层进行退火；

去除所述绝缘层及所述多晶半导体层。

8.根据权利要求7中所述的具有纳米线结构的电容器的制备方法，其特征在于，所述金属半导体化合物纳米线的宽度在8纳米以上。

9.根据权利要求1至8中任一项所述的具有纳米线结构的电容器的制备方法，其特征在于，

所述介质层中选用的介质材料为以下之一或其任意组合：

二氧化硅SiO₂，氮化硅Si₃N₄，三氧化二铝Al₂O₃，二氧化铪HFO₂，二氧化钛TiO₂或二氧化锆ZrO₂。

10.根据权利要求1至8中任一项所述的具有纳米线结构的电容器的制备方法，其特征在于，在所述底层金属上形成介质层的步骤中，采用原子层沉积ALD法形成所述介质层。

11.一种具有纳米线结构的电容器，其特征在于，包含：衬底、底层金属、介质层和上层金属；

所述介质层覆盖于所述底层金属之上；

所述上层金属覆盖于所述介质层之上。

12.根据权利要求11所述的具有纳米线结构的电容器，其特征在于，所述金属半导体化合物纳米线为金属硅化物纳米线。