CN109494302A - 电容元件、图像传感器以及电容元件的制造方法 - Google Patents

电容元件、图像传感器以及电容元件的制造方法 Download PDF

Info

Publication number
CN109494302A
CN109494302A CN201810800181.4A CN201810800181A CN109494302A CN 109494302 A CN109494302 A CN 109494302A CN 201810800181 A CN201810800181 A CN 201810800181A CN 109494302 A CN109494302 A CN 109494302A
Authority
CN
China
Prior art keywords
electrode
capacity cell
dielectric layer
carbon
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810800181.4A
Other languages
English (en)
Other versions
CN109494302B (zh
Inventor
留河优子
小柳贵裕
德原健富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109494302A publication Critical patent/CN109494302A/zh
Application granted granted Critical
Publication of CN109494302B publication Critical patent/CN109494302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相对置地配置；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极和上述第二电极分别接触。上述电介质层的膜厚为10nm以上。上述第一电极含有碳。上述电介质层与上述第一电极接触的界面处的碳的元素比为30原子％以下。

Description

电容元件、图像传感器以及电容元件的制造方法
技术领域
本申请涉及电容元件、图像传感器以及电容元件的制造方法。
背景技术
在半导体工业中，电容元件对于存储器或图像传感器等集成电路来说是必要的器件。作为电容元件的结构，例如已知MOS(Metal Oxide Semiconductor；金属氧化物半导体)或MIM(Metal Insulator Metal；金属绝缘体金属)等结构。
近年来，要求电容元件的高容量化。例如，日本特开2016-76921号公报公开了一种电容元件，其具备使用介电常数高于二氧化硅(SiO2)的ZrO2等材料形成的绝缘膜。
发明内容
本申请的非限定的某一个示例性方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相对置地配置；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极和上述第二电极分别接触。上述电介质层的膜厚为10nm以上。上述第一电极含有碳。上述电介质层与上述第一电极接触的界面处的碳的元素比为30原子％以下。
附图说明
图1是表示实施方式的电容元件的示例性结构的剖视图。
图2是表示实施方式的电容元件的制造方法的流程图。
图3是表示实施方式的电容元件的下部电极的形成工序的详细情况的图。
图4是表示实施方式的电容元件在厚度方向上的碳的浓度分布的图。
图5是表示实施方式的电容元件的绝缘击穿电压相对于存在于电介质层与下部电极的界面的碳的元素比的依赖性的图。
图6是表示具备实施方式的电容元件的图像传感器的截面结构的剖视图。
图7是表示实施方式的变形例的电容元件的示例性结构的剖视图。
符号说明
10、20 电容元件
11、21 下部电极
11a、11b 最外表面层
12、22 电介质层
13、23 上部电极
100 图像传感器
110 基板
120 多层布线结构
130 光电转换元件
131 像素电极
132 光电转换膜
133 透明电极
具体实施方式
(作为本申请的基础的认识)
近年来，由于半导体技术中的微细加工技术的进步，高集成化和高容量化正在迅速发展。伴随着高集成化，俯视时配置有电容元件的区域的面积即电容器面积减少。此处，若想不降低电容元件的容量而实现小电容器面积，需要将电容元件的绝缘膜变薄。但是，在减薄绝缘膜的情况下，容易发生电容元件的绝缘击穿，软错误的产生和产品的可靠性成为问题。
通常，作为电容元件的绝缘膜，使用了二氧化硅、氮化硅或它们的复合膜。但是，要求电容元件的进一步高容量化，从而作为电容元件的绝缘膜对介电常数高于二氧化硅的金属氧化膜进行了研究。
介电常数高于二氧化硅的材料被称为所谓的High-k材料。作为High-k材料的代表性物质，已知有HfO2或ZrO2等。通过将High-k材料用作电容元件的绝缘膜，能够以小于二氧化硅的面积增大电容元件的容量。
但是，在使用了HfO2等高介电常数的绝缘膜作为电容元件的绝缘膜的情况下，当使用了现有的多晶硅作为电极材料时，会在电极与绝缘膜的界面形成介电常数低的SiO2。因此，在引起电容元件的容量降低的同时，将金属氧化膜还原，会导致泄漏电流的增大。因此，HfO2等材料难以用在多晶硅上。
因此，正在研究使用TiN等金属氮化物作为电极材料。金属氮化物稳定并且加工性优异。
但是，就算是在将金属氮化物用于电极的情况下，也存在受到下部电极的结晶性和表面性的影响而使绝缘膜的膜质降低这样的问题。由此，电容元件的泄漏电流增大，耐受电压降低。因此，会显著损害电容元件的可靠性。
本申请的一个方案的概要如下所述。
本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相对置地配置；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触。所述电介质层的膜厚为10nm以上。所述第一电极含有碳。所述电介质层与所述第一电极接触的界面处的碳的元素比为30原子％以下。
由此，第一电极与电介质层之间的界面处的碳的比例小，从而能够减少因碳而在电介质层内产生的晶界或晶体缺陷。因此，电介质层的膜质得到提高，从而能够抑制泄漏电流的产生。这样，根据本方案，能够实现绝缘性高、耐受电压特性优异的电容元件。
就本申请的一个方案的电容元件来说，所述电介质层可以含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
由此，铪的氧化物或锆的氧化物由于是介电常数高的材料，因而能够实现电容元件的高容量化。因此，根据本方案，能够实现高容量的电容元件。
另外，所述第一电极例如可以含有选自钛的氮化物或钽的氮化物中的至少一种作为主要成分。
由此，第一电极的表面性提高，因而能够减少因第一电极的表面的凹凸而在电介质层内产生的晶界或晶体缺陷。因此，电介质层的膜质得到提高，从而能够进一步抑制泄漏电流的产生。
此外，所述界面例如可以具有在从所述第二电极向所述第一电极的方向凹陷的沟槽形状，所述电介质层沿着所述沟槽形状设置。所述电介质层可以以大致均匀的膜厚设置。
由此，能够三维地增大电容元件的电极面积。因此，能够较小地维持俯视时电容元件所占的面积，并且增大电容元件的容量。这样，根据本方案，能够实现电容元件的进一步高容量化。
另外，本申请的一个方案的图像传感器具备选自光电转换元件和光电二极管中的至少一种以及所述电容元件。
由此，图像传感器具备绝缘性高、耐受电压特性优异的高容量电容元件，因而能够提高图像传感器的可靠性。
此外，本申请的一个方案的电容元件的制造方法包括下述工序：依次层叠含有碳的第一电极、膜厚为10nm以上的电介质层和第二电极的工序；以及在所述第一电极的最外表面进行等离子体处理的工序。
由此，通过在第一电极的最外表面进行等离子体处理，能够减少第一电极的最外表面所包含的碳的比例。因此，当在第一电极上形成电介质层时，能够减少因碳而在电介质层内产生的晶界或晶体缺陷。其结果是，电介质层的膜质得到提高，从而能够抑制泄漏电流的产生。这样，根据本方案，能够制造绝缘性高、耐受电压特性优异的电容元件。
就本申请的一个方案的电容元件的制造方法来说，所述电介质层可以含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
由此，铪的氧化物或锆的氧化物由于是介电常数高的材料，因而能够实现电容元件的高容量化。因此，根据本方案，能够制造高容量的电容元件。
另外，所述等离子体处理例如可以在氮气氛或氧气氛下进行。
由此，能够不损害电容元件的品质而减小碳的比例。
此外，所述第一电极例如可以含有选自钛的氮化物或钽的氮化物中的至少一种作为主要成分，所述层叠的工序中使用化学气相沉积法或原子层沉积法来层叠所述第一电极。
由此，就算是在电容元件具有三维结构的情况下，也能在三维结构的侧面部形成膜厚均质的第一电极。因此，能够较小地维持俯视时电容所占的面积，能够实现可靠性高并且高容量的电容元件。
下面，参照附图对本申请的实施方式进行详细说明。此外，以下说明的实施方式均示出总的或具体例子。以下实施方式所示出的数值、形状、材料、构成要素、构成要素的配置和连接形态、制造工序、制造工序的顺序等仅是一个例子，主旨并不是限定本申请。只要不产生矛盾，则本说明书中所说明的各种方案可以相互组合。此外，就以下实施方式中的构成要素之中未记载于示出最上位概念的独立权利要求的构成要素来说，其作为任选构成要素来进行说明。
另外，各图仅为示意图，未必严密地进行图示。因此，例如各图中比例尺等未必一致。此外，各图中，实质上具有相同功能的构成要素以通用的附图标记来表示，有时省略或简化说明。
此外，本说明书中，“上方”和“下方”这两个术语并不是指绝对的空间识别中的朝上方向(铅直上方)和朝下方向(铅直下方)，而是用作基于层叠构成中的层叠顺序通过相对位置关系来规定的术语。另外，“上方”和“下方”这两个术语不仅适用于两个构成要素相互隔开间隔而配置并且在两个构成要素之间存在其他构成要素的情况，还适用于两个构成要素相互密合地配置并且两个构成要素接触的情况。
(实施方式)
图1是表示实施方式的电容元件10的示例性结构的剖视图。
如图1所示，电容元件10具有下部电极11、电介质层12和上部电极13。电容元件10通过在基板(未图示)的上方依次层叠下部电极11、电介质层12和上部电极13而形成。
下部电极11和上部电极13为相互相对置地配置的第一电极和第二电极的一个例子。电介质层12位于下部电极11与上部电极13之间，并且与下部电极11和上部电极13分别接触。
如图1所示，电容元件10为平行平板型电容元件。具体来说，下部电极11、电介质层12和上部电极13分别被构成为具有大致均匀的膜厚的平板状。下部电极11和上部电极13夹着电介质层12相互平行地配置。下部电极11的上表面即下部电极11的最外表面与电介质层12的下表面接触。上部电极13的下表面与电介质层12的上表面接触。
此外，电容元件10的电极面积相当于上部电极13和下部电极11在俯视时重叠的面积。俯视是指由层叠方向观察电容元件10。层叠方向为图1所示的深度方向的相反方向即从下向上的方向。
下部电极11是电容元件10所具备的第一电极的一个例子。下部电极11使用导电性材料来形成。作为导电性材料，使用氮化钛(TiN)、氮化钽(TaN)或氮化铪(HfN)等导电性金属氮化物。下部电极11的上表面的表面粗糙度Ra足够小、表面性高。此外，作为导电性材料，也可以使用氧化铟锡(ITO：Indium Tin Oxide)或氧化锌(ZnO)等导电性氧化物。或者，作为导电性材料，也可以使用钛(Ti)、铝(Al)、金(Au)或铂(Pt)等金属单质。
下部电极11例如使用有机金属气相沉积法(MOCVD：Metal Organic ChemicalVapor Deposition)、原子层沉积法(ALD：Atomic Layer Deposition)或溅射法等来形成。下部电极11例如通过在基板的上方将导电性材料以薄膜状成膜来形成。下部电极11的膜厚例如为10nm～100nm，但不限于此。
下部电极11含有碳(C)。碳例如含有于将下部电极11成膜时所使用的有机系材料。下部电极11与电介质层12的界面处的碳的元素比为30原子％以下。下部电极11中所包含的碳的元素比例如可以使用飞行时间型二次离子质谱法(ToF-SIMS：Time-of-FlightSecondary Ion Mass Spectrometry)来进行测定。
上部电极13是电容元件10所具备的第二电极的一个例子。上部电极13可以使用与下部电极11相同的材料来形成，也可以使用不同的材料来形成。上部电极13与下部电极11同样地使用MOCVD法、ALD法或溅射法等来形成。上部电极13例如通过作为电介质层12上的区域的俯视时与下部电极11重复的区域将导电性材料以薄膜状成膜来形成。上部电极13的膜厚例如为200nm，但不限于此。
电介质层12使用介电常数高于二氧化硅(SiO2)的high-k材料来形成。具体来说，电介质层12例如含有选自铪(Hf)的氧化物和锆(Zr)的氧化物中的至少一种作为主要成分。电介质层12含有50％以上的选自铪的氧化物和锆的氧化物中的至少一种。
电介质层12例如使用ALD法或EB(Electron Beam；电子束)蒸镀法等来形成。电介质层12例如通过在下部电极11上将由铪的氧化物或锆的氧化物构成的电介质膜以薄膜状成膜来形成。
电介质层12的膜厚为10nm以上。电介质层12的膜厚可以为10nm～100nm。电介质层12具有单斜晶系晶体结构。
电介质层12的膜厚例如可以由截面结构的使用透射型电子显微镜拍摄得到的照片来测定物理膜厚。或者，在电容元件10的面积(S)和电介质层12的介电常数(ε)已知的情况下，也可以由电容元件10的电容值(C)基于式：d＝ε×S/C来算出平均膜厚(d)。
电介质层12的晶体结构可以通过进行使用了X射线衍射(XRD：X-RayDiffraction)法的分析来获知。另外，晶体结构也可以通过截面TEM(TransmissionElectron Microscope；透射电子显微镜)来获知。此外，电介质层12的膜厚和晶体结构的测定方法不限于这些。
电介质层12与下部电极11接触的界面处的碳的元素比为30原子％以下。具体来说，下部电极11的最外表面层中的碳的元素比为30原子％以下。最外表面层是包括电介质层12与下部电极11的界面即下部电极11的最外表面在内的下部电极11内的区域。最外表面层的厚度为几纳米以下。
接着，对本实施方式的电容元件10的制造方法进行说明。电容元件10的制造方法包括下述工序：依次层叠下部电极11、电介质层12和上部电极13的工序；以及在下部电极11的最外表面进行等离子体处理的工序。以下，使用图2对具体制造方法进行说明。图2是表示本实施方式的电容元件10的制造方法的流程图。
首先，在基板(未图示)的上方形成下部电极11(S10)。例如，使用ALD法将TiN膜成膜，由此形成下部电极11。ALD法中所使用的原料气体例如为TDMAT(Ti[N(CH3)2]4、四(二甲氨基)钛等有机系材料。有机系材料含有碳。因此，下部电极11中包含碳。
接着，对下部电极11的最外表面进行等离子体处理(S20)。等离子体处理在氮气氛或氧气氛下进行。此外，氮气氛或氧气氛下的等离子体处理分别也称为N2等离子体处理或O2等离子体处理。
例如，将形成有下部电极11的基板配置于ALD法中所使用的腔室内，以该状态向腔室内供给氮气或氧气，产生等离子体。通过使下部电极11的最外表面暴露于等离子体，变得容易从下部电极11的最外表面层释放出碳。由此，能够降低最外表面层中所包含的碳的比例。
接着，使用ALD法在下部电极11上形成电介质层12(S30)。例如，在下部电极11的暴露于等离子体的最外表面上将铪的氧化物(HfOx)成膜，由此形成电介质层12。此外，也可以代替铪的氧化物而将锆的氧化物(ZrOx)成膜。HfOx和ZrOx中的下标X为正值。例如X＝2，但不限于此。
接着，在电介质层12上形成上部电极13(S40)。例如，使用ALD法在电介质层12上将TiN膜成膜，由此形成上部电极13。
此外，也可以在形成电容元件10之后进行氮(N2)气氛下的热处理。氮气氛下的热处理也称为氮退火。氮退火例如在400℃下进行30分钟。
接着，使用图3对下部电极11的形成工序的详细情况进行说明。图3是表示本实施方式的电容元件10的下部电极11的形成工序的详细情况的图。
图3示意性地示出了电容元件10的各层的具体处理。具体来说，就图3(a)所示的实施例而言，多个长方形分别表示电容元件10的各层的形成的一个工序。长方形的纵向长度示意性地示出了在一次工序中成膜的膜的膜厚。另外，对多个长方形各自赋予的图案表示进行同一处理。图3中，从纸面下侧向上侧依次层叠各层。此外，这些对于图3(b)所示的比较例来说也是相同的。
例如，实施例的下部电极11的最外表面层11a的形成工序以小网眼图案的长方形来表示。小网眼图案的长方形表示在使用CVD法形成TiN膜之后实施N2等离子体处理的工序。比较例的下部电极11的最外表面层11b的形成工序以倾斜的斜线图案的长方形来表示。倾斜的斜线图案的长方形表示在使用CVD法形成TiN膜之后不实施N2等离子体处理的工序。
电介质层12的形成工序以内部记载有“HfOx”的长方形来表示。内部记载有“HfOx”的长方形表示使用ALD法进行的HfOx膜的成膜。上部电极13的上层的形成工序以大网眼图案的长方形来表示。大网眼图案的长方形表示使用PVD(Physical Vapor Deposition；物理气相沉积)法来形成TiN膜的工序。
例如，就图3(a)所示的实施例来说，小网眼图案的三个长方形表示分三次来形成下部电极11。例如，一次工序中，在以5nm等规定膜厚使用CVD法形成TiN膜之后，实施N2等离子体处理。将该工序依次重复三次，由此形成膜厚为15nm的TiN膜。在包括下部电极11与电介质层12的界面的最外表面层11a，也可以实施N2等离子体处理。
就图3(b)所示的比较例来说，下部电极11的形成工序与图3(a)所示的实施例不同。具体来说，在和下部电极11与电介质层12的界面接触的下部电极11的最外表面层11b未进行N2等离子体处理。根据有无N2等离子体处理，下部电极11与电介质层12的界面处的碳的浓度不同。
图4是表示本实施方式的电容元件10在厚度方向上的碳的浓度分布的图。具体来说，图4(a)示出了对图3(a)所示的实施例中的碳的浓度进行测定得到的结果。图4(b)示出了对图3(b)所示的比较例中的碳的浓度进行测定得到的结果。图4(a)和(b)中，横轴均表示厚度[nm]，纵轴均表示碳的元素比[原子％]。
如图4(b)所示，比较例中，下部电极11与电介质层12的界面处的碳的浓度大。与此相对，如图4(a)所示，实施例中，下部电极11与电介质层12的界面处的碳的浓度小。这样，通过进行N2等离子体处理，能够减少下部电极11与电介质层12的界面的碳的浓度。
接着，对存在于下部电极11与电介质层12的界面的碳、电介质层12的膜厚和电容元件10的绝缘击穿电压之间的关系进行说明。
在为了形成下部电极11而使用CVD法或ALD法来形成TiN或TaN等金属氮化物的情况下，通过反复进行前体材料的导入和氮化，逐渐在基板上堆积氮化膜。但是，实际上，由前体材料向氮化膜的置换并不是以100％的概率进行，虽然是微量但在膜中会残存前体材料。特别是，氮化物与氧化物相比生成能量高。因此，难以形成纯度高的TiN或TaN。因此，本实施方式在将TiN或TaN成膜之后实施N2等离子体处理。
本申请的发明者们制作电容元件10的多个样品，使用各样品来评价特性。多个样品包含N2等离子体处理的条件和电介质层12的膜厚各自不同的电容元件10。
具体来说，本申请的发明者们就对下部电极11的最外表面未实施N2等离子体处理的样品、以750W实施了30秒N2等离子体的样品以及以1500W实施了30秒N2等离子体的样品这三种样品分别各准备了三个。进而，对它们各自进行膜厚为8nm、19nm和24nm的HfOx的成膜，由此制作出合计九个样品。本申请的发明者们对于所制作的九个样品测定绝缘击穿电压，并且通过使用X射线光电子能谱法(XPS：X-ray Photoelectron Spectroscopy)的分析对碳的浓度进行了计测。
图5是表示本实施方式的电容元件10的绝缘击穿电压相对于存在于电介质层12与下部电极11的界面的碳的元素比的依赖性的图。图5中，横轴表示碳的元素比，纵轴表示绝缘击穿电压。
就未实施N2等离子体处理的样品来说，界面处的碳的元素比与HfOx的膜厚无关地为50原子％。就以750W实施了30秒N2等离子体的样品来说，界面处的碳的元素比与HfOx的膜厚无关地为30原子％。就以15000W实施了30秒N2等离子体的样品来说，界面处的碳的元素比与HfOx的膜厚无关地为3原子％。
由此可知，通过进行N2等离子体处理，能够降低界面处的碳的浓度。此时，输入功率越大则越能够降低碳的浓度。此外，可知电介质层12的膜厚不会对由等离子体处理产生的碳浓度的降低效果产生影响。
如图5所示，在HfOx的厚度为8nm的情况下，电容元件10的绝缘击穿电压不依赖于下部电极11的碳的浓度而大致一定。可以认为在膜厚小于10nm的情况下碳浓度的高低与绝缘击穿电压没有相关性。
另一方面，可知在HfOx的厚度为16nm和24nm的情况下碳的浓度越低则电容元件10的绝缘击穿电压越高，绝缘性越高。在碳的元素比为30原子％以下的情况下，绝缘击穿电压大致一定。
绝缘击穿电压相对于碳的浓度的依赖性根据HfOx的膜厚而不同这一点被推断与HfOx的结晶性有关。在HfOx小于10nm的情况下，由X射线衍射结果可知HfOx为非晶状态。
TiN与HfOx的晶体结构不同，因此在界面必定产生了晶体的应变。因此，在HfOx的厚度薄的情况下HfOx为非晶状态可以认为是由于HfOx中的原子随机排列时能够降低势能。HfOx在非晶状态时膜的均质性高，不易生成容易局部发生绝缘击穿的部位。因此，被推断不易受到存在于TiN与HfOx的界面的碳的影响。
另一方面，可知在HfOx为10nm以上的情况下HfOx发生结晶化。具体来说，HfOx成为单斜晶系晶体结构。这被推断是因为，通过具有一定的膜厚，HfOx膜中的原子以晶体排列导致的势能的降低低于非晶状态的势能。此外，在HfOx的厚度超过10nm的情况下，刚成膜后为非晶状态的HfOx也由于以300℃至400℃的范围的温度实施退火处理而容易地发生结晶化。在HfOx成为了多晶的情况下，膜中存在晶界，在晶界大量存在可成为氧缺陷或晶格缺陷等电导载流子的缺陷。
因此，多晶的绝缘膜容易在晶界发生绝缘击穿，绝缘击穿电压比非晶膜低。此外，在将HfOx成膜的工艺中，TiN上存在有作为杂质的碳时，以该碳为起点产生晶界或晶体缺陷的概率提高。因此，预测碳的比例越多则越容易发生绝缘击穿，越可观察到绝缘击穿电压的降低。
就本实施方式的电容元件10来说，下部电极11与电介质层12的界面处的碳的元素比为30原子％以下，因而如图5所示抑制了绝缘击穿电压的降低。这样，本实施方式的电容元件10的绝缘性高，耐受电压特性优异。
接着，使用图6对具备本实施方式的电容元件10的图像传感器100进行说明。图6是表示本实施方式的图像传感器100的截面结构的剖视图。
图像传感器100具备以矩阵状排列的多个像素。多个像素分别具备：光电转换元件，该光电转换元件通过对所接受的光进行光电转换而生成电信号；以及像素电路，该像素电路对由该光电转换元件生成的电信号进行处理。图6示出了图像传感器100的一个像素的截面构成。
如图6所示，本实施方式的图像传感器100是具有使光电转换膜132层叠在像素电路的上方而成的层叠结构的图像传感器。具体来说，图像传感器100具备基板110、多层布线结构120和光电转换元件130。
基板110为半导体基板，例如为Si基板。
多层布线结构120包含像素电路，该像素电路对由光电转换元件130生成的电信号进行处理。具体来说，如图6所示，多层布线结构120中包含多个晶体管Tr1、Tr2和Tr3、多个电容元件Cs和Cc以及多个布线。
多个晶体管Tr1、Tr2和Tr3分别为重置晶体管和读出电荷用的晶体管等。晶体管Tr1、Tr2和Tr3例如为MOSFET。各晶体管的源区和漏区等形成于基板110的表面区域。
电容元件Cc是蓄积由光电转换元件130取出的信号电荷的电容元件。电容元件Cs是用于除去kTC噪声的电容元件。各晶体管、各电容元件和各布线被由硅氧化膜等绝缘性材料形成的层间绝缘膜等所分离。
光电转换元件130具备像素电极131、光电转换膜132和透明电极133。像素电极131和透明电极133在之间夹着光电转换膜132，它们相互相对置地配置。光电转换膜132以面分别接触像素电极131和透明电极133。
像素电极131与每个像素相互分离地设置。像素电极131例如使用铝或铜之类的金属等导电性材料来形成。
光电转换膜132使用有机材料或非晶硅等无机材料来形成。光电转换膜132在光隔着透明电极133射入的情况下生成与所射入的光的量相应的信号电荷。信号电荷通过像素电极131被取出，蓄积于电容元件Cc。
透明电极133使用ITO等透明导电性材料来形成。透明电极133和光电转换膜132例如对各像素共通地设置。
本实施方式的电容元件10例如用作电容元件Cs。具体来说，图像传感器100如图6所示具备电容元件10作为除去kTC噪声用的电容元件。在基板110的上方并且多层布线结构120的内部依次层叠有下部电极11、电介质层12和上部电极13，由此设置电容元件10。
此外，电容元件10也可以用作用于蓄积信号电荷的电容元件Cc。由此，就算是对于高照度的入射光也能不白化(whiteout)地曝光，能够实现饱和电子数多的像素。
本实施方式的图像传感器100具备绝缘性高、耐受电压特性优异的电容元件10，因而能够提高可靠性。
(其他实施方式)
以上，基于实施方式对一个或多个方案的电容元件、图像传感器以及电容元件的制造方法进行了说明，但本申请不限于这些实施方式。只要不脱离本申请的主旨，则对本实施方式实施了本领域技术人员可想到的各种变形的方式以及将不同实施方式中的构成要素组合所构建的方式也包括在本申请的范围内。
例如，对下部电极11的最外表面进行的等离子体处理也可以不是氮气氛或氧气氛。例如，也可以在包含氩等稀有气体的气氛下进行等离子体处理。
另外，例如，电容元件10也可以不是平行平板型电容元件。使用图7对实施方式的变形例的电容元件进行说明。
图7是表示本变形例的电容元件20的示例性结构的剖视图。图7所示的电容元件20不是平行平板型电容元件，而是三维结构型电容元件。具体来说，电容元件20具备下部电极21、电介质层22和上部电极23。此外，电容元件20与实施方式的电容元件10相比除了其截面结构不同这点以外，构成各层的材料和制造方法等均与实施方式的电容元件10相同。
如图7所示，下部电极21与电介质层22的界面具有在从上部电极23向下部电极21的方向即深度方向凹陷的沟槽形状。电介质层22沿着沟槽形状以大致均匀的膜厚设置。本变形例中，下部电极21也沿着沟槽形状以大致均匀的膜厚设置。上部电极23的上表面大致平坦，并且下表面沿着沟槽形状设置。
由此，在沟槽形状中的槽的侧面部，上部电极23和下部电极21相互相对置的区域增加。因此，俯视时，就算是与图1所示的电容元件10为相同大小，电容元件20的表面积也增大，容量也增大。
此外，图7作为一个例子示出了具有两个槽的沟槽形状，但槽的个数可以为一个，也可以为三个以上。另外，通过增加槽的个数或使槽变深，能够增大电容元件20的容量。
另外，本变形例中，下部电极21、电介质层22和上部电极23分别使用ALD法来形成。例如，依次将TaN膜、ZrOX膜、TaN膜成膜。由此，能够容易地在沟槽形状的侧面部分形成膜厚均等的各层。
此外，上述各实施方式在权利要求书或其均等的范围可以进行各种变更、置换、附加、省略等。

Claims (9)

1.一种电容元件，其具备：
第一电极；
第二电极，该第二电极与所述第一电极相对置地配置；以及
电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触，
其中，所述电介质层的膜厚为10nm以上，
所述第一电极含有碳，
所述电介质层与所述第一电极接触的界面处的碳的元素比为30原子％以下。
2.根据权利要求1所述的电容元件，其中，所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
3.根据权利要求1所述的电容元件，其中，所述第一电极含有选自钛的氮化物或钽的氮化物中的至少一种作为主要成分。
4.根据权利要求1所述的电容元件，其中，所述界面具有在从所述第二电极向所述第一电极的方向凹陷的沟槽形状，
所述电介质层沿着所述沟槽形状设置。
5.一种图像传感器，其具备选自光电转换元件和光电二极管中的至少一种以及电容元件，
其中，所述电容元件具备：
第一电极；
第二电极，该第二电极与所述第一电极相对置地配置；以及
电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触，
所述电介质层的膜厚为10nm以上，
所述第一电极含有碳，
所述电介质层与所述第一电极接触的界面处的碳的元素比为30原子％以下。
6.一种电容元件的制造方法，其包括下述工序：
依次层叠含有碳的第一电极、膜厚为10nm以上的电介质层和第二电极的工序；以及
在所述第一电极的最外表面进行等离子体处理的工序。
7.根据权利要求6所述的电容元件的制造方法，其中，所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
8.根据权利要求6所述的电容元件的制造方法，其中，所述等离子体处理在氮气氛或氧气氛下进行。
9.根据权利要求6所述的电容元件的制造方法，其中，所述第一电极含有选自钛的氮化物或钽的氮化物中的至少一种作为主要成分，
所述层叠的工序中使用化学气相沉积法或原子层沉积法来层叠所述第一电极。
CN201810800181.4A 2017-09-12 2018-07-20 电容元件、图像传感器以及电容元件的制造方法 Active CN109494302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017175022 2017-09-12
JP2017-175022 2017-09-12

Publications (2)

Publication Number Publication Date
CN109494302A true CN109494302A (zh) 2019-03-19
CN109494302B CN109494302B (zh) 2024-04-05

Family

ID=65632233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810800181.4A Active CN109494302B (zh) 2017-09-12 2018-07-20 电容元件、图像传感器以及电容元件的制造方法

Country Status (3)

Country Link
US (2) US11114481B2 (zh)
JP (1) JP7186367B2 (zh)
CN (1) CN109494302B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107083A1 (ja) * 2017-11-30 2019-06-06 パナソニックＩｐマネジメント株式会社 撮像装置
CN113711358A (zh) * 2019-09-04 2021-11-26 松下知识产权经营株式会社 摄像装置
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法
US11792996B2 (en) * 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382818B (en) * 1997-04-28 2000-02-21 Sony Corp Electrical material, producing method for the same, dielectric capacitor, non-volatile memory and semiconductor device
CN1287386A (zh) * 1999-06-25 2001-03-14 现代电子产业株式会社 半导体存储器件的电容器及其制造方法
US20030170950A1 (en) * 2002-03-08 2003-09-11 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
TW200304157A (en) * 2002-03-15 2003-09-16 Matsushita Electric Ind Co Ltd Method for fabricating capacitor device
US20050152094A1 (en) * 2004-01-14 2005-07-14 Jeong Yong-Kuk Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
JP2005243921A (ja) * 2004-02-26 2005-09-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2007329286A (ja) * 2006-06-07 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置、およびその製造方法
CN101399116A (zh) * 2007-09-27 2009-04-01 太阳诱电株式会社 电容器及其制造方法
CN101529565A (zh) * 2006-10-27 2009-09-09 东京毅力科创株式会社 高电介质膜的形成方法和半导体装置的制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153707A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
DE102005038219B4 (de) * 2005-08-12 2008-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
JP4983172B2 (ja) * 2006-09-12 2012-07-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7851324B2 (en) * 2006-10-26 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal-insulator-metal structure
JP2008147594A (ja) * 2006-12-13 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100852210B1 (ko) * 2007-04-26 2008-08-13 삼성전자주식회사 커패시터 유닛 및 그 형성 방법
JP5277657B2 (ja) * 2008-02-18 2013-08-28 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101015127B1 (ko) * 2008-08-20 2011-02-16 주식회사 하이닉스반도체 반도체 장치의 전극, 캐패시터 및 그의 제조방법
US8436408B2 (en) * 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
KR101094375B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법
JP5576719B2 (ja) * 2010-06-10 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US8563392B2 (en) * 2011-12-05 2013-10-22 Intermolecular, Inc. Method of forming an ALD material
KR20130134292A (ko) * 2012-05-30 2013-12-10 삼성전자주식회사 이미지 센서, 상기 이미지 센서를 포함하는 이미지 처리 시스템 및 상기 이미지 센서의 제조 방법
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
US9147689B1 (en) * 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US9530833B2 (en) * 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
JP6213743B2 (ja) * 2014-10-08 2017-10-18 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
JP6555468B2 (ja) 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
CN106876419B (zh) * 2015-12-10 2019-07-30 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法
JP6853663B2 (ja) 2015-12-28 2021-03-31 株式会社半導体エネルギー研究所 半導体装置
WO2017130728A1 (ja) 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382818B (en) * 1997-04-28 2000-02-21 Sony Corp Electrical material, producing method for the same, dielectric capacitor, non-volatile memory and semiconductor device
CN1287386A (zh) * 1999-06-25 2001-03-14 现代电子产业株式会社 半导体存储器件的电容器及其制造方法
US20030170950A1 (en) * 2002-03-08 2003-09-11 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
TW200304157A (en) * 2002-03-15 2003-09-16 Matsushita Electric Ind Co Ltd Method for fabricating capacitor device
US20050152094A1 (en) * 2004-01-14 2005-07-14 Jeong Yong-Kuk Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
JP2005243921A (ja) * 2004-02-26 2005-09-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2007329286A (ja) * 2006-06-07 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置、およびその製造方法
CN101529565A (zh) * 2006-10-27 2009-09-09 东京毅力科创株式会社 高电介质膜的形成方法和半导体装置的制造方法
CN101399116A (zh) * 2007-09-27 2009-04-01 太阳诱电株式会社 电容器及其制造方法

Also Published As

Publication number Publication date
US20210366960A1 (en) 2021-11-25
JP2019054238A (ja) 2019-04-04
US20190081096A1 (en) 2019-03-14
CN109494302B (zh) 2024-04-05
JP7186367B2 (ja) 2022-12-09
US11114481B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
CN109494302A (zh) 电容元件、图像传感器以及电容元件的制造方法
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
US8574998B2 (en) Leakage reduction in DRAM MIM capacitors
CN109494303B (zh) 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
US10424504B2 (en) Method for forming improved liner layer and semiconductor device including the same
JP7325007B2 (ja) 容量素子、及び容量素子の製造方法
US20160133691A1 (en) DRAM MIMCAP Stack with MoO2 Electrode
CN103579319A (zh) 层叠结构、半导体器件及其制造方法
CN102655176A (zh) 具有纳米线结构的电容器及其制备方法
US9318546B1 (en) Doped electrode for DRAM capacitor stack
US9099430B2 (en) ZrO-based high K dielectric stack for logic decoupling capacitor or embedded DRAM
US10916621B2 (en) Capacitor including first electrode, second electrode, and dielectric layer, image sensor, and method for producing capacitor
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
US20180240861A1 (en) Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
US20210098596A1 (en) Thin film structure and electronic device including the same
US20230145317A1 (en) Metal layers for increasing polarization of ferroelectric memory device
JP2008192914A (ja) 半導体装置及びその製造方法
US7872328B2 (en) Capacitor electrode that contains oxygen and nitrogen
JP2008135760A (ja) 半導体装置及びその製造方法
Kim et al. Advanced Capacitor Dielectrics: Towards 2x nm DRAM
KR20240015018A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant