CN105633125A - 半导体芯片台面结构及其保护方法 - Google Patents

Abstract

本发明公开了一种半导体芯片台面结构及其保护方法，半导体芯片台面结构包括：覆盖在半导体芯片边缘表面的钝化层，钝化层为半导体芯片在经过类金刚石膜沉积处理后，放置于200℃至350℃的环境中，并且在惰性气体氛围下进行退火处理后生成。类金刚石膜沉积处理使用气态碳氢化合物或其与氢气的混合物作为原料，通过PECVD工艺生成富含H元素或H离子的类金刚石膜。H元素或H离子以非定型方式分布于类金刚石膜的C原子网络中。通过实施本发明台面结构及其保护方法，半导体芯片经过退火处理，能够有效减小半导体芯片边缘的表面漏电流、降低芯片的静态损耗，从而有效提升半导体器件的长期可靠性。

Description

半导体芯片台面结构及其保护方法

技术领域

本发明涉及功率半导体芯片领域，尤其是涉及一种应用于改善芯片漏电流的半导体芯片台面结构及其保护方法。

背景技术

在半导体制造过程中，台面终端的工艺主要是在最后进行，常规的工艺是对芯片边缘进行磨角（形成侧面的角度），而后进行腐蚀（表面处理），最后是钝化和保护。经过角度和表面处理后的芯片在洁净（高纯）烘箱中存放不能超过3h，就要进行表面钝化及后续保护工艺。若存放时间过长，台面的表面会吸附电离子或化学物质或水分子，从而会影响芯片的耐压（电性能）。表面钝化的最终目的就是使芯片台面表面被一层或多层保护膜覆盖，芯片台面表面不直接接触外界。此钝化膜要保证台面区域不会被机械损伤，不会被渗透进杂质离子/分子，同时若能改善表面状况，提升电性能是更好。

在大功率半导体芯片中，虽然芯片主要工作于有源区，但它的工作性能也受限于边缘台面终端的性能。因此，必须对芯片的台面终端进行合理的设计，使台面表面电场低于芯片体内电场，表面耐压高于体内耐压，台面终端才不会成为芯片工作时的短板。终端设计主要包含台面形状设计、台面表面处理和台面表面钝化。台面形状设计和表面处理是使芯片具备承受特定电压电场的能力。表面钝化保证芯片的终端电压能力得以维持，指在芯片电接触范围之外覆盖一层或多层钝化层，防止芯片表面（尤其是PN结在表面的交界处）被电离子、化学物质、水等污染。若芯片表面被污染则会造成芯片的漏电流增大、阻断特性降低、可靠性降低，进而导致芯片失效。

目前适用于芯片钝化的材料主要有：二氧化硅、多晶硅、类金刚石膜、有机聚酯亚胺（SU）或聚酰亚胺（PI）等。其中，二氧化硅对Na离子屏蔽能力差，当受到Na离子玷污时会引起电压蠕变。多晶硅膜粘附性较差，易发生脱落。有机膜（SU或PI）易于在工艺过程中掺入气泡从而产生空洞，致密性不强。且上述材料由于材料的性能经过长时间存放/使用发生改变，在使用后偶尔会发生不稳定。相较而言，类金刚石膜由于其致密性高（空洞少），与硅材料粘附性好，电阻率高（寄生电流小），可靠性高而成为目前比较理想的钝化材料。在半导体芯片中，非电极区域的半导体芯片表面，尤其是表面的PN结交界处必须被钝化膜覆盖。

在现有技术中，与本发明申请最为接近的技术方案为本申请人于2014年04月16日申请，并于2014年06月25日公开，公开号为CN103887167A的中国发明专利申请《一种半导体芯片台面的钝化方法》。该发明申请半导体芯片台面的钝化方法，包括：将设置有预定台面造型的半导体芯片置入反应等离子体刻蚀的反应室内，并遮挡半导体芯片的非台面区域，以仅使所述半导体芯片的台面区域暴露在外；向反应室内通入反应性气体CH₄，反应性气体CH₄在射频源功率的作用下辉光放电产生等离子体；等离子体在半导体芯片的台面上淀积一层类金刚石薄膜，以形成钝化层。该发明申请虽然克服了软钝化法存在的人工手动操作很难保证台面钝化层质量的稳定性；采用的钝化材料有极强的刺激性气味，污染环境，并对人体危害较大；钝化材料在涂覆过程中极易引入气泡，在高温固化后，气泡中的气体释放，使得钝化材料出现缩胶现象，需要进行返工处理，降低了工作效率；以及钝化材料极易吸潮，并易老化，从而导致漏电流增大，影响芯片的长期可靠性等技术问题。但是，采用这种钝化方法的半导体芯片台面依然存在漏电流过大的情况，成为影响半导体芯片使用寿命和长期可靠性、稳定性的关键因素。

发明内容

有鉴于此，本发明的目的在于提供一种半导体芯片台面结构及其保护方法，能够有效降低半导体芯片的表面漏电流、降低芯片的静态损耗，从而提升半导体芯片的长期可靠性。

为了实现上述发明目的，本发明具体提供了一种半导体芯片台面结构的技术实现方案，半导体芯片台面结构，包括：覆盖在所述半导体芯片边缘表面的钝化层，所述钝化层为所述半导体芯片在经过类金刚石膜沉积处理后，放置于200℃至350℃的环境中，并且在惰性气体氛围中进行退火处理后生成，以减小所述半导体芯片的漏电流。

优选的，所述类金刚石膜沉积处理的沉积速率为10～300nm/min。

优选的，所述惰性气体氛围采用包括H₂、N₂、He在内的任意一种惰性气体。

优选的，所述钝化层的类金刚石膜的厚度为0.01um～1um。

优选的，所述半导体芯片在200℃至350℃的环境中，并且在惰性气体氛围下进行退火处理的时间为20min～8hour。

优选的，在所述钝化层的外表面设置有保护层，所述保护层进一步采用保护橡胶或保护漆。

优选的，所述类金刚石膜沉积处理使用气态碳氢化合物或所述气态碳氢化合物与氢气的混合物作为原料，通过PECVD工艺生成富含H元素或H离子的类金刚石膜。所述H元素或H离子以非定型方式分布于所述类金刚石膜的C原子网络中。经过退火处理，所述半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小所述半导体芯片边缘的表面漏电流。

优选的，所述半导体芯片的台面终端结构包括但不限于台面正角、台面负角、场限环中的任意一种结构。

优选的，所述半导体芯片包括但不限于二极管、晶闸管、三极管、MOS、IGBT中的任意一种芯片。

本发明还具体提供了另外一种半导体芯片台面保护方法的技术实现方案，半导体芯片台面保护方法，包括以下步骤：

S101：对所述半导体芯片的边缘表面进行类金刚石膜沉积处理，形成类金刚石膜结构的钝化层；

S102：将经过沉积处理的所述半导体芯片放置于200℃至350℃的环境中，并且在惰性气体氛围中进行退火处理，以进一步减小所述半导体芯片的漏电流。

优选的，所述步骤S101进一步包括：使用气态碳氢化合物或所述气态碳氢化合物与氢气的混合物作为原料，通过PECVD工艺在所述半导体芯片的边缘表面沉积富含H元素或H离子的类金刚石膜，形成所述钝化层。

优选的，经过所述步骤S102的退火处理，所述半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小所述半导体芯片边缘的表面漏电流。

优选的，在步骤S101中，所述类金刚石膜的沉积速率为10～300nm/min。

优选的，在步骤S102中，惰性气体氛围包括但不限于H₂、N₂、He中的任意一种气体氛围。

优选的，在步骤S102中，所述半导体芯片进行退火处理的时间为20min～8hour。

优选的，所述保护方法进一步包括步骤S103，该步骤包括：

在所述半导体芯片经过退火处理后，在所述钝化层的外表面设置保护层，所述设置保护层的过程包括涂覆保护橡胶或保护漆。

通过实施上述本发明提供的半导体芯片台面结构及其保护方法，具有如下有益效果：

（1）本发明能够大大降低半导体芯片的表面漏电流，从而降低芯片的静态损耗，提高芯片稳定性及长期可靠性。

（2）本发明使用退火工艺降低半导体芯片的漏电流，成本低、工艺效果好、效率高、可重复性好。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1是本发明半导体芯片台面结构一种具体实施例应用于半导体二极管芯片的横截面剖面结构示意图；

图2是采用本发明半导体芯片台面保护方法的半导体芯片台面结构与现有技术在一定电压下的漏电流变化对比示意图；

图中：1-阳极发射极，2-基区及阴极发射极，3-PN结交界面，4-钝化层，5-保护层。

具体实施方式

为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：

PN结：采用不同的掺杂工艺，通过扩散作用，将P型半导体与N型半导体制作在同一块半导体基片上，在它们的交界面就形成空间电荷区，称为PN结（PNjunction），PN结具有单向导电性；

DLC膜：Diamond-Like-Carbonfilm，类金刚石膜；

MOS：金属（Metal）—氧化物（Oxid）—半导体（Semiconductor）场效应晶体管；

IGBT：InsulatedGateBipolarTransistor，绝缘栅双极型晶体管的简称；

台面终端：在芯片边缘设计正角、负角或场限环结构（取其中之一或者合并），这样在芯片边缘本来作为耐压的弱项区域设计后可以承受比中心区域更高的纵向耐压，这些边缘的结构统称台面终端；

正/负角：芯片的侧面与芯片平面成一定角度，根据角度的方向可分为正角、负角；

场限环：通过芯片边缘的结构掺杂设计，来实现提升边缘耐压的目的；

PECVD：PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积法，是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如附图1和附图2所示，给出了本发明半导体芯片台面结构及其保护方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。

实施例1：

一种半导体芯片台面结构的具体实施例，台面结构包括：覆盖在半导体芯片边缘表面的钝化层4，钝化层4为半导体芯片在经过类金刚石膜沉积处理后，放置于200℃至350℃的环境中，并且在惰性气体氛围中进行退火处理后生成，以减小半导体芯片的漏电流。作为本发明一种典型的具体实施例，惰性气体氛围采用包括H₂、N₂、He等在内的任意一种惰性气体。本发明具体实施例采用的技术方案进一步为：半导体芯片，先进行类金刚石膜沉积处理，类金刚石膜沉积处理的沉积速率为80nm/min。进行完类金刚石膜钝化工艺后，在使用类金刚石膜作为钝化层4材料的基础上，再使用退火工艺，在290℃的He气氛围下存放4hour。经过上述处理后，减小了半导体芯片的漏电流，尤其是有效地减小了半导体芯片边缘（即非电极区域的表面）的表面漏电流，提升了半导体芯片长期工作的可靠性。作为本发明可行的具体实施例，可将经过沉积处理后的半导体芯片直接放置于200℃～350℃的环境中，退火处理的时间可以为20min～8hour，类金刚石膜的沉积速率可以为10～300nm/min。

如附图1所示，示出了半导体二极管芯片的内部横截面剖视图。半导体二极管芯片主要包括2个区域，分别为：阳极发射极1、基区及阴极发射极2，以及PN结交界面3。在考虑芯片的使用目的和工作方式的前提下，半导体芯片是在单晶硅基片中，通过合理设计阳极发射极1、基区及阴极发射极2两个区域的深度和浓度分布而制成。而在半导体芯片的边缘，尤其是在PN结交界面3延伸至表面处的区域，需要在真空环境中覆盖一层类金刚石膜用于钝化保护，即附图1钝化层4，这层类金刚石钝化膜的厚度可以为0.01um，或者还可以为更厚，如1um。同时，为了增大半导体芯片的介电击穿电阻以及机械保护性，会在钝化膜4上增加一层保护橡胶或者保护漆，即附图1中的保护层5所示。

半导体芯片的漏电流分为体内漏电流和表面漏电流。其中，表面漏电流占据漏电流中不可忽略的一部分，而半导体芯片台面表面的漏电流在芯片静态阻断时会产生静态功率损耗，同时还由于台面区域被钝化层及保护层所覆盖不能良好地散热，因此相对于半导体芯片的中心区域，台面终端更容易由于热—电正反馈效应而引起失效。采用类金刚石膜钝化的芯片，经过退火工艺后，芯片、尤其是芯片台面的表面漏电流会大大降低，芯片的I-V（电流-电压）曲线更加硬转折，芯片的使用寿命更长。在本发明具体实施例当中，类金刚石膜沉积处理使用气态碳氢化合物或其与氢气的混合物作为原料，通过PECVD工艺生成富含H元素或H离子的类金刚石膜。H（氢）元素或H离子以非定型方式分布于类金刚石膜的C（碳）原子网络中。经过退火处理，半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小半导体芯片边缘的表面漏电流。半导体芯片的台面终端结构包括但不限于台面正角、台面负角、场限环中的任意一种结构。

半导体芯片的类型包括但不限于二极管、晶闸管、三极管、MOS、IGBT中的任意一种芯片。

实施例2：

一种半导体芯片台面保护方法的具体实施例，包括以下步骤：

S101：对半导体芯片的边缘表面进行类金刚石膜沉积处理，形成类金刚石膜结构的钝化层4。

S102：将经过沉积处理后的半导体芯片直接放置于290℃的环境中，并且在惰性气体（如He气）氛围下进行退火处理，半导体芯片进行退火处理的时间为4hour，以进一步减小半导体芯片的漏电流。

经过沉积处理后的半导体芯片可以直接放置于200℃至350℃的环境中。惰性气体氛围包括但不限于H₂、N₂、He中的任意一种气体氛围。进行退火处理的时间可以为20min～8hour。

步骤S101进一步包括：使用气态碳氢化合物或其与氢气的混合物作为原料，通过PECVD工艺在半导体芯片的边缘表面沉积富含H元素或H离子的类金刚石膜，形成钝化层4。类金刚石钝化膜的生成是在高频低气压下，通过PECVD工艺实现的。当气源（如甲烷、乙炔等碳氢化合物或多种碳氢化合物的混合气体，或者碳氢化合物气体与H₂的混合物）经过PECVD设备时，调节工艺腔中的独立工艺参数为：气源流量250sccm，气压150mTorr，功率根据实际要求效果进行设定。同时，对承载工艺对象（半导体芯片）的基板进行冷却导热，来沉积类金刚石膜。在步骤S101中，类金刚石膜的沉积速率为80nm/min。根据工艺条件的不同，类金刚石膜的沉积速率可以为10～300nm/min。工艺腔中的独立工艺参数可以设置为：功率200～1200W、气压100～500mTorr、气源流量100～600sccm。

经过步骤S102的退火处理，半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小半导体芯片边缘表面的漏电流。

半导体芯片台面保护方法进一步包括步骤S103，该步骤包括：

在半导体芯片经过退火处理后，在钝化层4的外表面设置保护层5，设置保护层5的过程包括涂覆保护橡胶或保护漆。保护橡胶或保护漆可以采用易于塑性的橡胶或有机物。需要说明的是，热（退火）处理的温度可能会导致保护橡胶或保护漆的分解，所以退火处理必须是在保护橡胶或保护漆工艺之前进行。经过热处理的半导体芯片，阻断电流发生了明显的下降，对于二极管和晶闸管都是如此。

如附图2所示，以二极管为例，给出了在热处理（退火）工艺前、后的样品1、样品2和样品3三个样品反向阻断漏电流对比的情况，其中的工艺参数值选取实施例2中记载的具体值。从中可以看出，经过热处理工艺后，芯片的漏电流发生了明显的降低。在如附图2所示的实施例中，经过退火处理后的半导体芯片漏电流相对于退火之前至少下降了50%～60%。通过试验发现：漏电流的减少幅度与热（退火）处理的温度和时间都有关系，在给定的时间范围内，随着退火时间的增加，漏电流的数值会逐渐减少直致饱和。在给定温度范围内，温度点按等差排列增加时，漏电流减小的幅值呈现波峰分布且都大于零。

通过应用本发明技术方案实现半导体芯片漏电流显著减小的作用机理是：半导体硅材料中，每个硅原子都是4个键，硅原子间通过键与键之间的紧密连接就形成了硅材料，但是在材料的最表面一层的原子因为晶格在表面处突然终止，会有一个未配对的电子，即有一个未饱和的键，通常叫做悬挂键。由于悬挂键主要存在于半导体芯片的表面，因此经常被称为表面复合中心，且表面复合中心主要出现在半导体芯片材料有空位、微孔、位错的部位，并与其浓度有关。悬挂键的存在会影响材料的少数载流子寿命。这些悬挂键会以表面界面态的形式在禁带中引入缺陷能级，当半导体芯片被加载耐压时会产生载流子，从而增加芯片的漏电流。使用气态碳氢化合物或其与氢气的混合物作为原料，通过PECVD工艺生成的类金刚石膜含有丰富的H元素，H原子或H离子会以非定型的方式分布在C原子网络中。类金刚石膜体内丰富的H原子/离子（单键）在经过退火工艺后，半导体芯片（芯片）表面硅原子的悬挂键会被含H（氢）丰富的钝化膜中和。悬挂键被H离子中和后，键数减少，从而减少了表面复合中心，也导致了漏电流的减少，芯片I-V曲线更加硬转折，从而直接提升了芯片的性能，使得半导体芯片的使用寿命更长久。

对于本发明申请中未尽的其它工艺方法和具体实施步骤可以参照本申请人在先的CN103887167A号发明专利申请。

通过实施本发明具体实施例描述的半导体芯片台面结构及其保护方法，能够达到以下技术效果：

（1）本发明具体实施例描述的半导体芯片台面结构及其保护方法以气态碳氢化合物或其与氢气的混合物为原料，通过使用PECVD工艺生成的类金刚石膜经过200℃到350℃，并且是在H₂、N₂、He气等惰性气体氛围中退火后，能够大大降低半导体芯片的表面漏电流，从而降低芯片的静态损耗，提高芯片稳定性及长期可靠性。

（2）本发明具体实施例描述的半导体芯片台面结构及其保护方法使用退火工艺降低半导体芯片的漏电流，成本低、工艺效果好、效率高、可重复性好。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (16)

1.一种半导体芯片台面结构，其特征在于，包括：覆盖在所述半导体芯片边缘表面的钝化层（4），所述钝化层（4）为所述半导体芯片在经过类金刚石膜沉积处理后，放置于200℃至350℃的环境中，并且在惰性气体氛围中进行退火处理后生成，以减小所述半导体芯片的漏电流。

2.根据权利要求1所述的半导体芯片台面，其特征在于：所述类金刚石膜沉积处理的沉积速率为10～300nm/min。

3.根据权利要求1或2所述的半导体芯片台面结构，其特征在于：所述惰性气体氛围采用包括H₂、N₂、He在内的任意一种惰性气体。

4.根据权利要求3所述的半导体芯片台面结构，其特征在于：所述钝化层（4）的类金刚石膜的厚度为0.01um～1um。

5.根据权利要求1、2、4中任一项所述的半导体芯片台面结构，其特征在于：所述半导体芯片在200℃至350℃的环境中，并且在惰性气体氛围下进行退火处理的时间为20min～8hour。

6.根据权利要求5所述的半导体芯片台面结构，其特征在于：在所述钝化层（4）的外表面设置有保护层（5），所述保护层（5）进一步采用保护橡胶或保护漆。

7.根据权利要求1、2、4、6中任一项所述的半导体芯片台面结构，其特征在于：所述类金刚石膜沉积处理使用气态碳氢化合物或所述气态碳氢化合物与氢气的混合物作为原料，通过PECVD工艺生成富含H元素或H离子的类金刚石膜；所述H元素或H离子以非定型方式分布于所述类金刚石膜的C原子网络中；经过退火处理，所述半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小所述半导体芯片边缘的表面漏电流。

8.根据权利要求7所述的半导体芯片台面结构，其特征在于：所述半导体芯片的台面终端结构包括但不限于台面正角、台面负角、场限环中的任意一种结构。

9.根据权利要求1、2、4、6、8中任一项所述的半导体芯片台面结构，其特征在于：所述半导体芯片包括但不限于二极管、晶闸管、三极管、MOS、IGBT中的任意一种芯片。

10.一种半导体芯片台面保护方法，其特征在于，包括以下步骤：

S101：对所述半导体芯片的边缘表面进行类金刚石膜沉积处理，形成类金刚石膜结构的钝化层（4）；

S102：将经过沉积处理的所述半导体芯片放置于200℃至350℃的环境中，并且在惰性气体氛围下进行退火处理，以进一步减小所述半导体芯片的漏电流。

11.根据权利要求10所述的半导体芯片台面保护方法，其特征在于，所述步骤S101进一步包括：使用气态碳氢化合物或所述气态碳氢化合物与氢气的混合物作为原料，通过PECVD工艺在所述半导体芯片的边缘表面沉积富含H元素或H离子的类金刚石膜，形成所述钝化层（4）。

12.根据权利要求11所述的半导体芯片台面保护方法，其特征在于：经过所述步骤S102的退火处理，所述半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小所述半导体芯片边缘的表面漏电流。

13.根据权利要求10至12中任一项所述的半导体芯片台面保护方法，其特征在于：在步骤S101中，所述类金刚石膜的沉积速率为10～300nm/min。

14.根据权利要求13所述的半导体芯片台面保护方法，其特征在于：在步骤S102中，惰性气体氛围包括但不限于H₂、N₂、He中的任意一种气体氛围。

15.根据权利要求10、11、12、14中任一项所述的半导体芯片台面保护方法，其特征在于：在步骤S102中，所述半导体芯片进行退火处理的时间为20min～8hour。

16.根据权利要求15所述的半导体芯片台面保护方法，其特征在于，所述保护方法进一步包括步骤S103，该步骤包括：

在所述半导体芯片经过退火处理后，在所述钝化层（4）的外表面设置保护层（5），所述设置保护层（5）的过程包括涂覆保护橡胶或保护漆。