CN101669193A - Soi衬底及其制造方法和半导体器件 - Google Patents

Soi衬底及其制造方法和半导体器件 Download PDF

Info

Publication number
CN101669193A
CN101669193A CN200880013985A CN200880013985A CN101669193A CN 101669193 A CN101669193 A CN 101669193A CN 200880013985 A CN200880013985 A CN 200880013985A CN 200880013985 A CN200880013985 A CN 200880013985A CN 101669193 A CN101669193 A CN 101669193A
Authority
CN
China
Prior art keywords
layer
substrate
film
semiconductor
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880013985A
Other languages
English (en)
Other versions
CN101669193B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101669193A publication Critical patent/CN101669193A/zh
Application granted granted Critical
Publication of CN101669193B publication Critical patent/CN101669193B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Abstract

提供半导体衬底的制造方法，其中接合强度甚至在使用具有低耐热温度的衬底、如玻璃衬底时也可提高。在包含卤素的氧化气氛中在高于或等于支承衬底的应变点的温度进行热处理，使得半导体衬底的表面覆盖有绝缘膜。分离层在半导体衬底中形成。提供阻挡层。然后，热处理在以下状态中进行：在低于或等于支承衬底的温度，将半导体衬底和支承衬底重叠，其中氧化硅膜介于其间，使得半导体衬底的一部分在分离层被分离。这样，在支承衬底上形成单晶半导体层。

Description

SOI衬底及其制造方法和半导体器件
技术领域
[0001]
本发明涉及具有绝缘体上硅(SOI)结构的衬底，其中通过薄化结晶半导体衬底所形成的结晶半导体层接合到不同类型的衬底。具体来说，本发明涉及使用接合的SOI技术以及SOI衬底的制造方法，其中单晶半导体层接合到具有绝缘表面、如玻璃的衬底。此外，本发明涉及使用具有这种SOI结构的衬底所形成的显示器件和半导体器件。
背景技术
[0002]
已经研制称作绝缘体上硅的半导体衬底(SOI衬底)来代替对单晶半导体晶锭切薄片而形成的硅晶圆，并且半导体衬底各具有在具有绝缘表面的衬底之上的薄单晶半导体层。通过使用SOI衬底，可减小晶体管的寄生电容。如果集成电路使用这种晶体管来形成，则可以说对于加速操作和降低所消耗电力是有效的。因此，已经预期将SOI衬底应用于高性能半导体器件、如微处理器。
[0003]
作为一种用于制造SOI衬底的方法，氢离子注入分离方法是已知的(例如参见参考文献1：美国专利No.6372609)。氢离子注入分离方法是一种方法，其中，将氢离子注入硅晶圆，以在距离表面的预定深度形成微泡层，其中被注入氢离子的表面重叠在另一个硅晶圆上，执行热处理，以使用微泡层作为分裂面而引起分离，并且薄硅层(SOI层)接合到另一个硅晶圆。在这种方法中，除了用于分离作为表面层的SOI层的热处理之外，还需要在氧化气氛中执行热处理，以在SOI层上形成氧化膜，去除氧化膜，在还原气氛中在1000℃至1300℃执行热处理以提高接合强度，并且恢复SOI层的表面上的损坏层。
[0004]
另一方面，公开一种半导体器件，其中，为使用高耐热玻璃的绝缘衬底提供单晶硅层(参考文献2：日本已发布专利申请No.H11-163363)。该半导体器件具有一种结构，其中，由具有应变点为750℃或更高的结晶玻璃制成的衬底的整个表面用绝缘硅膜进行保护，并且通过氢离子注入分离方法所得到的单晶硅层接合到该绝缘硅膜。
发明内容
[0005]
需要在600℃或更高的高温进行热处理，以通过氢离子注入分离方法分离作为硅晶圆的表面层的单晶硅层来获得单晶硅层。但是，当玻璃衬底(往往用于液晶面板等)为了降低成本而用作支承衬底并且单晶硅层接合到玻璃衬底、并且因而形成SOI衬底时存在问题，因为在高温进行热处理时发生玻璃衬底的翘曲。如果玻璃衬底翘曲，则玻璃衬底与单晶硅层之间的接合强度变弱。此外，在将单晶硅层接合到玻璃衬底时，例如从玻璃衬底扩散的金属等杂质可能污染单晶硅层。换言之，在常规技术中，如果单晶硅层在玻璃衬底上形成并且使用单晶硅层来形成晶体管，则无法得到晶体管的充分特性。
[0006]
考虑到上述问题而作出了本发明。本发明的一个目的是提供一种包含结晶半导体层的SOI衬底，即使使用具有低耐热温度的衬底、如玻璃衬底，该SOI衬底仍适合于实际使用。此外，本发明的另一个目的是提供一种使用这种SOI衬底的半导体器件。
[0007]
单晶半导体层在低于或等于具有绝缘表面的支承衬底的应变点的温度接合到支承衬底。对于作为这个单晶半导体层的基底的半导体衬底，其表面通过在高于或等于支承衬底的应变点的高温的热处理而涂敷有绝缘膜。分离层在半导体衬底中形成。另一方面，对于支承衬底，防止支承衬底中包含的杂质扩散的阻挡层在低于或等于支承衬底的应变点的温度形成。此后，其中形成了分离层的半导体衬底和支承衬底接合，用于分裂半导体衬底的热处理在等于或低于支承衬底的应变点的温度进行，因而获得接合到支承衬底的单晶半导体层。
[0008]
注意，离子的“注入(包括被注入、正注入等)”在本说明书中表示用加速离子来照射半导体衬底，以及组成离子的元素包含在半导体衬底中。例如，给出离子掺杂作为这种离子注入。另外，“分离层”表示其中晶体结构是无序的以及产生小空洞的区域，它通过用电场所加速的离子照射半导体衬底并且将离子注入到半导体衬底时的碰撞而变弱。然后，通过在稍后的热处理中沿分离层分离半导体衬底，可将作为半导体层的单晶半导体衬底的一部分留在支承衬底上。此外，在本说明书中，“分裂(包括被分裂、正分裂等)”表示半导体衬底的一部分沿分离层分离，以便在支承衬底上形成半导体层。在本说明书中，“分裂”在下文中由“分离(包括被分离、正分离等)来表示。
[0009]
用于形成绝缘膜的半导体衬底的热处理优选地在氧化气氛中进行。具体来说，热处理优选地在包含卤素的氧化气氛中进行。例如，热处理在其中在氧中加入少量盐酸的气氛中进行，以在半导体衬底上形成氧化膜。通过氧化膜中包含的氢，半导体衬底与氧化膜之间的界面处的悬挂键终止，以便钝化该界面，由此实现电特性的稳定性。此外，氯与半导体衬底中包含的金属起反应，并且作用以去除金属(吸杂)。
[0010]
作为阻挡层，为支承衬底提供用于防止杂质扩散的氮化硅膜或氧化氮化硅(silicon nitride oxide)膜。此外，氧氮化硅(silicon oxynitridefilm)膜可组合为具有降低应力的功能的绝缘膜。注意，在这里，氧氮化硅膜表示一种膜，它包含比氮含量更多的氧含量并且在使用卢瑟福后向散射能谱测量(RBS)和氢前向散射(HFS)来执行测量的情况下包含浓度范围分别从50at.％至70at.％、0.5at.％至15at.％、25at.％至35at.％和0.1at.％至10at.％的氧、氮、硅和氢。此外，氧化氮化硅膜表示一种膜，它包含比氧含量更多的氮含量并且在使用RBS和HFS来执行测量的情况下包含浓度范围分别从5at.％至30at.％、20at.％至55at.％、25at.％至35at.％和10at.％至30at.％的氧、氮、硅和氢。注意，氮、氧、硅和氢的百分比落入上述范围之内，其中氧氮化硅膜或氧化氮化硅膜中包含的原子总数定义为100at.％。
[0011]
对半导体衬底进行在等于或高于支承衬底的应变点的温度的热处理，以便为半导体衬底提供绝缘膜。此外，在等于或低于支承衬底的应变点的温度为支承衬底提供阻挡层。然后，半导体衬底和支承衬底相互接合且该绝缘膜和阻挡层位于其间，从而可防止单晶半导体层受到杂质污染。另外，通过在包含卤素的氧化气氛中对半导体衬底进行热处理来形成绝缘膜，使得单晶半导体层与支承衬底之间的界面态密度(interface state density)可降低。因此可提供适合于实际使用的半导体器件。
附图说明
[0012]
附图包括：
图1A和图1B分别是具有SOI结构的衬底的结构的横截面图；
图2A至图2C是具有SOI结构的衬底的制造过程的横截面图；
图3A和图3B是具有SOI结构的衬底的制造过程的横截面图；
图4A和图4B是具有SOI结构的衬底的制造过程的横截面图；
图5A和图5B是具有SOI结构的衬底的制造过程的横截面图；
图6A和图6B是具有SOI结构的衬底的制造过程的横截面图；
图7A和图7B是具有SOI结构的衬底的制造过程的横截面图；
图8A和图8B是具有SOI结构的衬底的制造过程的横截面图；
图9A至图9D是使用具有SOI结构的衬底的半导体器件的制造过程的横截面图；
图10A和图10B是使用具有SOI结构的衬底的半导体器件的制造过程的横截面图；
图11是示出使用具有SOI结构的衬底所形成的微处理器的结构的框图；
图12是示出使用具有SOI结构的衬底所形成的RFCPU的结构的框图；
图13是其中单晶半导体层接合到用于制造显示面板的母板玻璃(mother glass)的情况的平面图；
图14A和图14B示出包括使用单晶半导体层所形成的像素晶体管的液晶显示器件的示例；
图15A和图15B示出包括使用单晶半导体层所形成的像素晶体管的电致发光显示器件的示例；
图16A至图16C示出根据本发明的一个方面的电子装置的示例；
图17是通过SIMS测量的在深度方向的Cl浓度曲线图表；
图18是通过SIMS测量的在深度方向的H浓度曲线的图表；
图19A和图19B是晶体管的电特性(阈值电压)的图表；
图20A和图20B是晶体管的电特性(场效应迁移率)的图表；
图21A和图21B是晶体管的电特性(亚阈值摆幅)的图表；
图22是氢离子种类的能量图；
图23是示出离子质谱测定的结果的简图；
图24是示出离子质谱测定的结果的简图；
图25是示出当加速电压为80kV时在深度方向的氢的曲线(测量值和计算值)的简图；
图26是示出当加速电压为80kV时在深度方向的氢的曲线(测量值、计算值和拟合函数)的简图；
图27是示出当加速电压为60kV时在深度方向的氢的曲线(测量值、计算值和拟合函数)的简图；
图28是示出当加速电压为40kV时在深度方向的氢的曲线(测量值、计算值和拟合函数)的简图；以及
图29是拟合参数(氢原子比和氢离子种类比)的比率的列表。
具体实施方式
实施方式
[0013]
将参照图来描述本发明的实施方式。本领域的技术人员易于理解，可进行方式和细节方面的各种变更，而没有偏离本发明的精神和范围。因此，本发明不应当理解为限于以下对实施方式的描述。在以下所述的本发明的结构中，在所有附图中，对相同部件或者具有相似功能的部件赋予相同的参考标号。
[0014]
在以下给出的描述中，描述了其中单晶半导体层在具有绝缘表面的衬底或者绝缘衬底之上形成的情况，但是，通过选择各作为半导体层的基底的一种类型的半导体衬底，多晶半导体层可接合到具有绝缘表面的衬底或者绝缘表面。
[0015]
图1A和图1B分别示出根据这个实施方式、具有SOI结构的衬底的结构。图1A示出一种结构，其中，提供有氧化膜103和阻挡层109的单晶半导体层102接合到支承衬底101，其中接合层104介于其间。图1A中，支承衬底101具有绝缘性质或者绝缘表面，并且可使用用于电子工业的玻璃衬底(又称作“无碱玻璃衬底”)，例如铝硅酸盐玻璃衬底、铝硼硅酸盐(aluminoborosilicate)玻璃衬底或硼硅酸钡(barium borosilicate)玻璃衬底等。换言之，可使用热膨胀系数为25×10-7/℃至50×10-7/℃(优选地为30×10-7/℃至40×10-7/℃)并且应变点为580℃至680℃(优选地为600℃至680℃)的玻璃衬底。备选地，可使用石英衬底、陶瓷衬底、表面涂敷有绝缘膜的金属衬底等。
[0016]
单晶半导体层102由结晶半导体衬底形成。例如可采用离子注入分离方法。通过离子注入分离方法，采用通过电场加速的氢离子或氟离子照射单晶半导体衬底，使得这类离子在距离单晶半导体衬底表面的预定深度注入，然后进行热处理，以及分离作为表面层的单晶半导体层。作为单晶半导体衬底，可应用硅、锗等。此外可使用由例如硅锗、砷镓或磷化铟等的化合物半导体所制成的衬底。备选地，还可应用其中在多孔硅层上外延生长单晶硅并且多孔硅层通过水冲法而被分裂的方法。单晶半导体层102的厚度为5nm至500nm，优选地为10nm至200nm。
[0017]
氧化膜103设置在单晶半导体层102的作为支承衬底101侧的表面上。氧化膜103通过氧化作为单晶半导体层102的母体(基底衬底)的半导体衬底来形成。氧化膜103优选地包含卤素。通过包含卤素，单晶半导体层102与氧化膜103之间的界面处的缺陷得到补偿，使得局部能级密度(local level density)可减小。因此，单晶半导体层102与氧化膜103之间的界面被钝化，使得电特性变稳定。另外，卤素与用作单晶半导体层102的基底的单晶半导体衬底中包含的例如金属等杂质反应，并且与卤素反应的金属进入空气，使得可去除金属。
[0018]
此外，阻挡层109设置成与氧化膜103接触。作为阻挡层109，应用氮化硅膜、氧化氮化硅膜和/或氧氮化硅膜的单层结构或堆叠结构。图1A示出其中氧化氮化硅膜105和氧氮化硅膜106从氧化膜103侧设置的结构，其作为阻挡层109的一个示例。支承衬底101中包含的例如金属等杂质不利地影响使用单晶半导体层所形成的例如晶体管等半导体元件的特性。另一方面，氧化氮化硅膜和氮化硅膜具有防止杂质扩散到单晶半导体层102侧的功能。另外，氧氮化膜硅106具有降低氧化氮化硅膜105的内应力的功能。通过提供具有这种叠层结构的阻挡层109，防止单晶半导体层102受到杂质污染，并且可减轻应力变形。
[0019]
接合层104设置在阻挡层109和支承衬底101之间。接合层104具有平滑亲水表面。作为具有像这样的表面的层，优选地使用通过热反应或化学反应形成的绝缘膜。例如，通过热反应或化学反应形成的氧化膜是适合的。通过化学反应所形成的膜是优选的，主要因为可确保表面的平滑度。具有平滑亲水表面的接合层104提供有0.2nm至500nm的厚度。通过这种厚度，可以平滑在其上形成膜的表面(形成接合的表面)的表面粗糙度，并且还确保膜的生长表面的平滑度。此外，在阻挡层109设置成比接合层104更靠近单晶半导体层102的情况下，在形成阻挡层109之后，作为单晶半导体层102的基底的半导体衬底在接合层104处接合到支承衬底101，因而可形成阻挡层109而无需考虑支承衬底101的耐热温度。
[0020]
作为接合层104的一个优选示例，可使用通过化学汽相沉积方法沉积的氧化硅膜。在这种情况下，优选地使用有机硅烷气体通过化学汽相沉积方法所形成的氧化硅膜。作为有机硅烷气体，可使用例如四乙氧基硅烷(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)或三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。在这种情况下，接合层104可在支承衬底101侧和单晶半导体衬底层102侧其中之一或两者上形成。
[0021]
接合层104设置在阻挡层109和支承衬底101之间，并且它们形成为相互紧密接触。这样，接合甚至可在室温下进行。当按压支承衬底101和单晶半导体层102时，可使通过紧密接触的接合更牢固。通过紧密接触的接合通过表面之间的吸力来形成，因此可通过添加处理(该处理中许多亲水基团附于表面以形成接合)来获得更优选的方式。例如，优选的是，支承衬底101的表面(与接合层104接触的一侧的表面)经过氧等离子体处理或臭氧处理，以具有亲水性质。在添加该处理(通过该处理以此种方法使表面具有亲水性质)的情况下，表面上的羟基基团因氢键合(hydrogen bonding)而起作用以形成接合。此外，形成接合的表面被清洁并且表面形成为相互接触以形成接合，以及该接合经过室温或更高温度的热处理，从而可加强该接合。
[0022]
作为接合层104的表面和/或将与接合层104接触的表面的预处理，有效的是，可采用使用例如氩等惰性气体的离子束照射表面以便被清洁。通过离子束照射，悬挂键暴露于接合层104和/或与接合层104接触的一侧的表面，并且表面变为非常有活性。这样，在使活化表面相互紧密接触时，接合甚至可在低温形成。在通过活化表面来形成接合的方法中，由于需要使表面保持在高度清洁状态，所以该方法优选地在真空中进行。
[0023]
图1B示出一种结构，其中，阻挡层109和接合层104设置在支承衬底101侧，并且提供有氧化膜103的单晶半导体层102和支承衬底101接合。图1B示出其中氧化氮化硅膜105和氧氮化硅膜106从支承衬底101侧形成的结构，其作为阻挡层109的一个示例。
[0024]
甚至用于电子工业的玻璃衬底、如铝硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底和钡硼硅酸盐玻璃衬底(它们称作无碱玻璃衬底)包含少量例如钠等碱金属的杂质等。因此，如果玻璃衬底用于支承衬底101，则少量杂质扩散，使得使用单晶半导体层所形成的半导体元件、如晶体管的特性受到不利影响。另一方面，氧化氮化硅膜105具有防止支承衬底101中包含的例如金属等杂质扩散到单晶半导体层102侧的功能。
[0025]
此外，图1B中，由于阻挡层109设置在接合层104与支承衬底101之间，所以可防止单晶半导体层102受到从支承衬底101扩散的杂质污染，此外还可防止接合层104受到污染。因此，可防止因杂质引起的接合强度的降低。
[0026]
另外，氧氮化膜硅106具有降低氧化氮化硅膜105的内应力的功能。为单晶半导体层102提供的氧化膜103通过氧化作为单晶半导体层102的基底的半导体衬底来形成，并且优选地包含卤素。通过包含卤素，单晶半导体层102与氧化膜103之间的界面处的缺陷得到补偿，使得界面的局部能级密度可减小。因此，单晶半导体层102与氧化膜103之间的界面被钝化，使得电特性变稳定。另外，卤素与用作单晶半导体层102的基底的单晶半导体衬底中包含的例如金属等杂质反应，并且与卤素反应的金属进入空气，使得可去除金属。
[0027]
具有平滑亲水表面的接合层104设置在氧化膜103与氧氮化硅膜106之间。作为接合层104的一个优选示例，可使用通过化学汽相沉积方法沉积的氧化硅膜。接合层104插入在氧化膜103与氧氮化硅膜106之间，并且它们相互紧密接触，由此甚至在室温下形成接合。此外，通过按压支承衬底101和单晶半导体层102时，可进一步增强通过紧密接触的接合。通过接合层104的接合的形成与图1A相似。
[0028]
通过采用图1A和图1B的结构，可防止单晶半导体层102受到杂质污染。另外，单晶半导体层102的接合层104侧的界面处的局部能级密度可减小。晶体管所代表的半导体元件可使用上述单晶半导体层102来形成。
[0029]
接下来，参照图2A至图5B来描述具有上述SOI结构的衬底的制造方法。
[0030]
图2A中，作为半导体衬底108，通常使用p型或n型单晶硅衬底(硅晶圆)。对半导体衬底108执行除油脂冲洗(degreasing washing)，以及去除表面的氧化膜并且执行热氧化。作为热氧化，可执行干式氧化；但是优选地执行添加了卤素的氧化环境中的热氧化。例如，在包含相对氧的0.5volume％至10volume％(优选地为3volume％)的HCl(氯化氢)作为卤素气体的气氛中，在700℃或更高的温度执行热处理。可优选地在950℃至1100℃的温度执行热氧化。处理时间可假定为0.1至6小时，优选地为0.5至1小时。所形成的氧化膜的膜厚度为10至1000nm，优选地为50至200nm，例如在这个实施方式中为100nm。
[0031]
除了HCl之外，从HF、NF3、HBr、Cl2、ClF3、BCl3、F2、或Br2等中选取的一种或多种可用作卤素气体。
[0032]
在这种温度范围之内执行热处理，从而可获得卤族元素对半导体衬底108的吸杂效果。具体来说，吸杂具有去除例如金属等杂质的效果。例如，如果HCl用作卤素气体，则半导体衬底108中包含的例如金属等杂质变成挥发性氯化物，进入空气，并且通过氯的作用而被去除。当半导体衬底108的表面经过化学机械抛光(CMP)时，使用卤素的吸杂是有效的。另外，氢具有补偿半导体衬底108与氧化膜103之间的界面中的缺陷的作用，从而降低界面的局部能级密度。
[0033]
氧化膜103通过这种热处理来形成，使得卤素可包含在氧化膜103中。卤素以1×1017atoms/cm3至5×1020atoms/cm3的浓度包含在氧化膜103中，使得氧化膜103可具有作为保护膜的功能，并且防止因例如金属等杂质引起的半导体衬底108的污染，因为卤素俘获这种杂质、如金属。
[0034]
图2B示出一种方式，其中，阻挡层109在提供有氧化硅膜103的半导体衬底108上形成，并且采用氢离子或卤素离子来照射半导体衬底108，以形成分离层110。作为阻挡层109，氮化硅膜或氧化氮化硅膜形成为从50nm至200nm的厚度。例如，氮化硅膜使用SiH4和NH3作为源气体、通过等离子体CVD方法来形成。氧化氮化硅膜使用SiH4、N2O和NH3作为源气体、通过等离子体CVD方法来形成。阻挡层109呈现防止杂质扩散到从半导体衬底108所形成的单晶半导体层的功能。在形成分离层110时，阻挡层109具有防止因离子照射对半导体衬底108的表面的破坏而引起的平坦性丧失的功能。在图2A至图5B的制造方法中，在为半导体衬底108提供阻挡层109之后，半导体衬底108接合到支承衬底101。因此，可形成阻挡层109，而无需考虑支承衬底101的耐热温度。
[0035]
分离层110在距离半导体衬底108表面的预定深度通过采用电场所加速的离子照射半导体衬底108来形成。在半导体衬底108中形成的分离层110距离半导体衬底108的表面的深度可通过离子的加速能量和照射角度来控制。分离层110在接近已经从半导体衬底108表面进入半导体衬底108的离子的平均深度的区域中形成。例如，单晶半导体层的厚度从5nm至500nm，优选地从10nm至200nm(包含10nm和200nm在内)，以及离子注入的加速电压考虑厚度来确定。例如，单晶半导体层的厚度设置在范围5nm至500nm，优选地为10nm至200nm，并且离子注入的加速电压考虑厚度来确定。离子注入优选地采用离子掺杂设备来进行。换言之，可使用用于注入多种离子种类的掺杂设备，该离子种类通过将源气体制成等离子体而生成并且未经过质量分离。在这个实施方式中，优选地是照射单一类型的离子或者具有不同质量的相同原子的多种类型的离子。在离子掺杂时，加速电压可以是10kV至100kV，优选地为30kV至80kV；剂量可以是1×1016ions/cm2至4×1016ions/cm2；以及束电流密度可等于或大于2μA/cm2，优选地等于或大于5μA/cm2，更优选地等于或大于10μA/cm2。注意，本说明书中的术语“离子掺杂”表示一种系统，其中，采用从源气体所生成并且通过电场加速而没有经过质量分离的离子来照射对象。
[0036]
在采用氢离子照射的情况下，优选的是，包含了H+、H2 +和H3 +离子，并且使H3 +离子的速率比H+和H2 +离子更高。通过使H3 +离子的速率更高，注入效率可提高，并且用于离子照射的时间可缩短。相应地，在半导体衬底108中形成的分离层110的区域可通过离子照射包含浓度等于或高于1×1020atoms/cm3(优选地为5×1020atoms/cm3)的氢。这样，当采用离子来照射半导体衬底108时，通过使H3 +离子的速率比H+和H2 +离子更高，待用于之后分离步骤的分离层可通过使用比其中H3 +离子的速率不高的情况少的数量的离子来形成。当其中以高浓度包含氢的区域在半导体衬底108中局部形成时，晶体结构是无序的并且形成小的空洞，从而可获得具有多孔结构的分离层110。在这种情况下，在分离层110中形成的小空洞的体积通过在较低温度的热处理来改变，并且分离沿分离层110发生；相应地，可形成薄的单晶半导体层。
[0037]
甚至当离子经过质量分离并且注入半导体衬底108时，分离层110也可类似地形成。而且在这种情况下，优选的是，H3 +离子选择性地注入半导体衬底，而不是注入H+、H2 +离子，因为可实现与以上所述相似的效果。
[0038]
除氢以外，氘或惰性气体、如氦也可选择作为从其中生成离子种类的气体。当氦用作源气体并且使用不具有质量分离功能的离子掺杂设备时，可获得具有He+离子的高速率的离子束。通过采用这类离子来照射半导体衬底108，小空洞可形成，并且与以上所述相似的分离层110可设置在半导体衬底108中。
[0039]
图2C示出其中形成接合层104的一种方式。氧化硅膜优选地形成作为接合层104。氧化硅膜的厚度可设置在10nm至200nm，优选地在10nm至100nm，更优选地在20nm至50nm。作为氧化硅膜，使用有机硅烷气体通过化学汽相沉积方法所形成的氧化硅膜是优选的。作为有机硅烷气体，可使用例如四乙氧基硅烷(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)或三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。此外，也可应用使用硅烷气体通过化学汽相沉积方法所形成的氧化硅膜。在通过化学汽相沉积方法的沉积中，通过化学汽相沉积方法的成膜在例如350℃或更低的温度来执行，在这个温度，在半导体衬底中形成的分离层110的除油脂没有发生(形成作为接合层104的氧化硅膜的表面没有变粗糙时所在的温度或者在分离层110中没有形成裂纹时所在的温度)。当单晶或多晶半导体衬底用作半导体衬底108时，用于将单晶半导体层或多晶半导体层与衬底分离的热处理在比形成接合层的温度更高的温度来执行。
[0040]
另外，在图2B和图2C的步骤中，在形成分离层110之后，可形成阻挡层109和接合层104。在这个步骤中，例如，如果使用多室CVD设备，则阻挡层109和接合层104可依次形成，而无需暴露于空气，从而可防止因外来物质或钾或者钠等引起的污染。
[0041]
图3A示出支承衬底101接合到半导体衬底108的一种方式。支承衬底101和设置在半导体衬底108上的接合层104表面彼此相向，并且相互紧密接触，使得它们被接合。形成接合的表面经过充分清洁。通过将支承衬底101定位成与接合层104紧密接触，在其之间通过范德瓦尔斯力来形成接合。通过将支承衬底101和半导体衬底108彼此相对按压，比通过范德瓦尔斯力的接合更强的接合可通过氢键合来形成。
[0042]
为了形成良好接合，在接合层104与支承衬底101之间形成接合的表面可被活化。例如，采用原子束或离子束来照射形成接合的表面。当使用原子束或离子束时，可使用氩等的惰性气体中性原子束或惰性气体离子束。备选地，执行等离子体照射或自由基处理。这种表面处理使得有可能提高不同种类的材料之间的接合强度(即使之后的热处理步骤在200℃至400℃的温度来执行)。
[0043]
图3B示出其中通过热处理将单晶半导体层102与半导体衬底108分离的一种方式。热处理在处于其中半导体衬底108和支承衬底101重叠的状态来进行。通过热处理，半导体衬底108与支承衬底101分离，其中单晶半导体层102留在支承衬底101上。热处理优选地在高于或等于接合层104的形成温度但低于或等于支承衬底101的耐热温度的温度来进行。例如，通过在高于或等于400℃但低于600℃的温度来进行热处理，在分离层110中形成的小空洞的体积被改变，从而分离可沿分离层110进行。由于接合层104接合到支承衬底101，因此，具有与半导体衬底108相同结晶度的单晶半导体层102被接合并且留在支承衬底101上。
[0044]
图4A示出其中当单晶半导体层102固定在支承衬底101上的同时进行热处理的一种方式。进行热处理，使得从单晶半导体层102去除被注入以形成分离层110的氢离子或卤素离子。此外，它优选地被进行，使得去除支承衬底101与单晶半导体层102之间的接合部分中的小空洞。热处理的温度高于或等于从单晶半导体层102排出氢或卤素所在的温度，并且接近支承衬底101的应变点的温度是可接受的。例如，热处理可在400℃至730℃的温度范围执行。作为热处理设备，可应用电加热箱、灯退火炉等。热处理可通过以多步改变温度来执行。备选地，可使用快速热退火(RTA)设备。在通过RTA设备来执行热处理的情况下，热处理可在接近衬底的应变点的温度或者略高于应变点的温度来进行。
[0045]
存在一种情况，其中单晶半导体层102中包含的过量氢指明复杂行为，并且根据热史而促使恶化半导体元件的特性。例如，硅的晶格之间包含的氢促使钝化在用于控制价电子的掺杂中所使用的杂质元素。相应地，晶体管的阈值电压改变，因而使源区或漏区具有高电阻。当氢包含在硅的晶格中时，存在硅的配位数改变和表现为从而生成晶格缺陷的情况。不用说，氢或卤素具有补偿硅中的悬挂键、即修复缺陷的作用。但是，被注入以形成分离层110的氢或卤素优选地从单晶半导体层102一次性去除。
[0046]
支承衬底101和单晶半导体层102的接合表面的氢键合可通过执行这种热处理变成更强共价键。
[0047]
图4B示出其中通过采用能量束照射单晶半导体层102来修复晶体缺陷的一种方式。当单晶半导体层102接合到支承衬底101时，单晶半导体层102受到热和/或机械损坏，使得单晶半导体层102的结晶度降低。因此，优选地进行能量束的照射，以修复损坏。能量束优选地是被单晶半导体层102有选择地吸收的射束。激光束是优选的。这是因为激光束可恢复单晶半导体层102的缺陷，而无需过度加热支承衬底101。作为激光束，由准分子激光器(eximer laser)所代表的气体激光器或者由YAG激光器所代表的固态激光器可用作光源。激光束的波长优选地在紫外光至可见光区域的范围中，并且应用190至700nm的波长。从光源发射的激光束优选地通过光学系统会聚成矩形或线性形状，并且照射可通过在单晶半导体层102上扫描激光束来执行。
[0048]
此外，使用卤素灯、氙气灯等执行的闪光灯退火可适用于相似的对象。
[0049]
图4C中，单晶半导体层102在这个步骤中经过脱氢(氢移去)或脱卤(卤素移去)；因此，可修复晶体缺陷，而没有在单晶半导体层102中产生空洞。另外，图4B中，当采用能量束照射单晶半导体层102的处理在氮气氛中执行时，单晶半导体层102的表面可平坦化。
[0050]
另一方面，当单晶半导体层102中包含的氢含量很小时，如图5A所示，可分离半导体衬底，同时让单晶半导体层102接合到支承衬底101，然后可进行采用能量束的照射，以修复单晶半导体层102的晶体缺陷。在修复单晶半导体层102的晶体缺陷之后，进行图5B所示的热处理，使得消除单晶半导体层102和支承衬底101的热变形，由此提高接合强度。
[0051]
接下来，参照图6A至图8B来描述具有SOI结构的衬底的另一种制造方法。
[0052]
图6A中，氧化膜103通过热氧化在半导体衬底108上形成。氧化膜103优选地在包含相对于氧的0.5至10volume％(优选地为3volume％)的HCl作为卤素气体的气氛中在700℃或更高、优选地从950℃至1100℃的温度通过热氧化来形成。然后如图6B所示形成分离层110。分离层110通过采用由电场所加速的离子照射半导体衬底108来形成，与图2A的情况相似。
[0053]
图7A中，为支承衬底101提供阻挡层109。阻挡层109例如可由氧化氮化硅膜105和氧氮化硅膜106形成。氧化氮化硅膜105具有防止支承衬底101中包含的例如金属等杂质扩散到单晶半导体层102侧的功能。在图6A至图8B所示的制造方法中，在氧化膜103和支承衬底101上形成的接合层104接合之前，在支承衬底101的形成接合的一侧上提供氧化氮化硅膜105。因此，可防止单晶半导体层102受到从支承衬底101扩散的杂质污染，此外还可防止接合层104的污染，由此防止因杂质引起的接合强度的降低。氧氮化硅膜106具有降低氧化氮化硅膜105的内应力的功能。通过提供具有这样堆叠结构的阻挡层109，可防止单晶半导体层102因杂质引起的污染，并且可减轻进一步应力变形。
[0054]
接合层104设置在阻挡层109之上。这个接合层104是具有平坦表面和疏液(lyophobic)表面的层。通过热反应或化学反应形成的绝缘层作为具有这种表面的层是优选的。平滑且具有亲水表面的接合层104具有0.2至500nm的厚度。通过这种厚度，有可能平滑在其上待形成膜的表面的表面粗糙度，并且还确保膜的生长表面的平滑度。作为接合层104，优选地形成氧化硅膜。氧化硅膜的厚度为10至200nm，优选地为10至100nm，更优选地为20至50nm。氧化硅膜优选地采用有机硅烷气体通过化学汽相沉积方法来形成。
[0055]
其上形成阻挡层109和接合层104的支承衬底101以及其上形成氧化膜103的半导体衬底108相互紧密接触而接合。在这种情况下，接合通过接合氧化膜103和接合层104来形成。通过按压支承衬底101和半导体衬底108，接合强度可通过氢键合来提高。
[0056]
图7B示出其中通过热处理分离半导体衬底的一部分来形成单晶半导体层102的一种方式。热处理在半导体衬底108和支承衬底101重叠时执行。通过热处理将半导体衬底108与支承衬底101分离，其中单晶半导体层102留在支承衬底101上。热处理优选地在高于或等于接合层104的成膜温度但低于支承衬底101的耐热温度的温度来进行。例如，热处理在400℃或更高但低于600℃的温度来执行，使得在分离层110中形成的小空洞的体积被改变，并且半导体衬底108可沿分离层110分离。由于接合层104接合到支承衬底101，因此，具有与半导体衬底108相同结晶度的单晶半导体层102被接合并且保留在支承衬底101上。
[0057]
图8A示出其中在单晶半导体层102固定在支承衬底101上时进行热处理的一种方式，并且该方式与图4A的方式相似。通过这种热处理，支承衬底101与单晶半导体层102之间的接合界面处的氢键合可变成比氢键合更强的共价键合。另外，图8B示出其中采用能量束来照射单晶半导体层102以恢复晶体缺陷的一种方式，并且该方式与图4B的方式相似。
[0058]
根据这个实施方式，甚至当耐热温度为700℃或更低的衬底、如玻璃衬底用作支承衬底101时，单晶半导体层102也可在接合部分具有极强粘合力。作为支承衬底101，可应用电子工业中所使用的各种类型的玻璃衬底，其采用无碱玻璃、如铝硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底和钡硼硅酸盐玻璃衬底。换言之，单晶半导体层可在一侧在长于一米的衬底上形成。通过使用这种大面积衬底，不仅例如液晶显示器等显示器件、而且半导体集成电路均可制造。另外，对于半导体衬底，热氧化在过程的初始阶段在包含卤素的气氛中执行，从而可获得吸杂效果，这在再利用半导体衬底方面是有效的。
[0059]
接下来，参照图9A至图9B来描述使用具有这个实施方式的SOI结构的衬底的半导体器件的制造方法。图9A中，氧化膜103在单晶半导体层102上形成，并且还形成阻挡层109和接合层104。其中形成层的叠层接合到支承衬底101。可为支承衬底101侧提供阻挡层109。通过提供阻挡层109，可防止单晶半导体层102受到杂质污染。阻挡层109包括氮化硅层和氧化氮化硅层。备选地，对于阻挡层109，可应用氮化铝层和氮化氧化铝层。
[0060]
单晶半导体层102的厚度设置为5nm至500nm，优选地为10nm至200nm，更优选地为10nm至60nm。单晶半导体层102的厚度可通过控制分离层110的深度而适当地设置，如图2B所示。对于单晶半导体层102，优选地加入例如硼、铝或镓等赋予p型导电的杂质或者例如磷或砷等赋予n型导电的杂质，以对应于n沟道场效应晶体管或p沟道场效应晶体管的形成区域。换言之，将赋予p型导电的杂质加入n沟道场效应晶体管的形成区域，或者将赋予n型导电的杂质加入p沟道场效应晶体管的形成区域，由此形成所谓的阱区。赋予n型导电的杂质或者赋予p型导电的杂质的离子剂量可以是大约1×1012ions/cm2至1×1014ions/cm2。此外，在控制场效应晶体管的阈值电压的情况下，可将赋予n型导电的杂质或者赋予p型导电的杂质加入阱区。
[0061]
如图9B所示，蚀刻单晶半导体层102以形成单晶半导体层102，它们以岛状形状相互隔离，以对应于半导体元件的布置。然后，如图9C所示，形成栅绝缘层111、栅电极112和侧壁绝缘层113，并且形成第一杂质区114和第二杂质区115。绝缘层116由氮化硅形成，并且用作蚀刻栅电极112的硬掩模。
[0062]
图9D示出其中在形成栅电极112等之后形成保护膜117的一种方式。作为保护膜117，氮化硅层或氧化氮化硅层优选地在成膜期间通过等离子体CVD方法在350℃或更低的衬底温度来形成。换言之，使保护膜117包含氢。在形成保护膜117之后，保护膜117中包含的氢在350℃至450℃(优选地为400℃至420℃)通过热处理扩散到单晶半导体层102侧。通过提供氢(其在元件形成步骤期间补偿缺陷)给在前一个步骤已经脱氢的单晶半导体层102，可有效地补偿对于用作俘获中心(trapping center)的这类缺陷。另外，阻挡层109防止从支承衬底101侧的杂质扩散，而保护膜117在防止因从上层侧的杂质扩散引起的污染方面是有效的。在这个实施方式中，具有优良结晶度的单晶半导体层102的上层侧和下层侧覆盖有在防止钠等高迁移性杂质离子方面极为有效的绝缘层。因此，在稳定使用单晶半导体层102所制造的半导体元件的特性方面获得了极大效果。
[0063]
此后，如图10A所示形成层间绝缘膜118。作为层间绝缘膜118，形成硼磷硅玻璃(BPSG)膜或者通过涂敷来形成聚酰亚胺所代表的有机树脂。在层间绝缘膜118中，形成接触孔119。
[0064]
图10B示出其中形成布线的一种方式。在接触孔119中，形成接触塞120。作为接触塞120，硅化钨通过化学汽相沉积方法由WF6气体和SiH4气体来形成，以填充接触孔119。备选地，钨可通过WF6气体的氢还原来形成，以填充接触孔119。此后，形成布线121，以对应于接触塞120。布线121由铝或铝合金形成，并且其上层和下层使用钼、铬、钛等的金属层作为势垒金属(barrier metal)来形成。此外，在其上形成层间绝缘层148。布线可适当地提供，并且多层布线可通过在其上进一步形成布线层来形成。在那种情况下，可采用镶嵌工艺(damascene process)。
[0065]
这样，场效应晶体管可使用接合到支承衬底101的单晶半导体层102来制造。根据这个实施方式的单晶半导体层102由具有统一晶体取向的单晶半导体形成；因此，可获得统一的高性能场效应晶体管。换言之，有可能抑制例如阈值电压和迁移率等重要晶体管特性的值的不统一，并且实现例如较高迁移率等的较高性能。
[0066]
另外，包含卤素的氧化膜103设置在单晶半导体层102的后沟道侧(与栅电极112相对一侧)，并且降低局部能级密度；因此可抑制晶体管之间的阈值电压的变化。此外，阻挡层109以及包含卤素的氧化膜103设置在支承衬底101与单晶半导体层102之间；因此，可防止单晶半导体层102受到例如钠等金属杂质从支承衬底101侧的扩散而被污染。
[0067]
图11示出使用具有SOI结构的衬底所得到的微处理器的结构，作为半导体器件的一个示例。微处理器200使用根据以上所述的这个实施方式所形成的SOI衬底来制造。这个微处理器200具有算术逻辑单元(ALU)201、ALU控制器202、指令解码器203、中断控制器204、时序控制器205、寄存器206、寄存器控制器207、总线接口(总线I/F)208、只读存储器(ROM)209和ROM接口(ROM I/F)210。
[0068]
通过总线接口208输入到微处理器200的指令被输入到指令解码器203，在其中被解码，然后输入到ALU控制器202、中断控制器204、寄存器控制器207和时序控制器205。ALU控制器202、中断控制器204、寄存器控制器207和时序控制器205根据解码的指令来进行各种控制。具体来说，ALU控制器202生成用于控制ALU 201的操作的信号。当微处理器200正运行程序时，中断控制器204根据其优先级或掩码状态来处理来自外部输入/输出装置或外围电路的中断请求。寄存器控制器207生成寄存器206的地址，并且按照微处理器200的状态从寄存器206读取数据以及向寄存器206写入数据。时序控制器205生成用于控制ALU 201、ALU控制器202、指令解码器203、中断控制器204和寄存器控制器207的操作的定时的信号。例如，时序控制器205配备了用于根据参考时钟信号CLK1来产生内部时钟信号CLK2的内部时钟发生器，并且向上述各种电路提供内部时钟信号CLK2。显而易见，图11所示的微处理器200只是其中简化了配置的一个示例，并且实际微处理器可具有取决于用途的大量配置。
[0069]
上述微处理器200可以不仅实现处理速度的提高，而且还实现功耗的降低，因为集成电路使用接合到具有绝缘表面的衬底或者用作支承衬底的绝缘衬底、具有统一晶体取向的单晶半导体层(SOI层)来形成。另外，由于包含卤素的氧化膜在用于组成集成电路的一部分的晶体管的单晶半导体层的后沟道侧(与栅电极相对一侧)形成，所以降低局部能级密度，因而可抑制晶体管之间的阈值电压的变化。此外，除了包含卤素的氧化膜之外，阻挡层还在支承衬底与单晶半导体层之间形成，由此防止单晶半导体层受到例如钠金属等杂质从支承衬底侧的扩散而被污染。
[0070]
接下来，参照图12来描述使用具有SOI结构的衬底所得到的RFCPU的结构，其作为具有实现非接触数据传输和接收的算术功能的半导体器件的一个示例。图12示出进行操作以通过无线通信向外部装置传送信号以及从外部装置接收信号的计算机(这种计算机以下称作RFCPU)的一个示例。RFCPU 211具有模拟电路部分212和数字电路部分213。模拟电路部分212具有带谐振电容器的谐振电路214、整流器电路215、恒压电路216、复位电路217、振荡器电路218、解调器电路219、调制器电路220和电源管理电路230。数字电路部分213具有RF接口221、控制寄存器222、时钟控制器223、CPU接口224、中央处理器(CPU)225、随机存取存储器(RAM)226和只读存储器(ROM)227。
[0071]
具有这种配置的RFCPU 211的操作大致如下。谐振电路214根据天线228所接收的信号来产生感应电动势。感应电动势通过整流器电路215存储在电容器部分229。优选地使用例如陶瓷电容器或双电荷层电容器(electric double layer capacitor)来形成这个电容器部分229。电容器部分229不需要与RFCPU 211集成，并且只要电容器部分229可作为不同部件安装在RFCPU 211中包含的具有绝缘表面的衬底上即可接受。
[0072]
复位电路217产生用于复位和初始化数字电路部分213的信号。例如，复位电路217产生作为复位信号的、在电源电压发生之后发生的具有延迟的信号。振荡器电路218响应恒压电路216所产生的控制信号而改变时钟信号的频率和占空比。使用低通滤波器所形成的解调器电路219使例如所接收的幅度调制(ASK)信号的幅度可变性二进制化。调制器电路220改变幅度调制(ASK)传输信号的幅度，并且传送该信号。调制器电路220通过改变谐振电路214的谐振点来改变通信信号的幅度。时钟控制器223按照电源电压或者中央处理器225的消耗电流来产生用于改变时钟信号的频率和占空比的控制信号。电源电压由电源管理电路230来管理。
[0073]
从天线228输入到RFCPU 211的信号由解调器电路219进行解调，然后由RF接口221分解为控制命令、数据等。控制命令存储在控制寄存器222中。控制命令包括读取只读存储器227中存储的数据、将数据写入随机存取存储器226、将算术指令写入中央处理器225等。中央处理器225经由CPU接口224来访问只读存储器227、随机存取存储器226和控制寄存器222。CPU接口224具有根据中央处理器225请求的地址来生成只读存储器227、随机存取存储器226和控制寄存器222的任一个的访问信号的功能。
[0074]
作为中央处理器225的算术方法，可采用一种方法，其中，只读存储器227存储操作系统(OS)，并且程序在开始操作时被读取和运行。备选地，可采用一种方法，其中提供了专用算术电路，并使用硬件来进行算术处理。在使用硬件以及软件的方法中，处理的一部分由专用算术电路来进行，而算术处理的其它部分由中央处理器225使用程序来进行。
[0075]
上述RFCPU 211可以不仅实现处理速度的提高，而且还实现功耗的降低，因为集成电路使用接合到具有绝缘表面的衬底或者用作支承衬底的绝缘衬底、具有统一晶体取向的单晶半导体层(SOI层)来形成。这使得甚至当供电的电容器部分229缩小尺寸时也有可能确保长时期的操作。另外，由于包含卤素的氧化膜和阻挡层设置在支承衬底与单晶半导体层之间。通过提供包含卤素的氧化膜，局部能级密度降低，因而可抑制晶体管之间的阈值电压的变化。通过提供阻挡层，可防止单晶半导体层被从支承衬底侧的杂质的扩散所污染。图12示出RFCPU的方式，但是例如具有SOI结构的衬底可用于具有通信功能、算术功能和存储器功能的半导体器件、如IC标签。
[0076]
根据这个实施方式的单晶半导体层可接合到用于制造显示面板的称作母板玻璃的大尺寸玻璃衬底。图13示出其中单晶半导体层102接合到用作支承衬底101、用于制造显示面板的母板玻璃的情况。多个显示面板取自母板玻璃，并且单晶半导体层102优选地接合以匹配显示面板122的形成区域。由于母板玻璃衬底具有比半导体衬底更大的面积，所以优选的是，多个单晶半导体层102分别排列在显示面板122的形成区域中，如图13所示。相应地，即使多个单晶半导体层102排列在支承衬底101之上，在相邻的单晶半导体层102之间也可提供充分的空间。每个显示面板122包括扫描线驱动电路区域123、信号线驱动电路区域124和像素形成区域125。单晶半导体层102接合到支承衬底101，以便包括这些区域。
[0077]
图14A和图14B示出其中使用单晶半导体层来形成像素晶体管的液晶显示器件的像素的示例。图14A是像素的平面图，其中扫描线126与单晶半导体层102相交，并且信号线127和像素电极128连接到单晶半导体层102。图14B是沿图14A的线J-K所截取的横截面图。
[0078]
图14B中，像素晶体管具有堆叠结构，其中阻挡层109、接合层104、氧化膜103和单晶半导体层102堆叠在支承衬底101之上。像素电极128设置在层间绝缘膜118之上。在设置于层间绝缘膜118的接触孔中，单晶半导体层102和信号线127相互连接，因此，柱状隔离件131设置在接触孔中，以便填充在蚀刻层间绝缘膜118时所产生的凹台阶。反衬底129配备了反电极130。液晶层132在柱状隔离件131所形成的空间中形成。
[0079]
图15A和图15B示出包括使用单晶半导体层所形成的像素晶体管的电致发光显示器件的示例。图15A示出像素的平面图，它具有连接到信号线127的选择晶体管133以及连接到电源线135、作为像素晶体管的显示控制晶体管134。这个显示器件具有一种结构，其中各像素提供有发光元件，它具有经形成以便在电极之间包含电致发光材料的层(EL层)。像素电极128连接到显示控制晶体管134。图15B是示出作为这种像素的主要部分的显示控制晶体管的结构的横截面图。
[0080]
图15B中，显示控制晶体管具有堆叠结构，其中阻挡层109、接合层104、氧化膜103和单晶半导体层102堆叠在支承衬底101之上。阻挡层109、接合层104、氧化膜103、单晶半导体层102、层间绝缘膜118等的结构与图14B相似。像素电极128的周围部分由绝缘分割层136围绕。在像素电极128之上形成EL层137。在EL层137之上形成反电极130。像素部分采用密封树脂138来填充，并且提供有作为加固板的反衬底129。
[0081]
在这个实施方式的电致发光显示器件中，这类像素以矩阵排列，以形成显示屏幕。在这种情况下，各像素晶体管的沟道部分使用单晶半导体层102来形成。因此优点在于特性从晶体管到晶体管没有改变，并且发射发光从像素到像素没有改变。因此，发光元件的亮度通过电流所控制的驱动变得简易，并且校正晶体管特性的变化的校正电路变得不需要。因此，驱动电路上的负荷可减小。此外，由于例如玻璃等透光衬底可选择作为支承衬底101，所以可形成底部发光电致发光显示器件，其从支承衬底101侧发出光线。
[0082]
如上所述，通过使用单晶半导体层，晶体管也可在用于制造显示面板的母板玻璃之上形成。使用单晶半导体层所形成的晶体管在例如电流驱动能力等许多工作特性方面优于使用非晶硅所形成的晶体管；因此晶体管可缩小尺寸。相应地，显示面板中的像素部分的孔径比可增加。此外，由于如图11所示的微处理器或者如图12所示的RFCPU可在具有这种显示面板的显示器件中形成，所以显示器件可配备有作为计算机的功能。此外，可制造能够无需接触而进行数据输入和输出的显示器。
[0083]
通过使用具有根据本发明的SOI结构的衬底，可形成各种电子装置。电子装置的示例包括例如摄像机或数码相机等相机、导航系统、声音再现装置(汽车音频、音频部件等)、计算机、游戏机、可携带信息终端(移动计算机、蜂窝电话、移动游戏机、电子书等)、具有记录介质的图像再现装置(具体来说是用于再现例如数字多功能光盘(DVD)等记录介质的内容并且具有用于显示再现图像的显示器的装置)等。图16A至图16C示出根据本发明的电子装置的示例。
[0084]
图16A示出蜂窝电话301的一个示例。蜂窝电话301具有显示部分302、操作开关303等。在显示部分302中，可使用参照图14A和图14B所述的液晶显示器件或者参照图15A和图15B所述的电致发光显示器件。通过使用这个实施方式的显示器件，可形成具有极少显示不均匀并且具有高图像品质的显示部分。另外，这个实施方式的半导体器件可用于蜂窝电话301中包含的微处理器或存储器。
[0085]
图16B示出作为音频装置的典型示例的数字播放器304。图16B所示的数字播放器304具有显示部分302、操作开关303、耳塞305等。取代耳机，也可使用头挂听筒或无线耳机。在数字播放器304中，这个实施方式的半导体器件可用于存储音乐信息的存储器部分或者操作数字播放器304的微处理器。具有这个结构的数字播放器304可实现尺寸和重量的减小。通过将参照图14A和图14B所述的液晶显示器件或者参照图15A和图15B所述的电致发光显示器件应用于显示部分302，即使屏幕尺寸大约为0.3英寸至2英寸时，显示部分302也可显示高清晰图像或文本信息。
[0086]
图16C示出电子书306。这个电子书306具有显示部分302、操作开关303等。调制解调器可内置，或者可采用其中可无线传送和接收信息的结构。在电子书306中，这个实施方式的半导体器件可用于存储信息的存储器部分或者操作电子书306的微处理器。在存储器部分，可使用存储容量为20千兆字节(GB)至200千兆字节(GB)的或非(NOR)类型的非易失性存储器，用它可存储和再现图像或声音(音乐)。通过将参照图14A和图14B所述的液晶显示器件或者参照图15A和图15B所述的电致发光显示器件应用于显示部分302，显示部分302可执行高图像品质的显示。
示例
示例1
[0087]
现在通过示例详细描述本发明。本发明并不局限于示例，不用说，本发明由权利要求书的范围来规定。
[0088]
示例1示出通过分析为单晶硅衬底提供的氧化膜中包含的氯所得到的结果。
[0089]
下面描述这个示例中使用的氧化膜(以下又称作“这个示例的氧化膜”)的制造方法。热氧化在包含HCl的氧化气氛中进行，以在单晶硅衬底上形成厚度为100nm的氧化膜。热氧化在其中将150sccm的氯化氢气体引入流率5SLM的氧气的气氛中在1000℃进行1小时35分钟。然后，作为用于测量的上层膜(cap film)，将氧氮化硅膜形成到100nm的厚度。
[0090]
在这个示例中，作为比较示例，在没有添加HCl的氧化气氛中，单晶硅衬底经过热氧化，以形成氧化膜(以下称作对比氧化膜)。热氧化在5SLM的氧气的流率并且在1000℃的温度来进行。注意，热氧化的时间设置为2小时40分钟，以便使得对比氧化膜可具有等于这个示例的氧化膜的厚度。然后，作为用于测量的上层膜，将氧氮化硅膜形成到100nm的厚度。
[0091]
这个示例的氧化膜和对比氧化膜经过使用二次离子质谱测定(SIMS)的测量，使得观测到了氧化膜中包含的氯和氢分布。
[0092]
图17和图18是分别示出在深度方向的Cl浓度的曲线和在深度方向的H浓度的曲线的图表。注意，在图17和图18中，Cl浓度和H浓度的值仅在氧化膜中才是有效的。
[0093]
如图17所示，这个示例的氧化膜中的Cl浓度分布具有梯度。氧化膜中包含的氯分布成使得氯的浓度朝单晶硅衬底与氧化膜之间的界面增加，并且浓度在界面附近最高，大约为4×1020/cm3。因此，通过在包含HCl的氧化气氛中对单晶硅衬底进行热氧化，可形成在氧化膜与单晶硅衬底之间的界面附近的包含许多氯的氧化膜。
[0094]
注意，从图18看到，这个示例的氧化膜的H浓度与对比氧化膜的H浓度之间的分布没有特别差异。
示例2
[0095]
示例2将描述通过以下步骤所形成的晶体管的电特性：通过在包含HCl的气氛中的热氧化而在单晶硅层上提供氧化膜，并且使用单晶硅层来形成晶体管。
[0096]
这个示例中使用的晶体管(以下称作“这个示例的晶体管”)具有一种结构，其中氧化膜设置在单晶半导体层上，氧化氮化硅膜和氧化硅膜在氧化膜与玻璃衬底之间形成，并且单晶半导体层接合到玻璃衬底，其中玻璃衬底上形成的氧化硅膜介于其间。氧化膜的厚度为50nm，并且氧化膜通过在包含HCl的氧化气氛中对单晶半导体层进行热氧化来形成。氧化硅膜使用四乙氧基硅烷作为有机硅烷气体通过化学汽相沉积方法来形成。在接合之后，采用能量密度为685mJ/cm2或690mJ/cm2的能量束来照射单晶半导体层。此外，进行沟道掺杂以控制阈值。下文中，使用掺杂有1×1017ions/cm2的赋予n型导电的杂质的单晶半导体层所形成的晶体管称作这个示例的n沟道晶体管，而使用掺杂有1×1017ions/cm2的赋予p型导电的杂质的单晶半导体层所形成的晶体管为这个示例的p沟道晶体管。
[0097]
用于对比的晶体管(以下称作“对比晶体管”)具有一种结构，其中氧氮化硅膜在单晶半导体层上形成，氧化氮化硅膜和氧化硅膜在氧氮化硅膜与玻璃衬底之间形成，并且单晶半导体层接合到玻璃衬底，其中玻璃衬底上形成的氧化硅膜介于其间。氧氮化硅膜的厚度为50nm，以便对应于这个示例的氧化膜的厚度。另外，氧化硅膜通过与这个示例的晶体管相似的方法来形成。在接合之后，采用能量密度为685mJ/cm2或690mJ/cm2的能量束来照射单晶半导体层，与形成这个示例的晶体管的方法相似。此外，以一种剂量条件对对比晶体管的单晶半导体层进行沟道掺杂，这种剂量条件使得对比晶体管具有接近这个示例的晶体管的阈值。下文中，使用掺杂有2×1017ions/cm2的赋予n型导电的杂质的单晶半导体层所形成的晶体管称作对比n沟道晶体管(1)，使用掺杂有3×1017ions/cm2的赋予n型导电的杂质的单晶半导体层所形成的晶体管称作对比n沟道晶体管(2)，以及使用掺杂有3×1017ions/cm2的赋予p型导电的杂质的单晶半导体层所形成的晶体管是对比p沟道晶体管。
[0098]
图19A至图21B示出通过上述步骤所形成的晶体管的电特性的测量结果。
[0099]
图19A和图19B是示出阈值电压(单位是V)的图表。
[0100]
图20A和图20B示出电子场效应迁移率(μFE，单位是cm2/Vs)的测量结果。从图20A和图20B发现，这个示例的晶体管具有高于对比晶体管的电子场效应迁移率。例如，通过采用能量密度为690mJ/cm2的能量束进行照射形成的这个示例的n沟道晶体管和这个示例的p沟道晶体管分别具有480cm2/Vs或更高的电子场效应迁移率和185cm2/Vs或更高的电子场效应迁移率。
[0101]
图21A和图21B是示出亚阈值摆幅(单位是V/decade)的测量结果的图表。图21A和图21B中，存在这个示例的晶体管的亚阈值摆幅低于对比晶体管的趋势。
[0102]
从图19A至图21B的测量结果看到，使用具有在包含HCl的气氛中形成的氧化膜的单晶硅层形成的晶体管具有比使用具有氧氮化硅膜的单晶硅层形成的晶体管更高的电子场效应迁移率和更低的亚阈值摆幅。相应地，通过使用具有在包含HCl的气氛中形成的氧化膜的单晶硅层来形成晶体管，可制造极可靠的半导体器件。
示例3
[0103]
下面考虑作为本发明的一个方面的离子照射方法。
[0104]
在本发明中，采用由氢(H)衍生的离子(以下称作“氢离子种类”)来照射单晶半导体衬底。更具体来说，氢气或者其成分中包含氢的气体用作源材料；生成氢等离子体；以及采用氢等离子体中的氢离子种类来照射单晶半导体衬底。
[0105]
(氢等离子体中的离子)
在如上所述的这种氢等离子体中，存在例如H+、H2 +和H3 +等氢离子种类。这里列示氢离子种类的反应过程(形成过程、破坏过程)的反应方程式。
e+H→e+H++e              (1)
e+H2→e+H2 ++e            (2)
e+H2→e+(H2)*→e+H+H     (3)
e+H2 +→e+(H2 +)*→e+H++H  (4)
H2 ++H2→H3 ++H            (5)
H2 ++H2→H++H+H2          (6)
e+H3 +→e+H++H+H          (7)
e+H3 +→H2+H              (8)
e+H3 +→H+H+H             (9)
[0106]
图22是示意示出上述反应的一部分的能量图。注意，图22所示的能量图只是示意图，而没有精确地说明反应的能量关系。
[0107]
(H3 +形成过程)
如上所述，主要通过由反应方程式(5)表示的反应过程来产生H3 +。另一方面，作为与反应方程式(5)竞争的反应，存在由反应方程式(6)表示的反应过程。为了使H3 +的量增加，至少需要反应方程式(5)的反应比反应方程式(6)的反应更频繁地发生(注意，由于还存在其它反应(7)、(8)和(9)，H3 +的量通过这些反应减少，因此，即使反应方程式(5)的反应比反应方程式(6)的反应更频繁地发生，H3 +的量也不一定增加)。相反，当反应方程式(5)的反应比反应方程式(6)的反应更少频率发生，则等离子体中的H3+的比例减小。
[0108]
在以上给出的各反应方程式的右侧(最右侧)的产物的增加量取决于反应方程式的左侧(最左侧)的源材料的密度、反应的速率系数等。在这里，实验证实，当H2 +的动能低于11eV时，反应方程式(5)的反应是主要反应(也就是说，反应方程式(5)的速率系数充分高于反应方程式(6)的速率系数)，而当H2 +的动能高于大约11eV时，反应方程式(6)的反应是主要反应。
[0109]
通过电场对带电粒子施加力，并且带电粒子获得动能。动能对应于势能由于电场而减少的量。例如，给定带电粒子在与另一个粒子碰撞之前得到的动能的量等于由于带电粒子的移动而丢失的势能。也就是说，在带电粒子可在电场中行进长距离而没有与另一个粒子进行碰撞的情况下，带电粒子的动能(或者其平均值)趋向于高于该带电粒子未能这样做的情况。在粒子的平均自由程很长的情况下，即，在压强很低的情况下，可显示朝带电粒子的动能的增加的这种趋势。
[0110]
甚至在平均自由程很短的情况下，如果带电粒子在行过该路程的同时可获得大量动能，则带电粒子的动能也很高。即，可以说，甚至在平均自由程很短的情况下，如果势差很大，则带电粒子的动能也很高。
[0111]
这适用于H2 +。假定如同等离子体生成室中那样存在电场，H2 +的动能在室内压强很低的情况下很高，而H2 +的动能在室内压强很高的情况下很低。也就是说，由于反应方程式(6)的反应在室内压强很低的情况下是主要反应，所以H3 +的量趋向于减小，而由于反应方程式(5)的反应在室内压强很高的情况下是主要反应，所以H3 +的量趋向于增加。此外，在等离子体生成区域中的电场很高的情况下，即，在给定两点之间的势差很大的情况下，H2 +的动能很高，而在相反的情况下，H2 +的动能很低。也就是说，由于反应方程式(6)的反应在电场很高的情况下是主要反应，所以H3 +的量趋向于减小，而由于反应方程式(5)的反应在电场很低的情况下是主要反应，所以H3 +的量趋向于增加。
[0112]
(取决于离子源的差异)
在这里描述其中离子种类的比例(特别地，H3 +的比例)是不同的一个示例。图23是图表，示出从100％氢气(其中离子源的压强为4.7×10-2Pa)产生的离子的质谱测定的结果。注意，这种质谱测定通过测量从离子源抽取的离子来执行。水平轴表示离子质量。在光谱中，质量1峰值、质量2峰值和质量3峰值分别对应于H+、H2 +和H3 +。垂直轴表示谱强度，它对应于离子的数量。图23中，具有不同质量的离子的数量表示为相对比例，其中质量为3的离子的数量定义为100。从图23中可看到，从离子源产生的离子种类之间的比率、即H+、H2 +和H3 +之间的比率大约为1∶1∶8。注意，这种比率的离子也可通过具有产生等离子体的等离子体源部分(离子源)、从等离子体抽取离子束的抽取电极等的离子掺杂设备来产生。
[0113]
图24是图表，示出当使用与用于图23的情况不同的离子源并且离子源的压强大约为3×10-3Pa时从PH3产生的离子的质谱测定的结果。这种质谱测定的结果集中于氢离子种类。另外，质谱测定通过测量从离子源抽取的离子来执行。如同图23那样，水平轴表示离子质量，并且质量1峰值、质量2峰值和质量3峰值分别对应于H+、H2 +和H3 +。垂直轴表示与离子的数量对应的谱强度。从图24中可看到，等离子体中的离子种类之间的比率、即H+、H2 +和H3 +之间的比率大约为37∶56∶7。注意，虽然图24示出当源气体为PH3时所得到的数据，但是氢离子种类之间的比率也与当100％氢气用作源气体时大致相同。
[0114]
在从其中得到图24所示数据的离子源的情况下，以仅为大约7％的比例产生H+、H2 +和H3 +中的H3 +。另一方面，在从其中得到图23所示数据的离子源的情况下，H3 +的比例可高达50％或以上(在上述条件下大约为80％)。这被认为产生于室内的压强和电场，这在上述考虑中清楚地示出。
[0115]
(H3 +照射机制)
当产生包含如图23所示的多个离子种类的等离子体并且采用所产生的离子种类来照射单晶半导体衬底而没有执行任何质量分离时，采用各H+、H2 +和H3 +离子来照射单晶半导体衬底的表面。为了从采用离子进行的照射到形成离子引入区域来再现该机制，考虑下列五种类型的模型。
模型1，其中用于照射的离子种类是H+，它在照射之后仍然是H+(H)。
模型2，其中用于照射的离子种类是H2 +，它在照射之后仍然是H2 +(H2)。
模型3，其中用于照射的离子种类是H2 +，它在照射之后分为两个H原子(H+离子)。
模型4，其中用于照射的离子种类是H3 +，它在照射之后仍然是H3 +(H3)。
模型5，其中用于照射的离子种类是H3 +，它在照射之后分为三个H原子(H+离子)。
[0116]
(模拟结果与测量值的对比)
根据上述模型，模拟采用氢离子种类来照射Si衬底。作为模拟软件，使用SRIM，即离子在物质内的阻止及范程(是通过蒙特卡洛方法的离子引入过程的模拟软件，TRIM(Transport of Ions in Matter)的改进版本)。注意，对于计算，执行基于模型2的计算，其中由具有两倍质量的H+代替H2 +。另外还执行基于模型4的计算，其中由具有三倍质量的H+代替H3 +。此外还执行：基于模型3的计算，其中由具有一半动能的H+代替H2 +；以及基于模型5的计算，其中采用具有三分之一动能的H+代替H3 +。
[0117]
注意，SRIM是用于非晶结构的软件，但是，SRIM可适用于采用高能量以高剂量来执行采用氢离子种类的照射的情况。这是因为Si衬底的晶体结构由于氢离子种类与Si原子的碰撞而转变成非单晶结构。
[0118]
图25示出当使用模型1至5来执行采用氢离子种类的照射(采用100000个H原子的照射)所得到的计算结果。图25还示出采用图23的氢离子种类所照射的Si衬底中的氢浓度(二次离子质谱测定(SIMS)数据)。使用模型1至5所执行的计算的结果在垂直轴(右轴)上表示为氢原子的数量，而SIMS数据在垂直轴(左轴)上表示为氢原子的浓度。水平轴表示距离Si衬底表面的深度。如果将作为测量值的SIMS数据与计算结果进行比较，则模型2和4明显不匹配SIMS数据的峰值，并且在SIMS数据中无法观测到对应于模型3的峰值。这表明模型2至4的每个的份额比较小。考虑到离子的动能大约为数千电子伏特，而H-H键(H-H bond)能量仅为大约数电子伏特，认为模型2和4的每个的份额很小，因为H2 +和H3 +通过与Si原子进行碰撞而大部分上分为H+或H。
[0119]
相应地，下面将不考虑模型2至4。图26至图28分别示出当使用模型1和5来执行当采用氢离子种类的照射时(采用100000个H原子的照射)所得到的计算结果。图26至图28还分别示出采用图23的氢离子种类所照射的Si衬底中的氢浓度(SIMS数据)以及拟合到SIMS数据的模拟结果(以下称作拟合函数)。在这里，图26示出加速电压为80kV的情况；图27示出加速电压为60kV的情况；以及图28示出加速电压为40kV的情况。注意，使用模型1和5所执行的计算的结果表现在作为氢原子数量的垂直轴(右轴)上，而SIMS数据和拟合函数表现在作为氢原子浓度的垂直轴(左轴)上。水平轴表示距离Si衬底表面的深度。
[0120]
考虑模型1和5，使用下面给出的计算公式来得到拟合函数。注意，在计算公式中，X和Y表示拟合参数，以及V表示体积。
(拟合函数)＝X/V×(模型1的数据)+Y/V×(模型5的数据)
[0121]
考虑到用于实际照射的离子种类之间的比率(H+∶H2 +∶H3 +大约为1∶1∶8)，还应当考虑H2 +的份额(即模型3)；但是由于下列原因而从这里给出的考虑中排除模型3：
-由于通过由模型3表示的照射过程所引入的氢量与通过模型5的照射过程所引入的氢量相比非常低，因此，即使不考虑模型3，也不存在显著影响(在SIMS数据中也没有出现峰值)。
-模型3(其峰值位置与模型5接近)很可能被模型5中出现的沟道效应(由于晶格结构引起的原子运动)模糊化，。也就是说，难以估计模型3的拟合参数。这是因为这种模拟假定了非晶Si，并且不考虑由于结晶度带来的影响。
[0122]
图29列示上述拟合参数。在任一加速电压时，按照模型1所引入的H的量与按照模型5所引入的H的量的比率大约为1∶42至1∶45(当模型1中的H的量定义为1时，模型5中的H的量大约为42至45)，以及用于照射的离子数量H+(模型1)与H3 +(模型5)的离子数量的比率大约为1∶14至1∶15(当模型1中的H+的量定义为1时，模型5中的H3 +的量大约为14至15)。考虑到没有考虑模型3并且计算假定了非晶Si，可以说，得到了与用于实际照射的离子种类之间的比率(H+∶H2 +∶H3 +大约为1∶1∶8)接近的值。
[0123]
(使用H3 +的效果)
通过如图23所示采用具有较高比例的H3 +的氢离子种类来照射衬底，可获得产生于H3 +的多个有益效果。例如，由于H3 +分为待引入衬底的H+、H等，因此，与主要采用H+或H2 +的照射的情况相比，离子引入效率得到提高。这产生半导体衬底生产效率的提高。此外，由于H+或H的动能在H3 +分之后类似地趋向于变低，所以H3 +适合于制造薄半导体层。
[0124]
注意，本说明书中描述了一种方法，其中使用能够如图23所示采用氢离子种类进行辐射的离子掺杂设备，以便有效执行采用H3 +的照射。离子掺杂设备在大面积处理中的使用成本低并且优良。因此，通过使用这种离子掺杂设备、采用H3 +进行照射，可获得例如半导体特性的改进、面积的增加、成本降低以及生产效率的提高等显著效果。另一方面，如果第一优先级给予采用H3 +的照射，则不需要将本发明理解为局限于使用离子掺杂设备。
本申请基于2007年4月27日向日本专利局提交的日本专利申请序号2007-120288，通过引用将它们的完整内容结合于此。
符号说明
101    支承衬底              120    接触塞
102    单晶半导体层          121    布线
103    氧化膜                122    显示面板
104    接合层                123    扫描线驱动电路区
105    氧化氮化硅膜          124    信号线驱动电路区
106    氧氮化硅膜            125    像素形成区
108    半导体衬底            126    扫描线
109    阻挡层                127    信号线
110    分离层                128    像素电极
111    栅绝缘层              129    反衬底
112    栅电极                130    反电极
113    侧壁绝缘层            131    柱状隔离件
114    第一杂质区          132    液晶层
115    第二杂质区          133    选择晶体管
116    色缘层              134    显示控制晶体管
117    保护膜              135    电流供应线
118    层间绝缘膜          136    分割层
119    接触孔              137    EL层
138    密封树脂            212    模拟电路部分
148    层间绝缘膜          213    数字电路部分
200    微处理器            214    谐振电路
201    算术逻辑单元        215    整流器电路
202    ALU控制器           216    恒压电路
203    指令解码器          217    复位电路
204    中断控制器          218    振荡器电路
205    时序控制器          219    解调器电路
206    寄存器              220    调制器电路
207    寄存器控制器        221    RF接口
208    总线接口            222    控制寄存器
209    只读存储器          223    时钟控制器
210    ROM接口             224    CPU接口
211    RFCPU               225    中央处理器
226    随机存取存储器      301    蜂窝电话
227    只读存储器          302    显示部分
228    天线                303    操作开关
229    电容器部分          304    数字播放器
230    电源管理电路        305    耳机
306    电子书

Claims (40)

1.一种用于制造半导体器件的方法，包括以下步骤：
在包含卤素的氧化气氛中对半导体衬底进行热处理，以在所述半导体衬底上形成氧化膜；
采用离子来照射所述氧化膜，以在所述半导体衬底中形成分离层；
在所述氧化膜之上形成阻挡层；
在所述阻挡层之上形成接合层；
将所述半导体衬底和具有绝缘表面的衬底重叠，其中所述氧化膜、所述阻挡层和所述接合层介于其间；以及
在所述分离层中进行分离，以使得所述半导体衬底的一部分留在具有所述绝缘表面的衬底之上。
2.如权利要求1所述的用于制造半导体器件的方法，其中，所述半导体衬底是单晶半导体衬底或多晶半导体衬底。
3.如权利要求1所述的用于制造半导体器件的方法，其中，所述分离层具有多孔结构。
4.如权利要求1所述的用于制造半导体器件的方法，其中，包含卤素的所述氧化气氛是其中将HCl加入氧中的气氛。
5.如权利要求1所述的用于制造半导体器件的方法，其中，包含卤素的所述氧化气氛是其中将一种或多种从HF、NF3、Hbr、Cl2、ClF3、BCl3、F2和Br2中选取的气体加入氧中的气氛。
6.如权利要求1所述的用于制造半导体器件的方法，其中，所述阻挡层是由从氮化硅膜、氧化氮化硅膜和氧氮化硅膜选取的组所形成的单层或堆叠层。
7.如权利要求1所述的用于制造半导体器件的方法，其中，所述接合层包括氧化硅。
8.如权利要求1所述的用于制造半导体器件的方法，其中，所述接合层由TEOS形成。
9.一种用于制造半导体器件的方法，包括以下步骤：
在包含卤素的氧化气氛中对半导体衬底进行热处理，以在所述半导体衬底上形成氧化膜；
采用离子来照射所述氧化膜，以在所述半导体衬底中形成分离层；
在具有绝缘表面的衬底之上形成接合层；
在形成所述接合层之后，在所述接合层之上形成阻挡层；
将所述半导体衬底和具有绝缘表面的衬底重叠，其中所述氧化膜、所述阻挡层和所述接合层介于其间；以及
在所述分离层中进行分离，以通过热处理而使得所述半导体衬底的一部分留在具有所述绝缘表面的衬底之上。
10.如权利要求9所述的用于制造半导体器件的方法，其中，所述半导体衬底是单晶半导体衬底或多晶半导体衬底。
11.如权利要求9所述的用于制造半导体器件的方法，其中，所述分离层具有多孔结构。
12.如权利要求9所述的用于制造半导体器件的方法，其中，包含卤素的所述氧化气氛是其中将HCl加入氧中的气氛。
13.如权利要求9所述的用于制造半导体器件的方法，其中，包含卤素的所述氧化气氛是其中把从HF、NF3、Hbr、Cl2、ClF3、BCl3、F2和Br2中选取的一种或多种气体加入氧中的气氛。
14.如权利要求9所述的用于制造半导体器件的方法，其中，所述阻挡层是由从氮化硅膜、氧化氮化硅膜和氧氮化硅膜选取的组所形成的单层或堆叠层。
15.如权利要求9所述的用于制造半导体器件的方法，其中，所述接合层包括氧化硅。
16.如权利要求9所述的用于制造半导体器件的方法，其中，所述接合由TEOS形成。
17.一种用于制造半导体器件的方法，包括以下步骤：
在包含卤素的氧化气氛中对半导体衬底进行热处理，以在所述半导体衬底上形成氧化膜；
采用离子来照射所述氧化膜，以在所述半导体衬底中形成分离层；
在具有绝缘表面的衬底之上形成阻挡层；
在形成所述阻挡层之后，在所述阻挡层之上形成接合层；
将所述半导体衬底和具有绝缘表面的衬底重叠，其中所述氧化膜、所述阻挡层和所述接合层介于其间；以及
在所述分离层中进行分离，以通过热处理来使得所述半导体衬底的一部分留在具有所述绝缘表面的衬底之上。
18.如权利要求17所述的用于制造半导体器件的方法，其中，所述半导体衬底是单晶半导体衬底或多晶半导体衬底。
19.如权利要求17所述的用于制造半导体器件的方法，其中，所述分离层具有多孔结构。
20.如权利要求17所述的用于制造半导体器件的方法，其中，包含卤素的所述氧化气氛是其中将HCl加入氧中的气氛。
21.如权利要求17所述的用于制造半导体器件的方法，其中，包含卤素的所述氧化气氛是其中把从HF、NF3、Hbr、Cl2、ClF3、BCl3、F2和Br2中选取的一种或多种气体加入氧中的气氛。
22.如权利要求18所述的用于制造半导体器件的方法，其中，所述阻挡层是由从氮化硅膜、氧化氮化硅膜和氧氮化硅膜选取的组所形成的单层或堆叠层。
23.如权利要求17所述的用于制造半导体器件的方法，其中，所述接合层包括氧化硅。
24.如权利要求17所述的用于制造半导体器件的方法，其中，所述接合层由TEOS形成。
25.一种半导体器件，包括：
具有绝缘表面的衬底；
所述衬底之上的绝缘膜；
所述绝缘膜之上的阻挡层；
所述阻挡层之上的包含卤素的氧化膜；以及
所述氧化膜之上的半导体层。
26.如权利要求25所述的半导体器件，其中，所述卤素离子从Cl、Br和F的组中选取。
27.如权利要求25所述的半导体器件，其中，所述阻挡层是由从氮化硅膜、氧化氮化硅膜和氧氮化硅膜选取的组所形成的单层或堆叠层。
28.如权利要求25所述的半导体器件，其中，所述绝缘膜包括氧化硅。
29.如权利要求25所述的半导体器件，其中，所述绝缘膜由TEOS形成。
30.如权利要求25所述的半导体器件，其中，所述半导体层是单晶半导体层或多晶半导体层。
31.一种包括如权利要求25所述的半导体器件的微处理器。
32.一种包括如权利要求25所述的半导体器件的RFCPU。
33.一种半导体器件，包括：
具有绝缘表面的衬底；
所述衬底之上的阻挡层；
所述阻挡层之上的绝缘膜；以及
所述绝缘膜之上的包含卤素的氧化膜；以及
所述氧化膜之上的单晶半导体层。
34.如权利要求33所述的半导体器件，其中，所述卤素离子从Cl、Br和F的组中选取。
35.如权利要求33所述的半导体器件，其中，所述阻挡层是由从氮化硅膜、氧化氮化硅膜和氧氮化硅膜选取的组所形成的单层或堆叠层。
36.如权利要求33所述的半导体器件，其中，所述绝缘膜包括氧化硅。
37.如权利要求33所述的半导体器件，其中，所述绝缘膜由TEOS形成。
38.如权利要求33所述的半导体器件，其中，所述半导体层是单晶半导体层或多晶半导体层。
39.一种包括如权利要求33所述的半导体器件的微处理器。
40.一种包括如权利要求33所述的半导体器件的RFCPU。
CN2008800139854A 2007-04-27 2008-03-21 Soi衬底及其制造方法和半导体器件 Expired - Fee Related CN101669193B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007120288 2007-04-27
JP120288/2007 2007-04-27
PCT/JP2008/056001 WO2008136225A1 (en) 2007-04-27 2008-03-21 Soi substrate and manufacturing method of the same, and semiconductor device

Publications (2)

Publication Number Publication Date
CN101669193A true CN101669193A (zh) 2010-03-10
CN101669193B CN101669193B (zh) 2012-02-15

Family

ID=39887356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800139854A Expired - Fee Related CN101669193B (zh) 2007-04-27 2008-03-21 Soi衬底及其制造方法和半导体器件

Country Status (6)

Country Link
US (2) US7829433B2 (zh)
JP (1) JP5394653B2 (zh)
KR (1) KR101436116B1 (zh)
CN (1) CN101669193B (zh)
TW (1) TWI412102B (zh)
WO (1) WO2008136225A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012088710A1 (zh) * 2010-12-27 2012-07-05 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN104485347A (zh) * 2014-12-23 2015-04-01 昆山工研院新型平板显示技术中心有限公司 一种显示屏体的邦定方法
CN105390571A (zh) * 2015-11-29 2016-03-09 上海澜烨材料技术有限公司 宽禁带半导体材料的生长和分离方法
CN105633125A (zh) * 2014-11-27 2016-06-01 株洲南车时代电气股份有限公司 半导体芯片台面结构及其保护方法
CN111261498A (zh) * 2014-04-01 2020-06-09 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8193075B2 (en) * 2009-04-20 2012-06-05 Applied Materials, Inc. Remote hydrogen plasma with ion filter for terminating silicon dangling bonds
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
US20110147817A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor component having an oxide layer
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130038A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用离子注入制备绝缘体上硅材料的方法
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
US9949837B2 (en) 2013-03-07 2018-04-24 Howmedica Osteonics Corp. Partially porous bone implant keel
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
FR3003997B1 (fr) * 2013-03-29 2015-03-20 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9224874B2 (en) * 2014-01-10 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor storage device
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
WO2017218536A1 (en) * 2016-06-14 2017-12-21 Quora Technology, Inc. Engineered substrate structure for power and rf applications

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH07335641A (ja) * 1994-06-03 1995-12-22 Sony Corp シリコン酸化膜の形成方法及び半導体装置の酸化膜
US6797323B1 (en) * 1996-11-29 2004-09-28 Sony Corporation Method of forming silicon oxide layer
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100389899B1 (ko) * 1997-12-18 2003-07-04 미크론 테크놀로지,인코포레이티드 핫-캐리어 효과 제한 트랜지스터 게이트 형성 및 그 트랜지스터
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
DE10041748A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012088710A1 (zh) * 2010-12-27 2012-07-05 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
CN111261498A (zh) * 2014-04-01 2020-06-09 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置
CN105633125A (zh) * 2014-11-27 2016-06-01 株洲南车时代电气股份有限公司 半导体芯片台面结构及其保护方法
CN104485347A (zh) * 2014-12-23 2015-04-01 昆山工研院新型平板显示技术中心有限公司 一种显示屏体的邦定方法
CN104485347B (zh) * 2014-12-23 2018-06-22 昆山工研院新型平板显示技术中心有限公司 一种显示屏体的邦定方法
CN105390571A (zh) * 2015-11-29 2016-03-09 上海澜烨材料技术有限公司 宽禁带半导体材料的生长和分离方法
CN105390571B (zh) * 2015-11-29 2017-11-14 上海澜烨材料技术有限公司 宽禁带半导体材料的生长和分离方法

Also Published As

Publication number Publication date
TW200903714A (en) 2009-01-16
US20080268263A1 (en) 2008-10-30
KR101436116B1 (ko) 2014-09-01
KR20100017330A (ko) 2010-02-16
US20110037123A1 (en) 2011-02-17
US8847314B2 (en) 2014-09-30
WO2008136225A1 (en) 2008-11-13
TWI412102B (zh) 2013-10-11
US7829433B2 (en) 2010-11-09
JP5394653B2 (ja) 2014-01-22
CN101669193B (zh) 2012-02-15
JP2008294425A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
CN101669193B (zh) Soi衬底及其制造方法和半导体器件
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
EP1993127B1 (en) Manufacturing method of SOI substrate
US8629433B2 (en) Method for manufacturing semiconductor device
US8030174B2 (en) Method for manufacturing SOI substrate
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
US8093135B2 (en) Method of manufacturing semiconductor device
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
CN101504930B (zh) Soi衬底的制造方法
EP1998369B1 (en) Semiconductor substrate and manufacturing method of semiconductor device
CN101409222A (zh) Soi衬底的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120215

Termination date: 20190321