CN101826536A - 固态成像装置及其制造方法、以及摄像装置 - Google Patents

固态成像装置及其制造方法、以及摄像装置 Download PDF

Info

Publication number
CN101826536A
CN101826536A CN201010121823A CN201010121823A CN101826536A CN 101826536 A CN101826536 A CN 101826536A CN 201010121823 A CN201010121823 A CN 201010121823A CN 201010121823 A CN201010121823 A CN 201010121823A CN 101826536 A CN101826536 A CN 101826536A
Authority
CN
China
Prior art keywords
liner film
stress liner
stress
photoelectric conversion
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010121823A
Other languages
English (en)
Other versions
CN101826536B (zh
Inventor
馆下八州志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101826536A publication Critical patent/CN101826536A/zh
Application granted granted Critical
Publication of CN101826536B publication Critical patent/CN101826536B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种固态成像装置及其制造方法，以及一种摄像装置，该固态成像装置包括：光电转换部，通过入射光的光电转换而获得信号电荷；像素晶体管部，输出光电转换部生成的信号电荷；外围电路部，设置在包括光电转换部和像素晶体管部的像素部的外围，并具有NMOS晶体管和PMOS晶体管；第一应力衬垫膜，具有压缩应力，设置在PMOS晶体管上；以及第二应力衬垫膜，具有拉伸应力，设置在NMOS晶体管上。在上述固态成像装置中，光电转换部、像素晶体管部，以及外围电路部设置在半导体基板中和/或半导体基板上。

Description

固态成像装置及其制造方法、以及摄像装置
相关申请的参考
本申请包含于2009年3月4日向日本专利局提交的日本优先权专利申请JP 2009-050131披露的相关主题，其全部内容结合于此作为参考。
技术领域
本发明涉及一种固态成像装置及其制造方法，以及一种摄像装置。
背景技术
近年来，CMOS图像传感器已广泛应用于摄像机、移动电话等。此外，由于CMOS传感器可使用CMOS逻辑LSI制造工艺作为基础工艺来制造，因此与具有高电压模拟电路的CCD图像传感器相比，能够减少功耗。此外，因为CMOS图像传感器可进行微型制造，因此，有利地，能够以低成本实现大规模生产。此外，通过与CMOS图像传感器相同的制造工艺，逻辑电路可以结合在形成CMOS图像传感器的基板上；从而，实现图像-数据处理电路的片上制造(on-chipfabrication)。因此，例如，当CMOS图像传感器与数字信号处理器(DSP)和/或静态随机存取存储器(SRAM)一起安装时，移动电话相机模块可适当小型化。
为了CMOS逻辑工艺的微型制造以及操作速度的提高，使用应力衬垫膜来提高晶体管的电流驱动能力。该应力衬垫膜由例如氮化硅膜形成，从65nm节点时代(node era)起经常被使用(例如，见日本未审查专利申请公开第2003-273240号)。
上述应力衬垫膜是通过其自身应力使得晶体管沟道部变形，以增加电子或空穴的迁移率的膜。施加至PMOS晶体管以提高其迁移率的应力方向如图24A所示，施加至NMOS晶体管以提高其迁移率的应力方向如图24B所示。
如图24A和图24B所示，NMOS晶体管的应力衬垫膜的应力方向与PMOS晶体管的应力衬垫膜的应力方向不同。对于NMOS晶体管，在x方向和y方向上拉伸沟道部的应力是有效的。对于PMOS晶体管，在y方向上压缩沟道部的应力是有效的。如上所述，具有相反方向的内部应力的膜有效地用于各晶体管。该膜称为双应力衬垫膜。
随着工艺发展的进步，开发成本增加了，因此为了降低成本，将通过前沿MOS开发获得的现有工艺技术和知识产权(IP)应用于包括外围电路的CMOS图像传感器变得非常重要。
然而，已经报道了受到上述应力衬垫膜的应力作用的晶体管的闪变噪声增加了(例如，见Shigenobu Maeda等人，“Impact ofMechanical Stress Engineering on Flicker Noise Characteristics”，2004Symposium on VLSI Technology Digest of Technical Papers，pp.102～103，2004)。
当在CMOS图像传感器中单纯使用应力衬垫膜时，设置在像素晶体管部以放大光电转换的电荷信号的放大晶体管的噪声增大。因此，在某些情况下应力衬垫膜可能使得被配置为具有低噪声的装置产生致命的特性劣化。
因此，除了在高速MOS逻辑工艺中使用的应力衬垫技术外，还需要减少CMOS图像传感器部的噪声的技术。
发明内容
本发明要解决的问题是，难以同时实现用于高速MOS逻辑处理的应力衬垫技术和减少CMOS图像传感器部的噪声的技术。
因此，希望能够同时实现用于高速MOS逻辑处理的应力衬垫技术和减少CMOS图像传感器部噪声的技术。
根据本发明的实施方式，提供了一种固态成像装置，包括：光电转换部，通过入射光的光电转换来获得信号电荷；像素晶体管部，输出光电转换部生成的信号电荷；外围电路部，设置在包括光电转换部和像素晶体管部的像素部的外围，并具有NMOS晶体管和PMOS晶体管；第一应力衬垫膜，具有压缩应力，设置在PMOS晶体管上；以及第二应力衬垫膜，具有拉伸应力，设置在NMOS晶体管上。在上述固态成像装置中，光电转换部、像素晶体管部以及外围电路部设置在半导体基板中和/或半导体基板上。
在根据本发明的实施方式的固态成像装置中，由于在PMOS晶体管上设置了具有压缩应力的第一应力衬垫膜，第一应力衬垫膜的压缩应力可施加至PMOS晶体管的沟道区，因此，可以提高PMOS晶体管的迁移率。另外，由于在NMOS晶体管上设置了具有拉伸应力的第二应力衬垫膜，第二应力衬垫膜的拉伸应力可施加至NMOS晶体管的沟道区。因此，可以提高NMOS晶体管的迁移率。
另一方面，在光电转换部和像素晶体管部上未形成第一应力衬垫膜和第二应力衬垫膜，因此不会产生诸如闪变噪声的由应力衬垫膜引起的噪声。因此，可以抑制噪声导致的图像质量的劣化。
根据本发明的实施方式，提供了一种固态成像装置的制造方法，包括以下步骤：形成通过入射光的光电转换而获得信号电荷的光电转换部、输出光电转换部生成的信号电荷的像素晶体管部、以及形成在包括光电转换部和像素晶体管部的像素部的外围并且具有NMOS晶体管和PMOS晶体管的外围电路部；在PMOS晶体管上形成具有压缩应力的第一应力衬垫膜；以及在NMOS晶体管上形成具有拉伸应力的第二应力衬垫膜。在上述制造方法中，光电转换部、像素晶体管部以及外围电路部设置在半导体基板中和/或半导体基板上。
在根据本发明的实施方式的固态成像装置的制造方法中，由于在PMOS晶体管上设置了具有压缩应力的第一应力衬垫膜，第一应力衬垫膜的压缩应力可施加至PMOS晶体管的沟道区。因此，可以提高PMOS晶体管的迁移率。另外，由于在NMOS晶体管上设置了具有拉伸应力的第二应力衬垫膜，第二应力衬垫膜的拉伸应力可施加至NMOS晶体管的沟道区。因此，可以提高NMOS晶体管的迁移率。
另一方面，在光电转换部和像素晶体管部上未形成第一应力衬垫膜和第二应力衬垫膜，因此不会产生诸如闪变噪声的由应力衬垫膜引起的噪声。因此，可以抑制噪声导致的图像质量的劣化。
根据本发明的实施方式，提供了一种摄像装置，包括：会聚入射光的聚光光学部；摄像部，包括固态成像装置，在该固态成像装置中接收由上述聚光光学部会聚的光并对其进行光电转换；以及信号处理部，处理经光电转换的信号。在上述摄像装置中，固态成像装置包括：光电转换部，通过入射光的光电转换而获得信号电荷；像素晶体管部，输出由光电转换部生成的信号电荷；外围电路部，设置在包括光电转换部和像素晶体管部的像素部的外围，并具有NMOS晶体管和PMOS晶体管；第一应力衬垫膜，具有压缩应力，并且设置在PMOS晶体管上；以及第二应力衬垫膜，具有拉伸应力，并且设置在NMOS晶体管上。另外，光电转换部、像素晶体管部以及外围电路部设置在半导体基板中和/或半导体基板上。
在根据本发明的实施方式的摄像装置中，在固态成像装置的外围电路部的PMOS晶体管上形成了具有压缩应力的第一应力衬垫膜，在NMOS晶体管上形成了具有拉伸应力的第二应力衬垫膜。因此，可以提高固态成像装置的外围电路部的各晶体管的迁移率，从而提高操作速度。
在根据本发明的实施方式的固态成像装置中，由于提高了MOS晶体管的迁移率，所以可以提高操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。另外，由于抑制了由应力衬垫膜的应力引起的噪声的产生，所以可以抑制噪声导致的图像质量的劣化，因此可获得高质量图像。如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和噪声的减少。
在根据本发明的实施方式的固态成像装置的制造方法中，由于提高了MOS晶体管的迁移率，所以可以提高操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。另外，由于抑制了由应力衬垫膜的应力引起的噪声的产生，所以可以抑制噪声导致的图像质量的劣化，因此可获得高质量图像。如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和噪声的减少。
在根据本发明的实施方式的摄像装置中，由于安装了实现操作速度提高和噪声减少的固态成像装置，所以可以有利地同时获得高的图像处理速度和高质量图像。
附图说明
图1是示出了根据本发明第一实施方式的固态成像装置的结构的第一实例的示意性截面图；
图2是示出了根据第一实施方式的固态成像装置的结构的第二实例的示意性截面图；
图3是示出了根据第一实施方式的固态成像装置的结构的第三实例的示意性截面图；
图4是示出了根据第一实施方式的固态成像装置的结构的第四实例的示意性截面图；
图5是示出了根据第一实施方式的固态成像装置的结构的第五实例的示意性截面图；
图6是示出了根据第一实施方式的固态成像装置的结构的第六实例的示意性截面图；
图7A和图7B分别是示出了根据第一实施方式的固态成像装置的应用实例的平面布局图和等效电路图；
图8是示出了根据本发明实施方式的固态成像装置的应用实例的平面布局图；
图9是示出了根据本发明实施方式的固态成像装置的应用实例的平面布局图；
图10是示出了根据本发明第二实施方式的固态成像装置的制造方法的第一实例的截面图；
图11是示出了根据第二实施方式的固态成像装置的制造方法的第一实例的截面图；
图12是示出了根据第二实施方式的固态成像装置的制造方法的第一实例的截面图；
图13是示出了根据第二实施方式的固态成像装置的制造方法的第一实例的截面图；
图14是示出了根据第二实施方式的固态成像装置的制造方法的第一实例的截面图；
图15是示出了内部应力(压缩应力)和氮化硅膜的膜密度之间的关系的示图；
图16是示出了内部应力(拉伸应力)和氮化硅膜的氢浓度之间的关系的示图；
图17是示出了根据第二实施方式的固态成像装置的制造方法的第二实例的截面图；
图18是示出了根据第二实施方式的固态成像装置的制造方法的第二实例的截面图；
图19是示出了根据第二实施方式的固态成像装置的制造方法的第三实例的截面图；
图20是示出了根据第二实施方式的固态成像装置的制造方法的第三实例的截面图；
图21是示出了根据第二实施方式的固态成像装置的制造方法的第四实例的截面图；
图22是示出了根据第二实施方式的固态成像装置的制造方法的第四实例的截面图；
图23是示出了根据本发明第三实施方式的摄像装置的结构的一个实例的框图；
图24A是示出了提高PMOS晶体管迁移率的应力方向的平面布局图；以及
图24B是示出了提高NMOS晶体管迁移率的应力方向的平面布局图。
具体实施方式
以下，将描述用于执行本发明的实施方式(以下称为“实施方式”)。
<1.第一实施方式>
[固态成像装置的结构的第一实例]
以下将参考图1的示意性截面结构图，描述根据本发明第一实施方式的固态成像装置的结构的第一实例。
如图1所示，在半导体基板11中形成隔离光电转换部21、像素晶体管部14、外围电路部15等的元件隔离区12，光电转换部21和像素晶体管部14形成像素部13。例如，使用硅基板作为半导体基板11。当然，也可以使用绝缘体上硅(silicon-on-insulator，SOI)基板。元件隔离区12形成为具有浅沟隔离(STI)结构。此外，光电转换部21的外围和像素晶体管部14的外围也均可具有STI结构。可选地，光电转换部21的外围可由p型扩散层形成，而像素晶体管部14的外围可形成为具有STI结构。此外，光电转换部21的外围和像素晶体管部14的外围均可由p型扩散层形成。
尽管未在图中示出，在半导体基板11中形成阱区。可分别为像素部13和外围电路部15形成阱区。此外，在外围电路部15中，还可以独立地形成N阱区和P阱区。
此外，将用于调节晶体管阈值的杂质分别引入NMOS晶体管区、PMOS晶体管区以及像素晶体管部14。
在半导体基板11的表面上形成像素晶体管部14的栅极32(包括传输栅极TRG)，两者间插入有栅极绝缘膜31。此外，外围电路部15的栅极52均形成在半导体基板11上，两者间插入有栅极绝缘膜51。栅极绝缘膜31和51均由例如厚度约为1nm到10nm的氧化硅膜形成。当然，作为除了氧化硅膜之外的栅极绝缘膜，在外围电路部15中，例如还可使用诸如氮化硅膜、氧化铪膜的高介电常数膜。在这种情况下，可分别为像素部13和外围电路部15独立地形成栅极绝缘膜31和51。
栅极32和52均由例如厚度为100nm到200nm的多晶硅形成。栅极32和52均形成为具有例如至少数十纳米的线宽。
在半导体基板11中形成通过入射光的光电转换而获得信号电荷的光电转换部21的光电二极管22。该光电二极管22由N型区和位于其上的P型区形成。
在半导体基板11中，在栅极32的两侧形成源/漏扩展区(轻掺杂漏极：LDD)33和34。此外，半导体基板11中，在每个栅极52的两侧形成源/漏扩展区(LDD)53和54。NMOS晶体管的源/漏扩展区53(53N)和54(54N)通过掺杂诸如砷离子(As+)或磷离子(P+)的n型杂质形成。PMOS晶体管的源/漏扩展区53(53P)和54(54P)通过掺杂诸如硼离子(B+)或铟离子(In+)的p型杂质形成。
此外，还可以在栅极32和52的侧壁上形成偏置隔离层(未示出)。
在栅极32的侧壁上形成侧壁隔离层35，在各个栅极52的侧壁上形成侧壁隔离层55。另外，使形成侧壁隔离层35和55的侧壁形成膜71保留在光电转换部21的光电二极管22上，以避免对光电二极管22的蚀刻损害。
在半导体基板11中，在像素晶体管部14的栅极32的两侧形成源/漏区36和37，并在其间分别插入有源/漏扩展区33和34。源/漏区36还用作浮置扩散FD。
如上所述，图中仅通过一个像素晶体管示出像素晶体管部14；然而，像素晶体管部14例如可由四个晶体管形成，即，传输晶体管、复位晶体管、放大晶体管以及选择晶体管。可选地，像素晶体管部14由三个晶体管构成，即，复位晶体管、放大晶体管以及选择晶体管。此外，各晶体管形成为例如使得源/漏区串联连接。
另外，在半导体基板11中，在外围电路部15的栅极52N的两侧形成源/漏区56(56N)和57(57N)，并在其间分别插入有源/漏扩展区53(53N)和54(54N)。在半导体基板11中，在外围电路部15的栅极52P的两侧形成源/漏区56(56P)和57(57P)，并在其间分别插入有源/漏扩展区53(53P)和54(54P)。
此外，分别在源/漏区56和57以及栅极52上形成硅化物层58、59、60。硅化物层58、59以及60均由例如钴(Co)、镍(Ni)、铂(Pt)或其化合物的硅化物构成。
另外，在其上形成防止在像素晶体管部14上形成硅化物层的硅化物阻挡膜(未示出)。该硅化物阻挡膜由诸如氧化硅膜或者氮化硅膜的绝缘膜形成。
如上所述，在像素部13中，形成光电转换部21的光电二极管22以及输出由光电二极管22产生的信号电荷的像素晶体管部14。此外，在像素部13的外围，形成有具有NMOS晶体管50N和PMOS晶体管50P的外围电路部15。
在PMOS晶体管50P、光电转换部21、像素晶体管部14上形成具有压缩应力的第一应力衬垫膜81。第一应力衬垫膜81由具有压缩应力的氮化硅膜形成。该氮化硅膜具有例如10nm到100nm的膜厚，并且含有多个氮-氢(N-H)键。例如，该氮化硅膜的氮-氢键数量是没有压缩应力的氮化硅膜的2到4倍。
当第一应力衬垫膜81形成为具有例如大约20nm到100nm的厚度时，其内部应力大约为-1.5GPa到-2.5GPa。
通过第一应力衬垫膜81，由于将压缩应力施加至外围电路部15的PMOS晶体管50P的沟道区，空穴的迁移率增大，因此能够实现高速PMOS晶体管50P。
在NMOS晶体管50N以及像素晶体管部14上形成具有拉伸应力的第二应力衬垫膜82。第二应力衬垫膜82由具有拉伸应力的氮化硅膜构成。该氮化硅膜具有例如10nm到100nm的膜厚。
当第二应力衬垫膜82形成为具有例如大约20nm到100nm的厚度时，其内部应力大约为1.0GPa到2.0GPa。
通过第二应力衬垫膜82，由于将拉伸应力施加至外围电路部15的NMOS晶体管50N的沟道区，电子的迁移率增大，因此能够实现高速NMOS晶体管50N。
此外，在像素晶体管部14的各个晶体管上，第一应力衬垫膜81的应力与其上形成的第二应力衬垫膜82的应力互相平衡。因此可获得没有应力施加到各个晶体管的状态，或者即使对各个晶体管施加应力也不会产生不利影响的状态。各晶体管为，例如，传输晶体管、复位晶体管、放大晶体管以及选择晶体管。当将大应力施加至像素晶体管部14时，易于产生噪声(特别是在放大晶体管中)。
此外，当在光电转换部21的光电二极管22上形成厚氮化硅(SiN)膜时，发生光吸收，灵敏度下降；然而，由于未形成第二应力衬垫膜82，可以抑制灵敏度的下降。
在包括像素晶体管部14、光电转换部21等的像素部13上以及外围电路部15上形成层间绝缘膜91。作为一个实例，在层间绝缘膜91中形成分别连接至NMOS晶体管50N的源/漏区56N以及像素晶体管部14的源/漏区36和37的电极92、93和94。另外，形成分别连接至电极92、93和94的配线95、96和97。
此外，尽管图中未示出，形成覆盖上述配线95、96和97的平坦化绝缘膜，且形成滤色层以及将入射光引导至光电转换部21的光电二极管22的微透镜。如上所述，形成CMOS图像传感器的固态成像装置1。
在固态成像装置1的第一实例中，由于在PMOS晶体管50P上形成具有压缩应力的第一应力衬垫膜81，第一应力衬垫膜81的压缩应力可施加至PMOS晶体管50P的沟道区。因此，可以提高PMOS晶体管50P的迁移率。此外，由于在NMOS晶体管50N上形成了具有拉伸应力的第二应力衬垫膜82，第二应力衬垫膜82的拉伸应力可施加至NMOS晶体管50N的沟道区。因此，可以提高NMOS晶体管50N的迁移率。
因此，可以提高外围电路部15的操作速度，并且能够在不降低操作速度的同时实现像素数量的增加。
此外，由于在像素晶体管部14上的第一应力衬垫膜81的压缩应力以及第二应力衬垫膜82的拉伸应力互相平衡，所以可以抑制由应力衬垫膜的应力引起的噪声的产生。特别地，对像素晶体管部14的放大晶体管的效果显著。因此，可以抑制噪声导致的图像质量的劣化，因此可获得高质量图像。
如上所述，通过使用应力衬垫技术，可以有利地同时实现操作速度的提高和图像传感器部噪声的减少。
此外，因为在像素部13上形成了由含有氢的氮化硅膜制成的第一应力衬垫膜81，所以将氢提供给像素部13的半导体基板11，从而可预期补偿基板缺陷的效果。即，氢用来终止像素部13的光电二极管22和晶体管的悬挂键。因此，能够实现低噪声晶体管，可以抑制因产生电子而导致的白点的产生。
[固态成像装置的结构的第二实例]
接下来，将参考图2的示意性结构截面图，描述根据本发明第一实施方式的固态成像装置的结构的第二实例。
如图2所示，在固态成像装置1的第二实例中，如下形成固态成像装置1的第一实例的第一应力衬垫膜81。即，形成第一应力衬垫膜81，使其仅覆盖外围电路部15的PMOS晶体管50P。
此外，形成第二应力衬垫膜82，使其仅覆盖NMOS晶体管50N。
其他结构与固态成像装置1的第一实例相同。
与第一实例一样，在固态成像装置1的第二实例中，由于能够提高PMOS晶体管50P的迁移率和NMOS晶体管50N的迁移率，所以可以提高外围电路部15的操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。
此外，由于像素部13上没有设置应力衬垫膜，所以不会产生由应力衬垫膜引起的噪声。因此可以抑制由噪声导致的图像质量的劣化，并且可以获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
[固态成像装置的结构的第三实例]
接下来，将参考图3的示意性结构截面图，描述根据本发明第一实施方式的固态成像装置的结构的第三实例。
如图3所示，在固态成像装置1的第三实例中，如下形成固态成像装置1的第一实例的第一应力衬垫膜81。即，形成第一应力衬垫膜81，使其覆盖光电转换部21的光电二极管22、像素晶体管部14以及PMOS晶体管50P。
此外，采用如下所述方式形成第二应力衬垫膜82。即，形成第二应力衬垫膜82，使其覆盖光电转换部21的光电二极管22、像素晶体管部14以及NMOS晶体管50N。
其他结构与固态成像装置1的第一实例相同。
与第一实例相同，在固态成像装置1的第三实例中，由于可以提高PMOS晶体管50P的迁移率和NMOS晶体管50N的迁移率，所以可以提高外围电路部15的操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。
此外，由于在像素部13上的第一应力衬垫膜81的压缩应力与形成于其上的第二应力衬垫膜82的拉伸应力互相平衡，所以可以抑制由应力衬垫膜引起的噪声的产生。因此，可以抑制由噪声导致的图像质量的劣化，可以获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
此外，与第一实例相同，由于在像素部13上形成了由含有氢的氮化硅膜制成的第一应力衬垫膜81，所以将氢提供给像素部13的半导体基板11，从而可以预期补偿基板缺陷的效果。
此外，为了减少入射至光电二极管22的光的衰减，在上述效果没有劣化的范围内，优选地，尽可能减小第一应力衬垫膜81的厚度和层压至其的第二应力衬垫膜82的厚度。
[固态成像装置的结构的第四实例]
接下来，将参考图4示意性结构截面图，描述根据本发明第一实施方式的固态成像装置的结构的第四实例。
如图4所示，在固态成像装置1的第四实例中，如下形成第一应力衬垫膜81。即，形成第一应力衬垫膜81，使其覆盖光电转换部21的光电二极管22以及PMOS晶体管50P。未在像素晶体管部14上形成第一应力衬垫膜81。
此外，如下形成第二应力衬垫膜82。即，形成第二应力衬垫膜82，使其覆盖光电转换部21以及NMOS晶体管50N。未在像素晶体管部14上形成第二应力衬垫膜82。
其他结构与固态成像装置1的第一实例相同。
与第一实例相同，在固态成像装置1的第四实例中，由于可以提高PMOS晶体管50P的迁移率和NMOS晶体管50N的迁移率，所以可以提高外围电路部15的操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。
此外，由于可以抑制由应力衬垫膜引起的噪声的产生，所以可以抑制噪声导致的图像质量的劣化，因此可以获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
此外，与第一实例相同，由于在光电二极管22上形成由含有氢的氮化硅膜制成的第一应力衬垫膜81，所以将氢提供给光电二极管22的半导体基板11，从而可预期补偿基板缺陷的效果。
此外，为了使光电二极管22上第一应力衬垫膜81的压缩应力和第二应力衬垫膜82的拉伸应力互相平衡，可调节应力衬垫膜的厚度和内部应力。
此外，为了减少入射至光电二极管22的光的衰减，在上述效果没有劣化的范围内，优选地，尽可能减小第一应力衬垫膜81的厚度和层压至其的第二应力衬垫膜82的厚度。
[固态成像装置的结构的第五实例]
接下来，将参考图5的示意性结构截面图，描述根据本发明第一实施方式的固态成像装置的结构的第五实例。
如图5所示，在固态成像装置1的第一到第四实例中，在外围电路部15的半导体基板11上和半导体基板11中形成模拟元件部16。该模拟元件部16包括当受到应力时均易于产生噪声的晶体管对17和多晶硅电阻(未示出)。例如，彼此层压第一应力衬垫膜81和第二应力衬垫膜82以覆盖晶体管对17和多晶硅电阻(未示出)。因为具有压缩应力的第一应力衬垫膜81和具有拉伸应力的第二应力衬垫膜82以上所述方式彼此层压，所以其应力互相平衡；因此，形成了未将应力施加至模拟元件部16的结构，或者未对其施加导致不利影响的应力的结构。
[固态成像装置的结构的第六实例]
接下来，将参考图6的示意性结构截面图，描述根据本发明第一实施方式的固态成像装置的结构的第六实例。
如图6所示，在第一应力衬垫膜81和第二应力衬垫膜82彼此重叠的区域，第一应力衬垫膜81的厚度和内部应力分别由d1和P1表示，第二应力衬垫膜82的厚度和内部应力分别由d2和P2表示。压缩应力P1表示为负值，拉伸应力P2表示为正值。此外，设置第一应力衬垫膜81和第二应力衬垫膜82的厚度和应力，使得每单位宽度w满足下式。下式中，w设为1。
(d1×P1)+(d2×P2)＝Δp，
|Δp|＜300MPa
上式中，Δp表示由第一应力衬垫膜81施加于沟道区的应力和由第二应力衬垫膜82施加于沟道区的应力的差值。
当设置|Δp|小于300MPa时，即使在像素部13和模拟元件部(未示出)上形成第一应力衬垫膜81和第二应力衬垫膜82，也可以抑制噪声的产生。另一方面，当|Δp|为300MPa以上时，像素部13和模拟元件部(未示出)受到噪声的影响。
因此，将|Δp|设置为小于300MPa。
[固态成像装置的应用实例1]
接下来，将描述固态成像装置1的应用实例。
首先，将参考图7A的平面布局图和图7B的等效电路图，描述一个像素通过一个像素晶体管部来输出的结构实例。
如图7A和图7B所示，该结构由一个光电转换部21(光电二极管22)以及包括传输栅极TRG、浮置扩散FD、复位晶体管RST、放大晶体管Amp以及选择晶体管SEL的像素晶体管部14形成。该类型中不共享光电二极管；然而，当然，也存在共享光电二极管的类型，以及使用三个晶体管结构来代替四个晶体管结构的类型。
[固态成像装置的应用实例2]
接下来，将参考图8的平面布局图，描述两个像素通过一个像素晶体管部输出的所谓的二像素共享结构的实例。
如图8所示，该实例为所谓的二像素共享结构，且设置有2个光电转换部21(21A和21B)。在光电转换部21的配置的中央，在有源区中形成连接至2个光电转换部21的浮置扩散FD。此外，在浮置扩散FD和2个光电转换部21之间的边界处，分别形成有传输栅极TRG(TRG-A和TRG-B)。在邻近光电转换部21的区域，各自形成像素晶体管部14(14A和14B)，其间插入有元件隔离区12。在像素晶体管部14A中，例如，设置复位晶体管RST。此外，在像素晶体管部14B中，例如，串联设置放大晶体管Amp和选择晶体管SEL。当然，复位晶体管RST、放大晶体管Amp和选择晶体管SEL也可集中地设置于一侧。
[固态成像装置的应用实例3]
接下来，将参考图9的平面布局图，描述通过一个像素晶体管部输出4个像素的所谓的四像素共享结构实例。
如图9所示，将4个像素的光电转换部21(21A、21B、21C和21D)设置为2行和2列。在4个光电转换部21的配置的中央，在有源区中形成连接至各光电转换部21的浮置扩散部FD。此外，在浮置扩散部FD和各光电转换部21之间的边界处，均设置有传输栅极TRG(TRG-A、TRG-B、TRG-C和TRG-D)，其间插入有栅极绝缘膜(未示出)。各光电转换部21的外围通过由除了上述传输栅极TRG之下的区域外的扩散层制成的元件隔离区12D而被电隔离。此外，在邻近各光电转换部21的区域，形成了像素晶体管部14，其间插入有元件隔离区12。像素晶体管部14例如由串联设置的复位晶体管RST、放大晶体管Amp和选择晶体管SEL形成。
根据本发明实施方式的第一应力衬垫膜81和第二应力衬垫膜82可应用于上述应用实例1到3中的任何一个。
<2.第二实施方式>
[固态成像装置的制造方法的第一实例]
图10～图14是示出了生产工艺的截面图，下面将参考图10～图14，描述根据本发明第二实施方式的固态成像装置的制造方法的第一实例。
[元件隔离区、阱等的形成]
如图10所示，在半导体基板11中形成隔离光电转换部21、像素晶体管部14、外围电路部15等的元件隔离区12，其中光电转换部21和像素晶体管部14形成像素部13。
例如，使用硅基板作为半导体基板11。当然，也可以使用绝缘体上硅(SOI)基板。
元件隔离区12形成为具有浅沟隔离(STI)结构。此外，光电转换部21的外围和像素晶体管部14的外围也均可具有STI结构。可选地，光电转换部21的外围可由p型扩散层形成，而像素晶体管部14的外围可以形成为具有STI结构。另外，光电转换部21的外围和像素晶体管部14的外围可以均由p型扩散层形成。
接下来，将杂质离子注入至半导体基板11中，以形成所需的阱区(未示出)。另外，光电转换部21例如由光电二极管22形成。优选地，在半导体基板11的表面上形成牺牲氧化膜(未示出)作为防止离子注入引起的沟道效应的膜。该牺牲氧化膜例如通过氧化半导体基板11的表面获得的氧化硅膜来形成。
可分别为像素部13和外围电路部15形成上述阱区。此外，在外围电路部15中，可分别形成N阱区和P阱区。
此外，例如通过在NMOS晶体管形成区、PMOS晶体管形成区以及像素晶体管部14中的离子注入，可以独立地执行用于调节晶体管阈值的杂质注入。
上述离子注入之后，去除牺牲氧化层，从而暴露半导体基板11的表面。为了去除牺牲氧化层，使用氢氟酸执行湿法蚀刻，从而可以避免对半导体基板11的蚀刻损害。
[栅极的形成]
接下来，在半导体基板11的表面上形成栅极绝缘膜31和51。栅极绝缘膜31和51例如均由厚度约为1nm到10nm的氧化硅膜形成。当然，作为除了氧化硅膜之外的栅极绝缘膜，在外围电路部15中例如还可使用诸如氮化硅膜、氧化铪膜的高介电常数膜。可以分别在像素部13和外围电路部15上各自形成栅极绝缘膜31和51。
在栅极绝缘膜31和51上形成栅极形成膜(未示出)。该栅极形成膜例如通过CVD法等由厚度为100nm到200nm的多晶硅形成。当在该栅极形成膜上形成抗蚀膜(未示出)之后，通过使用KrF曝光或ArF曝光的平版印刷技术，使抗蚀膜图案化，从而形成晶体管栅极的抗蚀图案。使用该抗蚀图案作为蚀刻掩膜对栅极形成膜进行干法蚀刻，从而形成像素晶体管部的栅极32(包括传输栅极TRG)。同时，形成外围电路部15的PMOS晶体管的栅极52(52P)和NMOS晶体管的栅极52(52N)。栅极32和52的线宽形成为具有例如至少数十纳米。
接下来，去除抗蚀膜。
然后，通过离子注入等，在半导体基板11中形成光电转换部21的光电二极管22，其通过入射光的光电转换而获得信号电荷。该光电二极管22由N型区和位于其上的P型区构成。
[源/漏扩展区的形成]
接下来，如图11所示，通过离子注入形成像素晶体管部14的各个晶体管的源/漏扩展区(LDD)33和34。此外，通过离子注入形成外围电路部15的各个晶体管的源/漏扩展区(LDD)53和54。
在此阶段，通过离子注入诸如砷离子(As+)或磷离子(P+)的n型杂质形成NMOS晶体管的源/漏扩展区53(53N)和54(54N)。通过离子注入诸如硼离子(B+)或铟离子(In+)的p型杂质形成PMOS晶体管的源/漏扩展区53(53P)和54(54P)。在每次离子注入时，以例如1×1014/cm2到2×1015/cm2的剂量、以例如100eV到300eV的低加速能量注入各种杂质，从而形成浅结。
另外，在形成源/漏扩展区33、34、53和54之前，可以在栅极32和52的侧壁上形成偏置隔离层(未示出)。
[源/漏区的形成]
接下来，在栅极32和52的侧壁上形成侧壁隔离层35和55。在此阶段，抗蚀图案(未示出)保护光电转换部21的光电二极管22，以防止干法蚀刻对光电二极管22造成损害，并且使侧壁形成膜71保留在光电二极管22上。
接下来，在形成具有与像素晶体管部14相对应的开口的抗蚀图案(未示出)之后，使用该抗蚀图案作为掩膜执行离子注入，以在半导体基板11中在像素晶体管部14的栅极32的两侧形成源/漏区36和37。此外，形成具有与外围电路部15的NMOS晶体管形成区相对应的开口的抗蚀图案(未示出)，然后使用该抗蚀图案作为掩膜执行离子注入，以在半导体基板11中在外围电路部15的栅极52N的两侧形成源/漏区56(56N)和57(57N)。此外，形成具有与外围电路部15的PMOS晶体管形成区相对应的开口的抗蚀图案(未示出)，然后使用上述抗蚀图案作为掩膜执行离子注入，以在半导体基板11中在外围电路部15的栅极52P的两侧形成源/漏区56(56P)和57(57P)。可首先执行上述离子注入中的任一个。每次离子注入完成之后，去除作为掩膜的抗蚀图案。
然后，对源/漏区36、37、56和57执行活化退火。在例如1000℃到1100℃的温度下执行活化退火。
[硅化物层的形成]
接下来，通过自对准硅化物(Salicide)工艺，分别在外围电路部15的源/漏区56和57以及栅极52上形成硅化物层58、59和60。
上述自对准硅化物工艺仅对外围电路部15执行，而不对像素部13执行。这是因为通过自对准硅化物工艺会在像素部13中产生白点和/或噪声。硅化物层58、59和60均由含钴(Co)、镍(Ni)、铂(Pt)或其混合物的硅化物构成。
此外，在执行自对准硅化物工艺以前，优选地，在像素晶体管部14上形成防止在像素晶体管部14上形成硅化物层的硅化物阻挡膜(未示出)。该硅化物阻挡膜由诸如氧化硅膜或者氮化硅膜的绝缘膜形成。
如上所述，在像素部13中形成光电转换部21的光电二极管22以及输出光电二极管22产生的信号电荷的像素晶体管部14。此外，在像素部13的外围形成包括NMOS晶体管50N和PMOS晶体管50P的外围电路部15。
[第一应力衬垫膜的形成]
接下来，如图12所示，在PMOS晶体管50P、光电转换部21以及像素晶体管部14上形成具有压缩应力的第一应力衬垫膜81。第一应力衬垫膜81通过等离子体CVD方法由具有压缩应力的氮化硅膜制成。该氮化硅膜的厚度设置在10nm到100nm的范围内。
对于该等离子体CVD方法，使用甲硅烷(SiH4)和氨气(NH3)作为原料气体。另外，用于膜形成的基板温度设置为400℃到500℃，膜形成气体的压强设置为0.27kPa，甲硅烷(SiH4)的流速设置为100cm3/min，氨气的流速设置为100cm3/min，RF功率设置为50W到100W。通过该CVD方法，形成上述氮化硅膜，作为含有大量氮-氢(N-H)键的氮化硅膜。
接下来，通过平版印刷技术和蚀刻技术，执行图案化，以仅在像素部13和外围电路部15的PMOS晶体管50P上保留该氮化硅膜。
如上所述，第一应力衬垫膜81由上述保留的氮化硅膜形成。例如，当第一应力衬垫膜81形成为具有大约20nm到100nm的厚度时，其内部应力大约为-1.5GPa到-2.5GPa。
通过第一应力衬垫膜81，将压缩应力施加至外围电路部15的PMOS晶体管50P的沟道区，空穴迁移率增大，从而能够实现高速PMOS晶体管50P。
接下来，通过执行热处理，从氮化硅膜制成的第一应力衬垫膜81中释放出氢(H)，氢扩散到光电二极管22和像素晶体管部14，从而补偿诸如悬挂键的缺陷。因此，可抑制光电二极管22的电子的产生(白点)和/或光电二极管22以及像素晶体管部14的噪声的产生。此外，尽管在光电二极管22上形成了侧壁形成膜71，但其厚度非常小，例如大约为10nm到20nm；因此氢能够穿过该侧壁形成膜71而进行扩散。
此外，第一应力衬垫膜81也可以是使用四甲基硅烷和氨气作为原料气体的等离子体CVD方法形成的氮化硅膜。在通过上述膜形成方法形成的氮化硅膜中，因为能够增大膜密度，因此可增大第一应力衬垫膜81施加至PMOS晶体管50P的沟道区的压缩应力。
例如，如图15所示，内部应力(压缩应力)和氮化硅膜的膜密度之间具有成比例的关系，因此随着膜密度增大，压缩应力也增大。
[第二应力衬垫膜的形成]
接下来，如图13所示，通过使用例如氮化硅膜在NMOS晶体管50N和像素晶体管部14上形成具有拉伸应力的第二应力衬垫膜82。第二应力衬垫膜82通过等离子体CVD方法由具有拉伸应力的氮化硅膜制成。该氮化硅膜厚设置在10nm到100nm的范围内。
对于该等离子体CVD方法，将甲硅烷(SiH4)、氮气(N2)和氨气(NH3)作为原料气体。另外，用于膜形成的基板温度设置为400℃到500℃，膜形成气体的压强设置为1.3kPa。另外，甲硅烷(SiH4)的流速设置为30cm3/min，氮气(N2)的流速设置为100cm3/min，氨气的流速设置为100cm3/min，RF功率设置为10W到30W。
然后，通过平版印刷技术和蚀刻技术，执行图案化，以仅在像素晶体管部14和外围电路部15的NMOS晶体管50N上保留氮化硅膜。
如上所述，第二应力衬垫膜82由上述保留的氮化硅膜形成。例如，当第二应力衬垫膜82形成为具有大约20nm到100nm的厚度时，其内部应力大约为1.0GPa到2.0GPa。
通过第二应力衬垫膜82，将拉伸应力施加至外围电路部15的NMOS晶体管50N，且电子迁移率增大，从而能够实现高速NMOS晶体管50N。
此外，在像素晶体管部14的各晶体管的每一个上，第一应力衬垫膜81的应力和第二应力衬垫膜82的应力互相平衡，从而可获得不对各个晶体管施加应力的状态，或者即使对各个晶体管施加应力也不会产生不利影响的状态。各晶体管为，例如，传输晶体管(传输栅极)、复位晶体管、放大晶体管以及选择晶体管。
此外，当在光电转换部21的光电二极管22上形成厚氮化硅(SiN)膜时，发生光吸收，灵敏度下降；然而，由于去除了第二应力衬垫膜82，所以可以抑制灵敏度的下降。
形成第二应力衬垫膜82之后，优选地，在其上执行紫外线(UV)固化。由于通过紫外线固化可降低第二应力衬垫膜82中氢的含量，因此可进一步增大膜应力(拉伸应力)。
例如，如图16所示，内部应力(拉伸应力)和氮化硅膜的氢浓度之间具有成比例的关系，因此随着氢浓度的降低，拉伸应力增大。图16的纵轴表示氮化硅膜的拉伸应力(GPa)，横轴表示H原子的数量对于Si、N和H原子的总数的百分比的每单位体积比率。
[层间绝缘膜、配线等的形成]
接下来，如图14所示，在外围电路部15以及包含像素晶体管部14、光电转换部21等的像素部13上形成层间绝缘膜91。然后，通过通用的电极形成技术，在预定源/漏区、栅极等上形成电极。图中，通过实例示出了分别连接至NMOS晶体管50N的源/漏区56N、像素晶体管部14的源/漏区36和37的电极92、93和94。另外，通过通用的配线形成技术，形成连接至电极的配线。图中，通过实例示出了分别连接至上述电极92、93和94的配线95、96和97。
然后，尽管图中未示出，在形成覆盖配线95、96和97的平坦化绝缘膜之后，形成了滤色层以及将入射光引导至光电转换部21的光电二极管22的微透镜，从而获得了CMOS图像传感器的固态成像装置1。
在根据第一实例的制造方法中，由于在PMOS晶体管50P上形成了具有压缩应力的第一应力衬垫膜81，所以可以将第一应力衬垫膜81的压缩应力施加至PMOS晶体管50P的沟道区，因此，可以提高PMOS晶体管50P的迁移率。另外，由于在NMOS晶体管50N上形成了具有拉伸应力的第二应力衬垫膜82，所以可以将第二应力衬垫膜82的拉伸应力施加至NMOS晶体管50N的沟道区。因此，可以提高NMOS晶体管50N的迁移率。
因此，可以提高外围电路部15的操作速度，还可以在不降低操作速度的同时实现像素数量的增加。
此外，因为在像素晶体管部14上，第一应力衬垫膜81的压缩应力与第二应力衬垫膜82的拉伸应力互相平衡，所以可以抑制由应力衬垫膜的应力引起的噪声的产生。特别地，对于像素晶体管部14的放大晶体管，该效果十分显著。因此，可以抑制噪声导致的图像质量的劣化，从而可获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
此外，因为在像素部13上形成了由含有氢的氮化硅膜制成的第一应力衬垫膜81，所以通过随后的热处理，将氢提供给像素部13的半导体基板11，并且可以预期补偿基板缺陷的效果，即，第一应力衬垫膜81包含大量氮-氢(N-H)键，氢进行热扩散并且用于终止像素部13的光电二极管22和晶体管的悬挂键。因此，能够实现低噪声晶体管，并且可以抑制电子的产生而导致的白点的产生。
此外，当形成第一应力衬垫膜81和第二应力衬垫膜82时，可调节其厚度和内部应力，以使得在像素晶体管部14上的第一应力衬垫膜81的压缩应力和第二应力衬垫膜82的拉伸应力互相平衡。
[固态成像装置的制造方法的第二实例]
将参考图17和图18的示意性结构截面图，描述根据本发明第二实施方式的固态成像装置的制造方法的第二实例。
如图17所示，在固态成像装置的制造方法的第二实例中，如下形成制造方法的第一实例的第一应力衬垫膜81。即，通过图案化，形成第一应力衬垫膜81，使其仅覆盖外围电路部15的PMOS晶体管50P。
此外，如图18所示，在形成制造方法的第一实例的第二应力衬垫膜82的步骤中，通过形成图案，形成第二应力衬垫膜82，使其仅覆盖NMOS晶体管50N。
其他步骤与制造方法的第一实例相同。
在第二实例的制造方法中，与第一实例一样，因为可以提高PMOS晶体管50P的迁移率和NMOS晶体管50N的迁移率，所以可以提高外围电路部15的操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。
此外，因为在像素部13上未形成应力衬垫膜，因此不会产生由应力衬垫膜引起的噪声。因此，可以抑制噪声导致的图像质量的劣化，因此可获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
[固态成像装置的制造方法的第三实例]
将参考图19和图20的示意性结构截面图，描述根据本发明第二实施方式的固态成像装置的制造方法的第三实例。
如图19所示，在固态成像装置的制造方法的第三实例中，如下形成制造方法的第一实例的第一应力衬垫膜81。即，通过图案化，形成第一应力衬垫膜81，使其覆盖光电转换部21、像素晶体管部14以及PMOS晶体管50P。
此外，如图20所示，如下形成制造方法的第一实例的第二应力衬垫膜82。即，在光电转换部21(光电二极管22)、像素晶体管部14、以及NMOS晶体管50N上形成第二应力衬垫膜82。
其他结构与制造方法的第一实例相同。
在第三实例的制造方法中，与第一实例相同，因为可以提高PMOS晶体管50P的迁移率和NMOS晶体管50N的迁移率，所以可以提高外围电路部15的操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。
此外，因为在像素部13上，第一应力衬垫膜81的压缩应力与第二应力衬垫膜82的拉伸应力互相平衡，所以可以抑制由应力衬垫膜的应力引起的噪声的产生。因此，可以抑制噪声导致的图像质量的劣化，所以可获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
此外，与第一实例相同，因为在像素部13上形成由含有氢的氮化硅膜构成的第一应力衬垫膜81，所以将氢提供给像素部13的半导体基板11，从而可预期补偿基板缺陷的效果。
此外，当形成第一应力衬垫膜81和第二应力衬垫膜82时，可调节其厚度和内部应力，以使得像素部13上的第一应力衬垫膜81的压缩应力和第二应力衬垫膜82的拉伸应力互相平衡。
此外，为了减少入射至光电二极管22的光的衰减，在上述效果没有劣化的范围内，优选地，尽可能减小第一应力衬垫膜81的厚度和层压至其的第二应力衬垫膜82的厚度。
[固态成像装置的制造方法的第四实例]
将参考图21和图22的示意性结构截面图，描述根据本发明第二实施方式的固态成像装置的制造方法的第四实例。
如图21所示，在固态成像装置的制造方法的第四实例中，如下形成制造方法的第一实例的第一应力衬垫膜81。即，通过图案化，形成第一应力衬垫膜81，使其覆盖光电转换部21的光电二极管22以及PMOS晶体管50P。在此阶段，去除像素晶体管部14上的第一应力衬垫膜81。
此外，如图22所示，如下形成制造方法的第一实例的第二应力衬垫膜82。即，在光电转换部21的光电二极管22以及NMOS晶体管50N上形成第二应力衬垫膜82。在此阶段，去除像素晶体管部14上的第二应力衬垫膜82。因此，在光电二极管22上第一应力衬垫膜81和第二应力衬垫膜82彼此层压。
其他步骤与制造方法的第一实例相同。
在根据第四实例的制造方法中，与第一实例相同，因为可以提高PMOS晶体管50P的迁移率和NMOS晶体管50N的迁移率，所以可以提高外围电路部15的操作速度。此外，能够在不降低操作速度的同时实现像素数量的增加。
此外，因为可以抑制由应力衬垫膜引起的噪声的产生，因此，可以抑制噪声导致的图像质量的劣化，因此可获得高质量图像。
如上所述，通过使用应力衬垫技术，可有利地同时实现操作速度的提高和图像传感器部噪声的减少。
此外，如同第一实例，因为在光电二极管22上形成由含有氢的氮化硅膜构成的第一应力衬垫膜81，所以将氢(H)提供给光电二极管22的半导体基板11，从而可预期补偿基板缺陷的效果。
此外，当形成第一应力衬垫膜81和第二应力衬垫膜82时，可调节其厚度和内部应力，以使光电二极管22上的第一应力衬垫膜81的压缩应力和第二应力衬垫膜82的拉伸应力互相平衡。
此外，为了减少入射至光电二极管22的光的衰减，在上述效果没有劣化的范围内，优选地，尽可能减小第一应力衬垫膜81的厚度和层压至其的第二应力衬垫膜82的厚度。
在上述制造方法中，当蚀刻第一应力衬垫膜81和第二应力衬垫膜82时，为了最小化对作为底层的半导体基板11的蚀刻损害，例如，优选地，执行使用热磷酸的湿法蚀刻。当然，在第一实例的情况(形成第一应力衬垫膜81作为底层)下，可通过干法蚀刻来加工第二应力衬垫膜82。另外，对设置于第一应力衬垫膜81上的第二应力衬垫膜82执行的湿法蚀刻或干法蚀刻处理，均可通过例如定时控制来停止。
<第三实施方式>
[摄像装置的结构的实例]
将参考图23的框图，描述根据本发明第三实施方式的摄像装置的结构的实例。该摄像装置为使用根据本发明实施方式的固态成像装置的装置。
如图23所示，摄像装置200包括摄像部201中的固态成像装置210。在摄像部201的聚光侧设置形成图像的聚光光学部202，信号处理部203与其连接，并且包括例如用于驱动摄像部201的驱动电路、以及用于将固态成像装置210光电转换后的信号处理为图像的信号处理电路。另外，信号处理部203处理的图像信号可存储在图像存储部(未示出)中。在上述摄像装置200中，可使用上述实施方式中描述的固态成像装置1作为固态成像装置210。
在根据本发明的第三实施方式的摄像装置200中，因为使用了根据本发明实施方式的固态成像装置1，因此能够同时实现固态成像装置1操作速度的提高以及像素部噪声的减少，因此，可有利地同时获得高速操作和高质量图像。
另外，上述摄像装置200可形成为单芯片装置，或者形成为具有摄像功能的模块，其中集中地封装摄像部和信号处理部或光学系统。根据本实施方式的摄像装置200，例如可为照相机、具有摄像功能的移动装置等。此外，“摄像”不仅表示通常相机拍摄时图像的捕捉，还表示如指纹检测等广泛的含义。
本领域技术人员应该理解，根据设计要求和其他因素，可以有多种修改、组合、子组合和变化，均应包含在本发明的权利要求或等同物的范围之内。

Claims (18)

1.一种固态成像装置，包括：
光电转换部，通过入射光的光电转换而获得信号电荷；
像素晶体管部，输出所述光电转换部生成的信号电荷；
外围电路部，设置在包括所述光电转换部和所述像素晶体管部的像素部的外围，并具有NMOS晶体管和PMOS晶体管；
第一应力衬垫膜，具有压缩应力，且设置在所述PMOS晶体管上；以及
第二应力衬垫膜，具有拉伸应力，且设置在所述NMOS晶体管上，
其中，所述光电转换部、所述像素晶体管部以及所述外围电路部设置在半导体基板中和/或半导体基板上。
2.根据权利要求1所述的固态成像装置，
其中，所述第一应力衬垫膜设置在所述光电转换部、所述像素晶体管部以及所述PMOS晶体管上，以及
所述第二应力衬垫膜设置在所述像素晶体管部以及所述NMOS晶体管上。
3.根据权利要求2所述的固态成像装置，
其中，所述第二应力衬垫膜设置在所述像素晶体管部上，所述第二应力衬垫膜与所述像素晶体管部之间插入有所述第一应力衬垫膜。
4.根据权利要求1所述的固态成像装置，
其中，所述第一应力衬垫膜设置在所述光电转换部、所述像素晶体管部以及所述PMOS晶体管上，以及
所述第二应力衬垫膜设置在所述光电转换部、所述像素晶体管部以及所述NMOS晶体管上。
5.根据权利要求4所述的固态成像装置，
其中，所述第二应力衬垫膜设置在所述光电转换部和所述像素晶体管部上，所述第二应力衬垫膜与所述光电转换部和所述像素晶体管部之间插入有所述第一应力衬垫膜。
6.根据权利要求1所述的固态成像装置，
其中，所述第一应力衬垫膜设置在所述光电转换部以及所述PMOS晶体管上，以及
所述第二应力衬垫膜设置在所述光电转换部以及所述NMOS晶体管上。
7.根据权利要求6所述的固态成像装置，
其中，所述第二应力衬垫膜设置在所述光电转换部上，所述第二应力衬垫膜与所述光电转换部之间插入有所述第一应力衬垫膜。
8.根据权利要求1所述的固态成像装置，
其中，所述外围电路部包括设置在所述半导体基板中和所述半导体基板上的模拟元件部，以及
所述第一应力衬垫膜以及层压至其的所述第二应力衬垫膜设置在所述模拟元件部上。
9.根据权利要求2至8中任一项所述的固态成像装置，
其中，满足下式
(d1×P1)-(d2×P2)＝|Δp|＜300MPa
其中，在所述第一应力衬垫膜和所述第二应力衬垫膜彼此重叠的区域内，d1和P1分别表示所述第一应力衬垫膜的厚度和内部应力，d2和P2分别表示所述第二应力衬垫膜的厚度和内部应力。
10.根据权利要求2至7中任一项所述的固态成像装置，
其中，在所述像素晶体管部上，所述第一应力衬垫膜的应力和所述第二应力衬垫膜的应力互相平衡。
11.一种固态成像装置的制造方法，包括如下步骤：
形成通过入射光的光电转换而获得信号电荷的光电转换部、输出所述光电转换部生成的信号电荷的像素晶体管部、在包括所述光电转换部和所述像素晶体管部的像素部的外围形成并且具有NMOS晶体管和PMOS晶体管的外围电路部；
在所述PMOS晶体管上形成具有压缩应力的第一应力衬垫膜；以及
在所述NMOS晶体管上形成具有拉伸应力的第二应力衬垫膜，
其中，所述光电转换部、所述像素晶体管部以及所述外围电路部设置在半导体基板中和/或半导体基板上。
12.根据权利要求11所述的固态成像装置的制造方法，
其中，形成所述第一应力衬垫膜的步骤是在所述光电转换部、所述像素晶体管部以及所述PMOS晶体管上形成所述第一应力衬垫膜，以及
形成所述第二应力衬垫膜的步骤是在所述像素晶体管部以及所述NMOS晶体管上形成所述第二应力衬垫膜。
13.根据权利要求11所述的固态成像装置的制造方法，
其中，形成所述第一应力衬垫膜的步骤是在所述光电转换部、所述像素晶体管部以及所述PMOS晶体管上形成所述第一应力衬垫膜，以及
形成所述第二应力衬垫膜的步骤是在所述光电转换部、所述像素晶体管部以及所述NMOS晶体管上形成所述第二应力衬垫膜。
14.根据权利要求11所述的固态成像装置的制造方法，
其中，形成所述第一应力衬垫膜的步骤是在所述光电转换部以及所述PMOS晶体管上形成所述第一应力衬垫膜，以及
所述形成第二应力衬垫膜的步骤是在所述光电转换部以及所述NMOS晶体管上形成所述第二应力衬垫膜。
15.根据权利要求12至14中任一项所述的固态成像装置的制造方法，
其中，在形成所述第一应力衬垫膜之后，形成所述第二应力衬垫膜。
16.根据权利要求11至15中任一项所述的固态成像装置的制造方法，
其中，在形成所述第二应力衬垫膜之后，对所述第二应力衬垫膜进行紫外线固化。
17.根据权利要求11至16中任一项所述的固态成像装置的制造方法，
其中，所述第一应力衬垫膜由氮化硅膜形成，所述氮化硅膜通过使用四甲基硅烷和氨气作为原料气体的等离子体CVD方法而获得。
18.一种摄像装置，包括：
聚光光学部，会聚入射光；
摄像部，包括固态成像装置，在所述固态成像装置中，接收由所述聚光光学部会聚的光并对其进行光电转换；以及
信号处理部，处理经光电转换的信号，
其中，所述固态成像装置包括：
光电转换部，通过入射光的光电转换而获得信号电荷；
像素晶体管部，输出所述光电转换部生成的信号电荷；
外围电路部，设置在包括所述光电转换部和所述像素晶体管部的像素部的外围，并具有NMOS晶体管和PMOS晶体管；
第一应力衬垫膜，具有压缩应力，且设置在所述PMOS晶体管上；以及
第二应力衬垫膜，具有拉伸应力，且设置在所述NMOS晶体管上，
其中，所述光电转换部、所述像素晶体管部以及所述外围电路部设置在半导体基板中和/或半导体基板上。
CN2010101218231A 2009-03-04 2010-02-25 固态成像装置及其制造方法、以及摄像装置 Expired - Fee Related CN101826536B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009050131A JP5428395B2 (ja) 2009-03-04 2009-03-04 固体撮像装置およびその製造方法、および撮像装置
JP2009-050131 2009-03-04

Publications (2)

Publication Number Publication Date
CN101826536A true CN101826536A (zh) 2010-09-08
CN101826536B CN101826536B (zh) 2012-02-22

Family

ID=42269974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101218231A Expired - Fee Related CN101826536B (zh) 2009-03-04 2010-02-25 固态成像装置及其制造方法、以及摄像装置

Country Status (6)

Country Link
US (2) US8354631B2 (zh)
EP (1) EP2226840A1 (zh)
JP (1) JP5428395B2 (zh)
KR (1) KR20100100618A (zh)
CN (1) CN101826536B (zh)
TW (1) TW201034177A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972258A (zh) * 2013-02-05 2014-08-06 三星电子株式会社 图像传感器的单元像素
CN105633125A (zh) * 2014-11-27 2016-06-01 株洲南车时代电气股份有限公司 半导体芯片台面结构及其保护方法
CN105826336A (zh) * 2015-01-23 2016-08-03 株式会社东芝 固态摄像装置及固态摄像装置的制造方法
CN107403813A (zh) * 2016-04-28 2017-11-28 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN111243527A (zh) * 2015-07-28 2020-06-05 索尼公司 显示面板、显示装置及电子设备
CN113840104A (zh) * 2020-06-04 2021-12-24 爱思开海力士有限公司 图像感测装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024825B1 (ko) * 2008-06-20 2011-03-31 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
JP5428395B2 (ja) * 2009-03-04 2014-02-26 ソニー株式会社 固体撮像装置およびその製造方法、および撮像装置
US8216905B2 (en) * 2010-04-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress engineering to reduce dark current of CMOS image sensors
US8338856B2 (en) * 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
US8294077B2 (en) * 2010-12-17 2012-10-23 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node
JP6019599B2 (ja) 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
JP5930650B2 (ja) 2011-10-07 2016-06-08 キヤノン株式会社 半導体装置の製造方法
JP5955005B2 (ja) 2012-01-31 2016-07-20 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP6022377B2 (ja) * 2013-02-28 2016-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
US10438856B2 (en) * 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
US9293502B2 (en) 2013-07-26 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separated by device isolation
JP2015029013A (ja) * 2013-07-30 2015-02-12 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
CN104752313B (zh) * 2013-12-27 2020-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
US10074650B2 (en) 2013-12-27 2018-09-11 Semiconductor Manufacturing International (Shanghai) Corporation Deep trench isolation for RF devices on SOI
JP2015179700A (ja) * 2014-03-18 2015-10-08 キヤノン株式会社 固体撮像素子の製造方法
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
JP6362093B2 (ja) * 2014-06-13 2018-07-25 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
US9935139B2 (en) * 2014-08-22 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for forming the same
JP2016154166A (ja) 2015-02-20 2016-08-25 キヤノン株式会社 光電変換装置及びその製造方法
US10665693B2 (en) 2015-04-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
JP2016219550A (ja) * 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
CN106865485B (zh) 2015-12-10 2021-09-21 联华电子股份有限公司 微机电结构及其制作方法
JP7013119B2 (ja) * 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
JP2017130693A (ja) * 2017-04-13 2017-07-27 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
KR102513483B1 (ko) * 2017-11-30 2023-03-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
WO2021152943A1 (ja) * 2020-01-30 2021-08-05 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4173672B2 (ja) 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7164182B2 (en) 2003-07-07 2007-01-16 Micron Technology, Inc. Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
US7385167B2 (en) * 2004-07-19 2008-06-10 Micron Technology, Inc. CMOS front end process compatible low stress light shield
US7485517B2 (en) * 2006-04-07 2009-02-03 United Microelectronics Corp. Fabricating method of semiconductor device
JP2008140854A (ja) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5023768B2 (ja) * 2007-03-30 2012-09-12 ソニー株式会社 固体撮像素子及びその製造方法
US20080293194A1 (en) * 2007-05-24 2008-11-27 Neng-Kuo Chen Method of making a P-type metal-oxide semiconductor transistor and method of making a complementary metal-oxide semiconductor transistor
JP2009130009A (ja) * 2007-11-21 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
KR20090090776A (ko) * 2008-02-22 2009-08-26 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20090215277A1 (en) * 2008-02-26 2009-08-27 Tung-Hsing Lee Dual contact etch stop layer process
JP5428395B2 (ja) * 2009-03-04 2014-02-26 ソニー株式会社 固体撮像装置およびその製造方法、および撮像装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972258A (zh) * 2013-02-05 2014-08-06 三星电子株式会社 图像传感器的单元像素
CN103972258B (zh) * 2013-02-05 2019-01-18 三星电子株式会社 图像传感器的单元像素
CN105633125A (zh) * 2014-11-27 2016-06-01 株洲南车时代电气股份有限公司 半导体芯片台面结构及其保护方法
CN105826336A (zh) * 2015-01-23 2016-08-03 株式会社东芝 固态摄像装置及固态摄像装置的制造方法
CN111243527A (zh) * 2015-07-28 2020-06-05 索尼公司 显示面板、显示装置及电子设备
US11854474B2 (en) 2015-07-28 2023-12-26 Sony Group Corporation Display panel, display device, and electronic device
CN107403813A (zh) * 2016-04-28 2017-11-28 台湾积体电路制造股份有限公司 形成半导体器件的方法
US10475847B2 (en) 2016-04-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having stress-neutralized film stack and method of fabricating same
US11387274B2 (en) 2016-04-28 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor device
CN113840104A (zh) * 2020-06-04 2021-12-24 爱思开海力士有限公司 图像感测装置
CN113840104B (zh) * 2020-06-04 2024-06-07 爱思开海力士有限公司 图像感测装置

Also Published As

Publication number Publication date
TW201034177A (en) 2010-09-16
US8354631B2 (en) 2013-01-15
US20130105870A1 (en) 2013-05-02
KR20100100618A (ko) 2010-09-15
EP2226840A1 (en) 2010-09-08
US8614412B2 (en) 2013-12-24
JP2010205951A (ja) 2010-09-16
CN101826536B (zh) 2012-02-22
US20100224766A1 (en) 2010-09-09
JP5428395B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
CN101826536B (zh) 固态成像装置及其制造方法、以及摄像装置
US10276623B2 (en) Solid-state image pickup device and method of manufacturing same
US7402496B2 (en) Complementary metal-oxide-semiconductor device and fabricating method thereof
US7863201B2 (en) Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
US20080116525A1 (en) Complementary metal-oxide-semiconductor device
JPH11274454A (ja) 固体撮像装置及びその形成方法
JP2011077498A (ja) 固体撮像装置およびその製造方法
KR20110025087A (ko) 고체 촬상 장치 및 그 제조 방법
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JP2009088447A (ja) 固体撮像素子およびその製造方法
KR20080008719A (ko) 시모스 이미지 센서 및 그 제조 방법
US20090068784A1 (en) Method for Manufacturing of the Image Sensor
KR20070114816A (ko) 고체 촬상장치의 제조방법
CN102446854B (zh) Cmos晶体管的制作方法
US20120208334A1 (en) Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same
KR101096909B1 (ko) 반도체 소자의 트랜지스터 및 그 형성방법
US7179675B2 (en) Method for fabricating image sensor
KR100663610B1 (ko) 이미지 센서 및 그 제조방법
US20090023273A1 (en) Method of fabricating semiconductor device
JPH0645583A (ja) 半導体装置の製造方法と固体撮像装置およびその製造方法
KR20090056252A (ko) 반도체 소자의 게이트 절연막 제조 방법
KR20060077136A (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR20060077091A (ko) 암신호 특성을 향상시킬 수 있는 씨모스 이미지센서 제조방법
KR20060077092A (ko) 암신호 특성을 향상시킬 수 있는 씨모스 이미지센서 제조방법
JP2005236223A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170106

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

CF01 Termination of patent right due to non-payment of annual fee