CN108538821B - 一种与硅基集成电路集成的全固态超级电容及其制备方法 - Google Patents

一种与硅基集成电路集成的全固态超级电容及其制备方法 Download PDF

Info

Publication number
CN108538821B
CN108538821B CN201810456508.0A CN201810456508A CN108538821B CN 108538821 B CN108538821 B CN 108538821B CN 201810456508 A CN201810456508 A CN 201810456508A CN 108538821 B CN108538821 B CN 108538821B
Authority
CN
China
Prior art keywords
silicon
substrate
solid
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810456508.0A
Other languages
English (en)
Other versions
CN108538821A (zh
Inventor
丁士进
朱宝
刘文军
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201810456508.0A priority Critical patent/CN108538821B/zh
Publication of CN108538821A publication Critical patent/CN108538821A/zh
Application granted granted Critical
Publication of CN108538821B publication Critical patent/CN108538821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种与硅基集成电路集成的全固态超级电容及其制备方法,该全固态超级电容由两个相对设置的芯片‑电极集成结构粘合构成,其中,芯片‑电极集成结构包含衬底、设置在衬底第一表面的芯片、由下到上依次设置在衬底第二表面上的硅纳米阵列结构、氧化铟薄膜层、纳米金属层及固态电解质层,该衬底包含硅区域,衬底的第一表面是指硅区域面,该第二表面与第一表面相背,上述的纳米金属层包含镍或者钴纳米颗粒。本发明提供的片上超级电容制备在低阻单晶硅的背面,可以充分利用硅材料,节约成本;与传统的硅基集成电路工艺兼容,制备工艺简单,成本低廉;制备的超级电容能量密度高。

Description

一种与硅基集成电路集成的全固态超级电容及其制备方法
技术领域
本发明涉及用于能量存储的超级电容,尤其涉及一种与硅基集成电路集成的全固态超级电容及其制备方法。
背景技术
随着无线充电和物联网的快速发展,需要芯片能够实现能量自治。在用于能量存储的电子器件中,超级电容因同时拥有高的功率密度和循环寿命得到了广泛的关注。超级电容可以通过电双层(电双层超级电容)或者近表面的氧化还原反应(赝电容)来存储能量。通常,赝电容的能量密度要远远大于电双层电容。为了能与硅基芯片集成,需要将超级电容直接制备在芯片上。其次,由于需要额外的封装来阻止液态电解质的泄露,所以采用固态电解质是最佳的选择。也就是说,全固态超级电容更适合与硅基芯片集成。为了充分利用硅材料,可以对硅衬底进行结构设计,并使其直接作为电极材料。基于这种思想,大量的硅基纳米结构被用来作为制备超级电容的模板。由于硅很容易被氧化,而且是不可逆的,所以通常在硅表面覆盖一层钝化层,比如石墨烯、碳、氮化钛等。然而,这些超级电容都是利用电双层来存储电荷,所以可获得的能量密度都比较小。
为了增大能量密度,可以引入金属氧化物,比如氧化钌、氧化镍、氧化钴、氧化锰、氧化铟等,这些材料可以与电解质发生可逆的氧化还原反应,从而可以获得更大的电容密度和能量密度。
Zheng等人首先采用金属辅助阳极刻蚀的方法制备了硅纳米柱阵列,然后采用原子层沉积的工艺在硅纳米柱表面生长了一层氧化钌,最后注入固态电解质组装成固态超级电容。虽然他们获得了很好的超级电容性能,但是钌是一种非常稀有的贵金属,所以采用氧化钌作为活性电极材料必然大大增加制造成本。此外,在金属辅助阳极刻蚀的过程中需要采用金作为催化剂,这同样会增加制造成本;而且金属辅助阳极刻蚀工艺复杂,其中涉及到贵金属的光刻定义图形以及电化学刻蚀。
氧化铟是一种电导率很高的透明金属氧化物,已经有很多研究者利用它作为活性电极材料制备超级电容。然而在这些报道中,氧化铟主要是采用化学气相沉积、脉冲激光沉积、热蒸发、水热合成法生长得到的,其中化学气相沉积、脉冲激光沉积以及热蒸发所生长的薄膜均匀性较差,不适合用于在高深宽比的硅纳米结构中填充材料;水热合成法需要非常高的生长温度(>400 ℃),与硅基集成电路工艺无法兼容。
因此,亟需开发一种工艺条件能与硅基集成电路兼容的,成本低廉,能量密度高,且能与硅基芯片(即硅基集成电路)集成的超级电容。
发明内容
本发明的目的是提供一种与硅基集成电路相集成的全固态超级电容,该超级电容与传统的硅基集成电路工艺兼容,其能量密度高,制备工艺简单,成本低廉。
为了达到上述目的,本发明公开了一种与硅基集成电路集成的全固态超级电容,其由两个相对设置的芯片-电极集成结构粘合构成,其中,芯片-电极集成结构包含衬底、设置在衬底第一表面的芯片、由下到上依次设置在衬底第二表面上的硅纳米阵列结构、氧化铟薄膜层、纳米金属层及固态电解质层,所述的衬底包含硅区域,衬底的第一表面是指硅区域面,该第二表面与第一表面相背,所述的纳米金属层包含镍或者钴纳米颗粒。
较佳地,所述的芯片含有硅基集成电路。
较佳地,所述的衬底选择包含外延片的低阻单晶硅衬底,衬底的第一表面是指外延片的硅区域。该低阻单晶硅可以直接作为超级电容的集流体。
较佳地,所述的衬底选择SOI片(Silicon-On-Insulator,即绝缘衬底上的硅),该SOI片由从下到上依次设置的低阻单晶硅衬底、绝缘体和超薄硅构成,衬底的第一表面是指超薄硅区域。该低阻单晶硅可以直接作为超级电容的集流体。
较佳地,所述的硅纳米阵列结构作为超级电容的集流体和三维骨架,可选择硅纳米柱或硅纳米孔。
较佳地,所述的固态电解质选择氢氧化钾和PVA(polyvinyl alcohol,聚乙烯醇)混合得到的凝胶。
本发明还提供了一种根据上述的与硅基集成电路集成的全固态超级电容的制备方法,其包含:
步骤1,以包含硅区域的衬底作为起始基底,在衬底的第一表面制造芯片;
步骤2,在衬底的第二表面,通过光刻工艺定义出硅纳米阵列结构的图形;
步骤3,以光刻胶作为掩膜,对衬底的第二表面进行干法刻蚀(即反应离子刻蚀),得到硅纳米阵列结构;
步骤4,去除光刻胶;
步骤5,在硅纳米阵列结构的表面,采用原子层沉积的方法生长氧化铟薄膜层;该氧化铟薄膜层作为活性电极材料以及硅纳米阵列结构的钝化层;
步骤6,在氧化铟薄膜层表面,采用原子层沉积方法生长一层纳米金属层(金属颗粒互不相连),该金属是指镍或者钴纳米颗粒;该纳米金属层可作为超级电容的活性电极材料,构成金属层的金属的颗粒大小以及密度可以通过控制生长温度以及反应循环数目来改变;
步骤7,注入固态电解质形成固态电解质层,构成芯片-电极集成结构;
步骤8,将两片所述的芯片-电极集成结构相对粘合到一起,烘干,获得与硅基集成电路集成的全固态超级电容。
较佳地,该方法还包含:步骤9,从步骤8获得的全固态超级电容侧面引出超级电容的正负电极触点。
较佳地,所述的氧化铟薄膜层的厚度为3~5 nm。
较佳地,所述的固态电解质层的厚度介于50~100 nm。
本发明的技术构思是:首先在低阻单晶硅的外延硅区域或者SOI的表面超薄硅区域制造出芯片,然后将片上超级电容制备在低阻单晶硅的背面(第二表面),以充分利用硅材料,节约成本。具体来说,通过光刻工艺和反应离子刻蚀工艺在硅片的背面形成硅纳米阵列结构,接着采用原子层沉积工艺依次在硅纳米阵列结构表面生长氧化铟薄膜以及金属(镍或者钴)纳米颗粒,紧跟着注入固态电解质,最后将两片相同的上述电极结构(芯片-电极集成结构)正对粘合在一起组装成固态超级电容。由于原子层沉积工艺所需要的生长温度低,而且所生长的薄膜台阶覆盖率高、均匀性好,非常适合在高深宽比的硅纳米结构中沉积薄膜。此外,有研究者采用原子层沉积工艺在氧化铝衬底上生长了镍纳米颗粒,作为薄膜晶体管存储器的电荷存储介质。由于镍表面容易氧化形成一层氧化镍钝化层,该氧化镍钝化层可以作为超级电容活性电极材料,因此,采用镍纳米颗粒覆盖氧化铟薄膜表面可以进一步增大活性材料的比表面积,从而可以进一步增大电容密度。氧化铟本身具有良好的导电性,可充当集流体,还可作为衬底硅的钝化层,以及作为活性电极材料。
本发明所提出的片上全固态超级电容有如下优势:
1)在硅片的背面(第二表面)制造超级电容,可以充分利用硅材料,节约成本;
2)与硅基集成电路工艺兼容,制备工艺简单,成本低廉;
3)氧化铟本身具有良好的导电性,可以充当集流体,还可以作为硅衬底的钝化层,此外也可以作为活性电极材料;
4)镍或者钴纳米颗粒的加入可以进一步增大活性电极材料的比表面积,从而可以进一步增大电容密度;
5)原子层沉积工艺的采用可以保证所生长的薄膜具有良好的均匀性和保形性。
附图说明
图1:以低阻P型单晶硅的外延片作为起始基底,在外延硅区域(衬底的第一表面)制造芯片。
图2:在硅片背面(衬底的第二表面)通过光刻形成硅纳米柱图形。
图3:以光刻胶作为掩膜并采用反应离子刻蚀所形成的硅纳米柱阵列。
图4:用丙酮去除表面光刻胶后的硅纳米柱阵列。
图5:在硅纳米柱表面原子层沉积一层氧化铟薄膜层。
图6:在氧化铟薄膜层表面原子层沉积一层镍纳米颗粒。
图7:氢氧化钾和PVA混合后所形成的凝胶注入到覆盖氧化铟薄膜/镍纳米颗粒的硅纳米柱内部。
图8:将两片对称的覆盖氧化铟薄膜/镍纳米颗粒的电极(芯片-电极集成结构)相对粘合到一起并烘干。
图9:引出正负电极触点的超级电容。
具体实施方式
以下结合附图和实施例对本发明的技术方案做进一步的说明。
步骤1:请参照图1,以衬底200的外延片作为起始基底,并在外延硅区域(第一表面)制造出芯片100,其中衬底200是P型单晶硅,电阻率为0.001~0.002 Ω•cm ;芯片100是具有特定功能的芯片,如含有硅基集成电路。
步骤2:请参照图2,在衬底200的背面旋涂一层光刻胶,并通过光刻形成光刻胶层201,其中光刻胶层201是互不相连的圆形光刻图案。
步骤3:请参照图3,以光刻胶层201为掩膜板,通过反应离子(如ICP)刻蚀形成硅纳米柱阵列202,硅纳米柱的直径和密度可以通过改变光刻胶层201的直径和密度来控制;硅纳米柱的高度可以通过改变ICP(Inductively Coupled Plasma,感应耦合等离子体)刻蚀的功率和时间来控制。
步骤4:请参照图4,采用丙酮去除光刻胶层201。
步骤5:请参照图5,在硅纳米柱阵列202表面采用原子层沉积工艺(ALD)生长一层氧化铟薄膜层203,厚度为3~5 nm。因为采用ALD生长的氧化铟具有与单晶硅衬底类似的低电阻率(~0.001 Ω·cm),所以同样可以将电流引出,作为集流体。此外,因为氧化铟可以阻止水分子与下面的硅衬底发生反应,所以可以作为钝化层。
步骤6:请参照图6,在氧化铟薄膜层203表面采用原子层沉积工艺生长一层纳米金属层204,其中,纳米金属层204由镍纳米颗粒(或钴纳米颗粒)组成,镍纳米颗粒的直径和密度可以通过改变原子层沉积工艺的反应循环数来控制。
步骤7:请参照图7,将固态电解质205注入到覆盖氧化铟薄膜层203/纳米金属层204的硅纳米柱阵列202内部,其中固态电解质205可以是氢氧化钾和PVA混合后得到的凝胶,凝胶的厚度介于50~100 nm之间,构成芯片-电极集成结构。
步骤8:请参照图8,将两片采用上述步骤所获得的电极(芯片-电极集成结构)正对粘合到一起并加以烘干,从而得到全固态超级电容。
步骤9,请参照图9,在侧面引出超级电容的正电极触点301和负电极触点302;正电极触点301与上部芯片的正极相连,负电极触点302以及上部芯片的负极均接地,从而超级电容可以为上部芯片供电。
本发明的超级电容中,氧化铟和金属纳米颗粒的表面自然氧化层(比如氧化镍或者氧化钴)都是赝电容材料,氧化铟主要为了阻止水分子与下面的硅衬底发生反应,同时作为赝电容电极材料;金属纳米颗粒本身具有更高的比表面积,同时其表面的氧化层比如氧化镍或者氧化钴相对于氧化铟具有更高的理论赝电容值,因此其加入可以进一步增大赝电容材料的比表面积,从而可以进一步提高电容密度。
综上所述,本发明提供的一种与硅基集成电路集成的全固态超级电容及其制备方法,基于原子层沉积复合电极的片上超级电容与硅基集成电路工艺兼容,而且制备工艺简单,成本低廉;制备的超级电容能量密度高。所述的“片上”是指,超级电容是制备在含有集成电路的芯片背面的低阻单晶硅上的。
上述实施例只是对本发明的具体说明,并不是对本发明的限制。除了利用硅纳米柱作为超级电容的集流体和三维骨架,也可以采用硅纳米孔作为超级电容的集流体和三维骨架。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。

Claims (8)

1.一种与硅基集成电路集成的全固态超级电容,其特征在于,其由两个相对设置的芯片-电极集成结构粘合构成,其中,芯片-电极集成结构包含衬底、设置在衬底第一表面的芯片、由下到上依次设置在衬底第二表面上的硅纳米阵列结构、氧化铟薄膜层、纳米金属层及固态电解质层,其中,所述的衬底包含硅区域,衬底的第一表面是指硅区域面,该第二表面与第一表面相背,所述的纳米金属层包含镍或者钴纳米颗粒,颗粒之间互不相连,自然氧化成氧化镍或氧化钴作为超级电容的活性电极材料,同时该氧化镍或氧化钴颗粒下方露出的氧化铟层作为活性电极材料;所述的衬底为包含外延片的低阻单晶硅衬底,衬底的第一表面是指外延片的硅区域。
2.如权利要求1所述的与硅基集成电路集成的全固态超级电容,其特征在于,所述的芯片含有硅基集成电路。
3.如权利要求1所述的与硅基集成电路集成的全固态超级电容,其特征在于,所述的硅纳米阵列结构为硅纳米柱或硅纳米孔。
4.如权利要求1所述的与硅基集成电路集成的全固态超级电容,其特征在于,所述的固态电解质为氢氧化钾和PVA混合得到的凝胶。
5.一种根据权利要求1-4任意一项所述的与硅基集成电路集成的全固态超级电容的制备方法,其特征在于,该方法包含:
步骤1,以包含硅区域的衬底作为起始基底,在衬底的第一表面制造芯片;
步骤2,在衬底的第二表面,通过光刻工艺定义出硅纳米阵列结构的图形;
步骤3,以光刻胶作为掩膜,对衬底的第二表面进行干法刻蚀,得到硅纳米阵列结构;
步骤4,去除光刻胶;
步骤5,在硅纳米阵列结构的表面,采用原子层沉积的方法生长氧化铟薄膜层;
步骤6,在氧化铟薄膜层表面,采用原子层沉积方法生长一层纳米金属层,该金属是指镍或者钴纳米颗粒,颗粒之间互不相连,自然氧化成氧化镍或氧化钴作为超级电容的活性电极材料,同时该氧化镍或氧化钴颗粒下方露出的氧化铟层作为活性电极材料;
步骤7,注入固态电解质形成固态电解质层,构成芯片-电极集成结构;
步骤8,将两片所述的芯片-电极集成结构相对粘合到一起,烘干,获得与硅基集成电路集成的全固态超级电容。
6.如权利要求5所述的与硅基集成电路集成的全固态超级电容的制备方法,其特征在于,该方法还包含:步骤9,从步骤8获得的全固态超级电容侧面引出超级电容的正负电极触点。
7.如权利要求5所述的与硅基集成电路集成的全固态超级电容的制备方法,其特征在于,所述的氧化铟薄膜层的厚度为3~5nm。
8.如权利要求5所述的与硅基集成电路集成的全固态超级电容的制备方法,其特征在于,所述的固态电解质层的厚度介于50~100nm。
CN201810456508.0A 2018-05-14 2018-05-14 一种与硅基集成电路集成的全固态超级电容及其制备方法 Active CN108538821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810456508.0A CN108538821B (zh) 2018-05-14 2018-05-14 一种与硅基集成电路集成的全固态超级电容及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810456508.0A CN108538821B (zh) 2018-05-14 2018-05-14 一种与硅基集成电路集成的全固态超级电容及其制备方法

Publications (2)

Publication Number Publication Date
CN108538821A CN108538821A (zh) 2018-09-14
CN108538821B true CN108538821B (zh) 2021-03-23

Family

ID=63477419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810456508.0A Active CN108538821B (zh) 2018-05-14 2018-05-14 一种与硅基集成电路集成的全固态超级电容及其制备方法

Country Status (1)

Country Link
CN (1) CN108538821B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110092346B (zh) * 2019-04-17 2022-06-07 西安交通大学 一种硅基mems超级电容器及其制备方法
CN110148525A (zh) * 2019-04-19 2019-08-20 复旦大学 一种基于富氢氧化硅固态电解质的超级电容及其制备方法
CN110098065A (zh) * 2019-04-28 2019-08-06 复旦大学 一种双硅片基固态超级电容及其制备方法
CN111882017B (zh) * 2020-06-30 2024-01-23 复旦大学 一种rfid芯片与超级电容三维集成系统及其制备方法
CN112151537B (zh) * 2020-09-10 2022-04-29 复旦大学 一种高能量密度纳米电容三维集成结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103935A (zh) * 2009-12-18 2011-06-22 清华大学 超级电容器
CN101996775B (zh) * 2010-11-16 2012-07-04 复旦大学 一种固态超级电容器的制备方法
CN102157579B (zh) * 2010-12-09 2013-05-01 苏州大学 一种基于硅纳米结构的太阳能电池
CN102074371B (zh) * 2010-12-30 2013-04-03 清华大学 纳米多孔复合材料的三维微型超级电容电极及其制作方法
CN102568865B (zh) * 2012-02-22 2014-06-18 华中科技大学 一种基于纸张的柔性超级电容器的制备方法及其应用
CN105047423B (zh) * 2015-08-07 2018-05-01 华中师范大学 一种柔性对称型赝电容超级电容器及其制备方法
CN107731545B (zh) * 2017-09-22 2019-08-20 陕西科技大学 一种聚苯胺基mof纳米复合材料柔性超级电容器及制备方法

Also Published As

Publication number Publication date
CN108538821A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
CN108538821B (zh) 一种与硅基集成电路集成的全固态超级电容及其制备方法
Zhang et al. Silver‐quantum‐dot‐modified MoO3 and MnO2 paper‐like freestanding films for flexible solid‐state asymmetric supercapacitors
AU2013230195B2 (en) Capacitor with electrodes made of an interconnected corrugated carbon-based network
Huang et al. Laser fabrication of all-solid-state microsupercapacitors with ultrahigh energy and power based on hierarchical pore carbon
CN110098065A (zh) 一种双硅片基固态超级电容及其制备方法
US10032569B2 (en) Nanodevice arrays for electrical energy storage, capture and management and method for their formation
Gao et al. Highly flexible and transferable supercapacitors with ordered three-dimensional MnO 2/Au/MnO 2 nanospike arrays
CN105097295B (zh) 一种高性能微型超级电容器及其制备方法
US20110073827A1 (en) Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US8378333B2 (en) Lateral two-terminal nanotube devices and method for their formation
CN110615440B (zh) 一种大尺寸、富含氧官能团的MXene纳米片及其制备方法和应用
TWI506655B (zh) 用於多孔性電化學電容器的奈米加工結構
WO2023000664A1 (zh) 片上固态超级电容及其制备方法
CN104952630A (zh) 具有高柔性和透明性的微型超级电容器及其大规模制备方法
Wei et al. Low-cost and high-productivity three-dimensional nanocapacitors based on stand-up ZnO nanowires for energy storage
Wang et al. Advanced supercapacitors based on α-Ni (OH) 2 nanoplates/graphene composite electrodes with high energy and power density
CN111446083A (zh) 一种硅基超级电容及其制备方法
CN109904004B (zh) 一种SiC纳米线阵列薄膜的制备方法及其在超级电容器电极中的应用
CN104701020B (zh) 基于su‑8光刻胶的三维微电极制备方法
Zhang et al. Photolithographic fabrication of graphene-based all-solid-state planar on-chip microsupercapacitors with ultrahigh power characteristics
KR101561961B1 (ko) 전고체상 박막형 수퍼커패시터 및 그 제조 방법
Chang et al. In situ grown ultrafine RuO2 nanoparticles on GeP5 nanosheets as the electrode material for flexible planar micro-supercapacitors with high specific capacitance and cyclability
US9685278B2 (en) Energy storage devices having enhanced specific energy and associated methods
Liu et al. Three-dimensional supercapacitors composed of Ba0. 65Sr0. 35TiO3 (BST)/NiSi2/silicon microchannel plates
Xu et al. Electrochemical analysis of nickel electrode deposited on silicon microchannel plate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant