CN113035729B - 混合键合方法及键合用衬底 - Google Patents

混合键合方法及键合用衬底 Download PDF

Info

Publication number
CN113035729B
CN113035729B CN202110260636.XA CN202110260636A CN113035729B CN 113035729 B CN113035729 B CN 113035729B CN 202110260636 A CN202110260636 A CN 202110260636A CN 113035729 B CN113035729 B CN 113035729B
Authority
CN
China
Prior art keywords
dielectric layer
metal
bonding
wafer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110260636.XA
Other languages
English (en)
Other versions
CN113035729A (zh
Inventor
李仁雄
陈世杰
吴罚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN202110260636.XA priority Critical patent/CN113035729B/zh
Publication of CN113035729A publication Critical patent/CN113035729A/zh
Application granted granted Critical
Publication of CN113035729B publication Critical patent/CN113035729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种混合键合方法及键合用衬底，包括如下步骤：提供一第一晶圆，所述第一晶圆表面具有第一介质层；在所述第一介质层中形成沟槽；在所述沟槽内填充金属，形成金属焊盘，所述金属焊盘突出于第一介质层的表面；在金属焊盘的间隙处形成第二介质层，所述第二介质层以一预定高度突出于金属焊盘的表面；提供一第二晶圆，并重复上述步骤形成相同的结构；将第一晶圆与第二晶圆预键合，接触面为突出的第二介质层表面；退火，使金属焊盘接触形成混合键合结构。本发明通过精确控制介质层的沉积厚度来控制金属焊盘的凹陷深度，工艺简单，容错率高。

Description

混合键合方法及键合用衬底
技术领域
本发明涉及半导体领域，尤其涉及一种混合键合方法及键合用衬底。
背景技术
当前硅基集成电路已逐步显现出拐点，产业进入成熟期的后摩尔时代，先进的三维集成技术将会对集成电路的创新和产业格局产生颠覆性的影响。三维集成技术可以将多层功能单元在Z轴方向垂直键合堆叠，并形成一体化集成芯片系统，解决了单片工艺在多维度、多层级和多要素集成的难题，是摩尔定律发展愈发困难下的必然产物，是实现系统级3DSOC的技术基础。
键合技术是三维集成技术的重要基础。键合技术主要有介质键合、混合键合、金属键合等，其中混合键合可以在实现晶圆键合的同时，完成晶圆间的电学连接，减少键合后的电学连接工艺，键合效率高。现行的混合键合方法在Cu化学机械抛光工序需要控制Cu焊盘的凹陷深度(1～10nm)，然后进行室温预键合，再高温退火。由于金属与介质材质的热膨胀系数差异，由高温退火完成金属界面的融合。但是此方法对Cu化学机械抛光的工艺要求高，凹陷控制难度大，特别是对于不同大小的Cu焊盘。
发明内容
本发明所要解决的技术问题是提供一种混合键合方法及键合用衬底，精确控制焊盘凹陷深度并降低键合工艺难度。
为了解决上述问题，本发明提供了一种混合键合方法，包括如下步骤：提供一第一晶圆，所述第一晶圆表面具有第一介质层；在所述第一介质层中形成沟槽；在所述沟槽内填充金属，形成金属焊盘，所述金属焊盘突出于第一介质层的表面；在金属焊盘的间隙处形成第二介质层，所述第二介质层以一预定高度突出于金属焊盘的表面；提供一第二晶圆，并重复上述步骤形成相同的结构；将第一晶圆与第二晶圆预键合，接触面为突出的第二介质层表面；退火，使金属焊盘接触形成混合键合结构。
本发明还提供一种键合用衬底，包括：晶圆；晶圆表面的第一介质层、以及第一介质层表面的第二介质层；金属焊盘，所述金属焊设置于第一介质层和第二介质层内部的凹槽中；所述金属焊盘的顶部高度低于第二介质层的表面。
本发明通过加入高度量测步骤，精确控制介质层的沉积厚度来控制焊盘的凹陷深度并保持稳定，容错率高，降低了混合键合的工艺难度。
附图说明
附图1所示是本发明一具体实施方式所述步骤示意图。
附图2A-2F所示是附图1中步骤S10-S16工艺示意图。
附图3所示是本发明一具体实施方式所述在第一晶圆上形成金属焊盘的步骤示意图。
附图4A-4F所示是附图3中步骤S30-S35工艺示意图。
附图5所示是本发明一具体实施方式所述在金属焊盘的间隙处形成第二介质层的步骤示意图。
附图6A-6B所示是附图5中步骤S51-S52工艺示意图。
附图7A-7B所示是本发明一具体实施方式所述键合步骤示意图。
具体实施方式
下面结合附图对本发明提供的一种混合键合的制造方法的具体实施方式做详细说明。
附图1所示是本发明一具体实施方式所述步骤示意图，包括：步骤S10，提供一第一晶圆，所述第一晶圆表面具有第一介质层；步骤S11，在所述第一介质层中形成沟槽；步骤S12，在所述沟槽内填充金属，形成金属焊盘，所述金属焊盘突出于第一介质层的表面；步骤S13，在金属焊盘的间隙处形成第二介质层，所述第二介质层以一预定高度突出于金属焊盘的表面；步骤S14，提供一第二晶圆，并重复上述步骤形成相同的结构；步骤S15，将第一晶圆与第二晶圆预键合，接触面为突出的第二介质层表面；步骤S16，退火，使金属焊盘接触形成混合键合结构。
附图2A-2F所示是附图1中步骤S10-S16工艺示意图。
附图2A所示，参考步骤S10，提供一第一晶圆201，所述第一晶圆表面具有第一介质层202。在本发明的一个具体实施方式中，所述第一介质层202采用SiO2材料，采用化学气相沉积的方法形成。
附图2B所示，参考步骤S11，在所述第一介质层202中形成沟槽208。所述沟槽208为预留的金属焊盘位置。所述沟槽208的形成采用光刻、刻蚀工艺形成，用于形成后续的金属焊盘。具体形成方法可以参见下述一具体实施方式的内容。
附图2C所示，参考步骤S12，在所述沟槽208内填充金属，形成金属焊盘206，所述金属焊盘206突出于第一介质层202的表面。在本发明的一个具体实施方式中，所述金属焊盘206为Cu焊盘。
在本发明的一个具体实施方式中，上述结构的形成可以采用如下方法，并参考附图3所示为下述步骤的实施示意图，包括：步骤S30，提供一第一晶圆，所述晶圆表面具有第一介质层、以及第一介质层表面的一牺牲层；步骤S31，刻蚀所述第一介质层和牺牲层，形成沟槽；步骤S32，在所述沟槽的侧壁和底部形成阻挡层；步骤S33，在所述沟槽内电镀金属材料，形成填充结构；步骤S34，减薄所述填充结构至所述牺牲层，形成金属焊盘；步骤S35，去除所述牺牲层，以暴露出所述第一介质层和凸起的金属焊盘。
附图4A-4F所示是附图3中步骤S30-S35工艺示意图。
附图4A所示，参考步骤S30，提供一第一晶圆201，所述晶圆201表面具有第一介质层202、以及第一介质层202表面的一牺牲层203。在本发明的一个具体实施方式中，所述第一介质层202采用SiO2材料，采用化学气相沉积的方法形成。所述牺牲层203能够选择性去除，在本发明的一个具体实施方式中，所述牺牲层203采用多晶硅或SiN材料。
附图4B所示，参考步骤S31，刻蚀所述第一介质层202和牺牲层203，形成沟槽208。所述沟槽208为预留的金属焊盘位置。
附图4C所示，参考步骤S32，所述沟槽208的侧壁和底部形成阻挡层204。在本发明的一个具体实施方式中，所述阻挡层204采用TaN或TiN材料。在其他的具体实施方式中，任何一种导电且性质稳定，可以用于电镀电极而不会影响电镀工艺的材料都都可以作为阻挡层204的构成材料。在其他的具体实施方式中，后续可以使用电镀工艺以外的方式形成金属焊盘，如溅射或者蒸发镀膜，故该步骤为可选步骤。
附图4D所示，参考步骤S33，在所述沟槽208内电镀金属材料，形成填充结构205。在本发明的一个具体实施方式中，所述沟槽208内填充金属采用电镀的方式，所述金属采用金属Cu。在本发明一具体实施方式中，阻挡层204与电镀金属材料共同形成填充结构205。在其他的具体实施方式中，任何一种可以用于后续焊盘的金属材料，例如铂、铝、以及银，以及其合金材料，都可以用做形成上述填充结构205的材料。
附图4E所示，参考步骤S34，减薄所述填充结构205至所述牺牲层203，形成金属焊盘206。在本发明的一个具体实施方式中，所述减薄采用化学机械抛光。
附图4F所示，参考步骤S35，去除所述牺牲层203，以暴露出所述第一介质层202和凸起的金属焊盘206。所述金属焊盘206和所述第一介质层202露出的上表面即为键合触面。
上述步骤实施完毕后，即获得了附图2C所示的结构，包括晶圆201，以及晶圆201表面的第一介质层202和凸起的金属焊盘206。在其他的具体实施方式中，上述结构也可以采用溅射或者蒸发镀膜等其他方式形成，都应当视为可以获得此结构的有效方法。在此基础上，继续实施如下步骤。
附图2D所示，参考步骤S13，在金属焊盘206的间隙处形成第二介质层207，所述第二介质层207以一预定高度突出于金属焊盘206的表面。所述第二介质层沉积厚度可以通过AFM在线量测金属焊盘凸出第一介质层高度来调节，形成实时反馈。在本发明的一个具体实施方式中，通过原子力显微镜测量所述金属焊盘206的凸出高度，以确定第二介质层207的厚度。
所述第二介质层采用光刻工艺暴露出金属焊盘，且能够与金属焊盘光刻共用一张光罩，通过后续光刻或者刻蚀工艺适当扩大或者缩小金属焊盘临界尺寸来决定金属焊盘露出面积，节约成本。
本发明一具体实施方式所述在金属焊盘的间隙处形成第二介质层的步骤进一步如附图5所示，包括：步骤S51，在所述第一晶圆的表面沉积连续的预定厚度的第二介质层；步骤S52，刻蚀所述金属焊盘上方的第二介质层，以暴露出金属焊盘，形成键合触面。
附图6A-6B所示是附图5中步骤S51-S52工艺示意图。
附图6A所示，参考步骤S51，在所述第一晶圆的表面沉积连续的预定厚度的第二介质层207。沉积方式可以采用任何可以精确控制沉积薄膜厚度的方法，包括但不限定采用原子气相沉积技术。在本发明的一个具体实施方式中，所述第二介质层采用SiO2材料。在本发明的一个具体实施方式中，通过原子力显微镜测量所述金属焊盘206的凸出高度，以确定第二介质层207的厚度。
附图6B所示，参考步骤S52，刻蚀所述金属焊盘206上方的第二介质层207，以暴露出金属焊盘206，形成键合触面。所述键合触面能够精确控制金属焊盘206和第二介质层207的高度差，且工艺简单。在本发明一具体实施方式中，所述键合界面上下晶圆第二介质层金属焊盘露出面积大小可以不一致，根据工艺需求调节，增加键合对准偏差容错率。
上述步骤完成后，形成的结构即为附图2D所示的键合用衬底，包括：晶圆201；晶圆201表面的第一介质层202、以及第一介质层202表面的第二介质层207；金属焊盘206，所述金属焊盘206设置于第一介质层202和第二介质层207内部的凹槽中；所述金属焊盘206的顶部高度低于第二介质层207的表面。
继续进行下述步骤S14，提供一第二晶圆，并重复上述步骤形成相同的结构。
附图2E所示，参考步骤S15，将第一晶圆与第二晶圆预键合，接触面为突出的第二介质层207表面。在本发明的一个具体实施方式中，所述预键合过程在室温下进行。
附图2F所示，参考步骤S16，退火，使金属焊盘206接触形成混合键合结构。在本发明的一个具体实施方式中，所述退火温度为200℃-450℃。退后完成后即形成混合键合结构。
由于金属与介质材质的热膨胀系数差异，由高温退火完成金属界面的融合，在实现晶圆介质键合的同时，完成晶圆间的电学连接，减少键合后的电学连接工艺，键合效率高。
在本发明的一个具体实施方式中，刻蚀所述金属焊盘206上方的第二介质层207步骤，所述金属焊盘206未能完全暴露或刻蚀凹槽超出金属焊盘206上表面的大小，也能够顺利完成键合，容错率高。附图7A-7B所示即为本发明一具体实施方式所述键合步骤示意图。
上述技术方案通过控制第二介质层的沉积厚度来控制金属焊盘的凹陷深度，工艺简单，且凹陷自主可控，容错率高，降低了混合键合的工艺难度。
本发明还提供一种键合用衬底，如附图2D所示，包括：晶圆201；晶圆表面的第一介质层202、以及第一介质层202表面的第二介质层207；金属焊盘206，所述金属焊盘206设置于第一介质层202和第二介质层207内部的凹槽中；所述金属焊盘206的顶部高度低于第二介质层207的表面。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种混合键合方法，其特征在于，包括如下步骤：
提供一第一晶圆，所述第一晶圆表面具有第一介质层；
在所述第一介质层中形成沟槽；
在所述沟槽内填充金属，形成金属焊盘，所述金属焊盘突出于第一介质层的表面；
在金属焊盘的间隙处形成第二介质层，所述第二介质层以一预定高度突出于金属焊盘的表面；
提供一第二晶圆，并重复上述步骤形成相同的结构；
将第一晶圆与第二晶圆预键合，接触面为突出的第二介质层表面；
退火，使金属焊盘接触形成混合键合结构。
2.根据权利要求1中所述的方法，其特征在于，所述在第一晶圆上形成金属焊盘的步骤进一步是：
提供一第一晶圆，所述晶圆表面具有第一介质层、以及第一介质层表面的一牺牲层；
刻蚀所述第一介质层和牺牲层，形成沟槽；
在所述沟槽的侧壁和底部形成阻挡层；
在所述沟槽内电镀金属材料，形成填充结构；
减薄所述填充结构至所述牺牲层，形成金属焊盘；
去除所述牺牲层，以暴露出所述第一介质层和凸起的金属焊盘。
3.根据权利要求1中所述的方法，其特征在于，所述第二介质层沉积厚度可以通过AFM在线量测金属焊盘凸出第一介质层高度来调节，形成实时反馈。
4.根据权利要求1中所述的方法，其特征在于，所述第二介质层采用光刻工艺暴露出金属焊盘，且能够与金属焊盘光刻共用一张光罩，通过后续光刻或者刻蚀工艺适当扩大或者缩小金属焊盘临界尺寸来决定金属焊盘露出面积。
5.根据权利要求1中所述的方法，其特征在于，所述键合界面上下晶圆第二介质层金属焊盘露出面积大小可以不一致，根据工艺需求调节，增加键合对准偏差容错率。
6.根据权利要求1中所述的方法，其特征在于，所述在金属焊盘的间隙处形成第二介质层的步骤进一步是：
在所述第一晶圆的表面沉积连续的预定厚度的第二介质层；
刻蚀所述金属焊盘上方的第二介质层，以暴露出金属焊盘，形成键合触面。
7.根据权利要求1中所述的方法，其特征在于，所述预键合在室温下进行。
8.根据权利要求1中所述的方法，其特征在于，所述退火温度为200℃-450℃。
9.一种采用权利要求1～8任意一项所述的混合键合方法形成的键合用衬底，其特征在于，包括：
晶圆；
晶圆表面的第一介质层、以及第一介质层表面的第二介质层；
金属焊盘，所述金属焊盘设置于第一介质层和第二介质层内部的凹槽中；
所述金属焊盘的顶部高度低于第二介质层的表面。
CN202110260636.XA 2021-03-10 2021-03-10 混合键合方法及键合用衬底 Active CN113035729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110260636.XA CN113035729B (zh) 2021-03-10 2021-03-10 混合键合方法及键合用衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110260636.XA CN113035729B (zh) 2021-03-10 2021-03-10 混合键合方法及键合用衬底

Publications (2)

Publication Number Publication Date
CN113035729A CN113035729A (zh) 2021-06-25
CN113035729B true CN113035729B (zh) 2023-04-07

Family

ID=76469177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110260636.XA Active CN113035729B (zh) 2021-03-10 2021-03-10 混合键合方法及键合用衬底

Country Status (1)

Country Link
CN (1) CN113035729B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686711A (zh) * 2018-12-26 2019-04-26 上海集成电路研发中心有限公司 一种实现混合键合的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060378A (en) * 1995-11-03 2000-05-09 Micron Technology, Inc. Semiconductor bonding pad for better reliability
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
CN102593087B (zh) * 2012-03-01 2014-09-03 华进半导体封装先导技术研发中心有限公司 一种用于三维集成混合键合结构及其键合方法
US8802538B1 (en) * 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
CN105374774A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
CN106571334B (zh) * 2016-10-26 2020-11-10 上海集成电路研发中心有限公司 一种硅片间的混合键合方法
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
CN109671619B (zh) * 2018-12-26 2020-12-25 上海集成电路研发中心有限公司 一种晶圆级混合键合的方法
CN110473827B (zh) * 2019-08-21 2021-07-23 德淮半导体有限公司 基板制造方法和基板接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686711A (zh) * 2018-12-26 2019-04-26 上海集成电路研发中心有限公司 一种实现混合键合的方法

Also Published As

Publication number Publication date
CN113035729A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US8697493B2 (en) Bonding surfaces for direct bonding of semiconductor structures
US9607895B2 (en) Silicon via with amorphous silicon layer and fabrication method thereof
TWI691022B (zh) 在混合鍵合半導體元件中形成引線的方法
US6815354B2 (en) Method and structure for thru-mask contact electrodeposition
JP3229205B2 (ja) 高密度集積回路パッケージおよびそれを形成する方法
EP2826066B1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN111689460B (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
US20220084954A1 (en) Marking pattern in forming staircase structure of three-dimensional memory device
CN113035729B (zh) 混合键合方法及键合用衬底
KR20200060774A (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
CN110911292B (zh) 一种半导体的制造方法
EP2819162B1 (en) Method for producing contact areas on a semiconductor substrate
US11887912B2 (en) Through silicon via structure for three-dimensional integrated circuit packaging and manufacturing method thereof
CN212570982U (zh) 半导体结构
CN104465495A (zh) 硅通孔的形成方法
TWI685939B (zh) 封裝基板及其製法
CN107424978A (zh) 一种化合物半导体层间介电导线及其制备方法
US9224708B2 (en) Method for manufacturing a conducting contact on a conducting element
CN109346419B (zh) 半导体器件及其制造方法
CN114141698A (zh) 半导体结构及其制备方法
TW202023031A (zh) 半導體裝置
CN103296039B (zh) 一种背照式影像传感器深沟槽刻蚀方法
Burkett et al. Materials aspects to consider in the fabrication of through-silicon vias
CN104143525B (zh) 穿透硅通孔背面金属平坦化方法
US11710690B2 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant